專利名稱：間隙壁刻蝕中消除微溝槽的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及制造半導(dǎo)體器件的工藝。更為具體地，本發(fā)明提 供了一種減少了空洞的形成的半導(dǎo)體器件的形成方法及其結(jié)構(gòu)。僅僅通過舉
例，本發(fā)明已被應(yīng)用于形成淺溝槽隔離(STI)區(qū)域。但應(yīng)當(dāng)認(rèn)識到，本發(fā)明 具有更廣泛的應(yīng)用范圍。
背景技術(shù)：
集成電路，即"ICs"已從一個硅單芯片上少數(shù)器件互聯(lián)演變成數(shù)以百萬 計器件互聯(lián)。目前的集成電路的性能和復(fù)雜性遠(yuǎn)遠(yuǎn)超過原先的想象。為了達(dá) 到增加復(fù)雜性和電路密度(即有多少器件能夠被打包在給定的芯片面積上) 的目的，最小器件特征尺寸的大小，也稱為器件"幾何"，在一代代集成電路 中變得更小。目前制造的半導(dǎo)體器件的特征尺寸少于四分之一微米。
增加電路密度不僅提高了集成電路的復(fù)雜性和性能，也給用戶提供了較 低的成本。集成電路制造工廠的成本可以高達(dá)數(shù)億甚至數(shù)十億美元。每個制 造工廠有一定的晶圓產(chǎn)量，而每個晶圓上有一定數(shù)量的集成電路。因此，通 過使單個器件的電路更小，每個晶圓上能制造出更多的器件，從而增加了制 造工廠的集成電路產(chǎn)量。制造更小的器件是非常具有挑戰(zhàn)性的，因為集成電
路制造的每個工藝有一個極限。這就是說，某一特定工藝通常最低只適應(yīng)某 一個特征尺寸，在這之后無論是工藝或器件布圖都必須改變。此外，由于器 件要求更快的設(shè)計，工藝中存在的限制與傳統(tǒng)的工藝和材料共存。
一個工藝限制的例子是在ONO間隙壁刻蝕工藝中難以控制刻蝕選擇性。 例如，在形成ONO間隙壁過程中，微溝槽可因過刻蝕淺溝槽區(qū)域而產(chǎn)生。微 溝槽可導(dǎo)致形成空洞和通道，從而引起水氣或化學(xué)物質(zhì)在其后的工藝步驟中積聚，導(dǎo)致電學(xué)可靠性的降低以及在所完成的電路中短路數(shù)量的增加。
綜上，需要一種加工半導(dǎo)體器件的改進(jìn)的技術(shù)。
發(fā)明內(nèi)容
本發(fā)明涉及集成電路及制造半導(dǎo)體器件的工藝。更為具體地，本發(fā)明提 供了一種減少了空洞的形成的半導(dǎo)體器件的形成方法及其結(jié)構(gòu)。僅僅通過舉
例，本發(fā)明已被應(yīng)用于形成淺溝槽隔離(STI)區(qū)域。但應(yīng)當(dāng)認(rèn)識到，本發(fā)明 具有更廣泛的應(yīng)用范圍。
在本發(fā)明一個具體的實施例中，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法。所 述方法包括提供具有基底區(qū)域的半導(dǎo)體基底。所述方法還包括形成覆蓋基底 區(qū)域的墊氧化物層。所述方法又包括形成覆蓋墊氧化物層的停止層。而且， 所述方法包括圖案化停止層和墊氧化物層以暴露基底區(qū)域的一部分。另外， 所述方法包括在所暴露的基底區(qū)域部分上形成溝槽，所述溝槽具有側(cè)壁、底 部以及高度。所述方法也包括在溝槽內(nèi)采用HDP-CVD工藝沉積氧化物層至 第一高度。所述方法還包括在溝槽內(nèi)沉積氮化硅層。所述氮化硅層覆蓋氧化 物層并至少填滿溝槽。所述方法還包括執(zhí)行平坦化工藝去除部分氮化硅層和 氧化物層。此外，所述方法包括去除墊氧化物層和停止層。
在本發(fā)明的另一個實施例中，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法。所述 方法包括提供具有基底區(qū)域的半導(dǎo)體基底。所述方法還包括形成覆蓋基底區(qū) 域的墊氧化物層。所述方法又包括形成覆蓋墊氧化物層的停止層。而且，所 述方法包括圖案化停止層和基底氧化物層以暴露基底區(qū)域的一部分。另外， 所述方法包括在所暴露的基底區(qū)域部分上形成溝槽，所述溝槽具有側(cè)壁、底 部以及高度。所述方法也包括在溝槽內(nèi)采用HDP-CVD工藝沉積氮化硅與氧 化物的交替層至至少填滿該溝槽，所述氧化物層采用HDP-CVD工藝沉積。 所述方法還包括執(zhí)行平坦化步驟去除部分氮化硅層和氧化物層。此外，所述方法包括去除墊氧化物層和停止層。
在本發(fā)明的又一個實施例中，提供了一種半導(dǎo)體結(jié)構(gòu)。所述結(jié)構(gòu)包括一 個具有表面區(qū)域和延伸至表面區(qū)域的溝槽的半導(dǎo)體基底。所述溝槽具有側(cè)壁、 底部以及深度。所述半導(dǎo)體結(jié)構(gòu)還包括淺溝槽隔離結(jié)構(gòu)，所述淺溝槽至少被 填滿并延伸超出溝槽。所述淺溝槽隔離區(qū)域由氮化硅與HDP氧化物的交替層 形成。
通過本發(fā)明可以獲得很多勝過傳統(tǒng)技術(shù)的益處。例如，本技術(shù)提供了一 種依賴于現(xiàn)有技術(shù)的易于使用的工藝。在一些實施例中，提供了一個有效的 填充工藝，其在沉積的填充層內(nèi)減少了空洞。例如，微溝槽的大大減少引起 空洞數(shù)量的減少，這可以通過提供較好電學(xué)隔離提高所形成的器件的可靠性 和半導(dǎo)體電路性能。而且，能產(chǎn)生更低的漏電流和更緊密的電路分布。此外，
所述方法提供了 一個與現(xiàn)有工藝技術(shù)相兼容的工藝，無需對現(xiàn)有設(shè)備和工藝 進(jìn)行本質(zhì)的修改。依賴于實施例，可以獲得一個或多個益處。本說明書和下 文將更詳細(xì)地介紹這些以及其他益處。參考詳細(xì)的說明書和隨后的附圖可以 更完整地理解本發(fā)明的各個附加的目的、特征和優(yōu)點。
圖1為現(xiàn)有沉積工藝產(chǎn)生空洞的簡化示意圖2為在現(xiàn)有STI工藝中形成的空洞的SEM結(jié)果；
圖3為現(xiàn)有STI工藝中不同層的示意圖4-6為現(xiàn)有STI工藝中由微溝槽產(chǎn)生的空洞的SEM結(jié)果，為圖24所示 的A-A平面；
圖7為現(xiàn)有STI工藝中由微溝槽產(chǎn)生的空洞和通道的SEM結(jié)果，為圖24 所示的B-B平面；圖8-15為根據(jù)本發(fā)明的一個實施例的STI工藝過程中的半導(dǎo)體基底的截 面簡化示意圖16為根據(jù)本發(fā)明的一個實施例的STI工藝的簡化示例工藝流程；
圖17-19為根據(jù)本發(fā)明的 一個實施例的STI工藝過程中的半導(dǎo)體基底的截 面的簡化示意圖20為根據(jù)本發(fā)明的一個實施例的STI工藝的簡化示例工藝流程；
圖21為根據(jù)本發(fā)明的一個實施例的具有交替Si02/SiN層的半導(dǎo)體基底的 SEM結(jié)果；
圖22-23為根據(jù)本發(fā)明的一個實施例的采用STI工藝的半導(dǎo)體基底的 SEM結(jié)果，其沒有顯示任何微溝槽；及
圖24為簡化的根據(jù)本發(fā)明的 一個實施例的半導(dǎo)體結(jié)構(gòu)的至下而上的簡化 示例透視圖。
具體實施例方式
本發(fā)明涉及集成電路及制造半導(dǎo)體器件的工藝。更為具體地，本發(fā)明提 供了一種減少了空洞的形成的半導(dǎo)體器件的形成方法及其結(jié)構(gòu)。僅僅通過舉 例，本發(fā)明已被應(yīng)用于形成淺溝槽隔離(STI)區(qū)域。但應(yīng)當(dāng)認(rèn)識到，本發(fā)明 具有更廣泛的應(yīng)用范圍。
圖1為現(xiàn)有沉積工藝產(chǎn)生空洞的簡化示意圖。圖2為在現(xiàn)有STI工藝中 形成的空洞的SEM結(jié)果。沉積工藝用于填充基底上的高深寬比溝槽。例如， 高深寬比的溝槽是溝槽深度與溝槽寬度之比大于5:1的溝槽。在進(jìn)行沉積工藝 時候，具有12微米的溝槽開口和5000 A深度的典型尺寸的溝槽會產(chǎn)生大量 問題?？赡馨l(fā)生一個主要問題是懸掛在溝槽頂角的沉積的材料可引起沉積材 料內(nèi)產(chǎn)生空洞。例如，發(fā)明人發(fā)現(xiàn)，出現(xiàn)這種情況是由于大量沉積的材料積聚在溝槽頂角而不是均勻地分布在溝槽內(nèi)。當(dāng)材料積聚在溝槽頂角，其侵占 溝槽的開口，并導(dǎo)致越來越多的材料沉積在溝槽頂角。更具體地說，溝槽開
口可能具有一個凹角，開口的上部寬度比溝槽的底部寬度要小。這導(dǎo)致空洞4 在溝槽的中央部分產(chǎn)生，其導(dǎo)致沉積薄膜的電阻增大、圖l和圖2所示結(jié)構(gòu) 所形成的集成電路的可靠性問題、并最終器件失效，導(dǎo)致制造集成電路的工 藝的成品率降低。
圖3為現(xiàn)有STI工藝中不同層的示意圖。例如，提供半導(dǎo)體基底20、墊 氧化物層24以及氮化物層26。所述氮化物層26可用于隨后溝槽刻蝕或平坦 化工藝的停止層；所述墊氧化物層24可作為硅基底20和沉積在氧化物層24 之上的氮化硅層26的中間層。采用光刻和刻蝕工藝形成溝槽22,其在硅基底 20內(nèi)延伸一定深度。溝槽刻蝕工藝之后，可在溝槽的側(cè)壁和底部生長襯墊氧 化物層。為了采用HDP氧化物填充溝槽22,然后利用HDP-CVD工藝形成隔 離區(qū)域。HDP氧化物28可能另外還沉積在緊鄰溝槽22的臺面(mesa)區(qū)域。
在隨后的工藝中，利用氮化物層26作為停止層，采用平坦化工藝將臺面 (mesa)區(qū)域上過量的HDP氧化物28移除。然后使用刻蝕或氧化物剝離工 藝將氮化物層26和墊氧化物層24去除。剩下的STI區(qū)域被隨后的工藝進(jìn)一 步平坦化，以使剩余的STI區(qū)域的頂部表面與硅基底20大體平齊。與現(xiàn)有工 藝相一致，可在STI區(qū)域緊鄰的硅區(qū)域上形成柵氧化層和多晶硅區(qū)域。然后， 在柵氧化層和珪區(qū)域上沉積ONO層，并且被圖案化形成ONO間隙壁。然而， 在間隙壁刻蝕工藝中，微溝槽可在STI區(qū)域產(chǎn)生。在間隙壁刻蝕工藝中使用 的刻蝕劑可與STI區(qū)域的HDP氧化物層反應(yīng)，導(dǎo)致空洞產(chǎn)生和可靠性問題。
圖4-6為現(xiàn)有STI工藝中由微溝槽產(chǎn)生的空洞的SEM結(jié)果，為圖24所示 的A-A平面。例如，在圖4中，可在半導(dǎo)體基底中看到若干空洞40。圖5和 圖6為現(xiàn)有STI工藝中形成空洞的SEM結(jié)果。STI工藝經(jīng)常用于形成于共同 半導(dǎo)體基底上的相鄰晶體管的電隔離的基底工藝中。圖5是形成于半導(dǎo)體基底上各層的中心視圖而圖6是邊緣視圖。單個溝槽的刻蝕步驟通常用于形成
這些溝槽。由于溝槽的形成工藝，導(dǎo)致溝槽具有現(xiàn)有的"陡峭(steep)"的輪 廓。例如，溝槽的側(cè)壁可能具有輕微的連續(xù)的錐度，導(dǎo)致溝槽的底部比溝槽 的開口略窄。在進(jìn)行填充或沉積工藝之后，由于填充層的過分沉積，產(chǎn)生空 洞40。圖5-6更細(xì)節(jié)地展示了半導(dǎo)體基底內(nèi)的空洞40。在空洞下也能看到微 溝槽42。由于難以填充微溝槽42內(nèi)的微小空間，空洞40會在后續(xù)的工藝中 產(chǎn)生，例如在預(yù)金屬介質(zhì)(PMD)沉積工藝中。例如，；微溝槽可以有20nm 的開口。由于空洞，可導(dǎo)致短5各和漏電流增加，降^f氐采用現(xiàn)有工藝形成的電 路的穩(wěn)定性。
圖7為現(xiàn)有STI工藝中由微溝槽產(chǎn)生的空洞和通道的SEM結(jié)果，為為圖 24所示的B-B平面。在半導(dǎo)體基底的俯視圖中，B-B平面與圖4-6中的A-A 平面垂直。在基底的B-B平面上同樣可以看到空洞50。在最差的情況下，通 道52也可以在硅區(qū)域產(chǎn)生，在后續(xù)工藝步驟中，導(dǎo)致水氣和化學(xué)物質(zhì)積聚， 例如后接觸刻蝕濕法清洗工藝。
圖8-15為根據(jù)本發(fā)明的一個實施例的STI工藝過程中的半導(dǎo)體基底的截 面簡化示意圖。例如，圖8-15可與圖16聯(lián)合起來看，圖16為根據(jù)本發(fā)明的 一個實施例的STI工藝的簡化示例工藝流程。這些圖僅是實施例，不應(yīng)不適當(dāng)?shù)叵?制權(quán)力要求的范圍。本領(lǐng)域的普通技術(shù)人員將認(rèn)識到許多變化、修改和替換。工藝力t禾呈 100包括提供半導(dǎo)體基底的步驟102、在基底上形成墊氧化物和氮化硅層的步 驟104、執(zhí)行光刻和溝槽刻蝕步驟以在基底內(nèi)形成溝槽的步驟106、在溝槽內(nèi) 形成溝槽襯墊的步驟108、在溝槽內(nèi)沉積HDP氧化物至部分高度的步驟110、 采用氮化硅薄膜填充溝槽剩余部分的步驟112、執(zhí)行平坦化工藝以去除所沉積 的層的部分的步驟114、采用刻蝕工藝去除氮化硅和/或墊氧化物層的步驟 116、形成柵氧化層和多晶硅柵極的步驟118、形成源極區(qū)和漏極區(qū)的步驟120、 沉積ONO層的步驟122、以及圖案化ONO層以形成ONO間隙壁的步驟124。雖然上述步驟給出步驟102-124,但可以有很多替換、修改和變化。例如，某
些步驟可能被擴(kuò)展和/或合并。其他步驟可插入那些如上所述的步驟中。
在步驟102中，提供了一個半導(dǎo)體基底60。例如，半導(dǎo)體基底60可包括 適于制造晶體管的高純硅。在步驟104中，根據(jù)現(xiàn)有技術(shù)，可以在基底上形 成墊氧化物層62和氮化硅層64。所述墊氧化物層62可以被選擇性地省略。 其他適于作為刻蝕停止層的材料可以替代氮化硅層。在一個具體的實施例中， 所述襯墊氧化層62的厚度可以是100A至IOOOA，氮化物層的厚度可以是 500A至3000A。這些步驟的結(jié)果如圖8所示。
在步驟106中，可以采用光刻和溝槽刻蝕工藝在基底內(nèi)形成溝槽。光刻 膠層(未圖示)可以被形成且被圖案化以暴露需要去除的墊氧化物層62和氮 化硅層64的一部分。在去除部分墊氧化物層62和氮化硅層64的一部分之后， 溝槽66可被刻蝕至硅基底60內(nèi)。例如，溝槽的深度可能延伸至半導(dǎo)體基底 內(nèi)3000-10,000A。步驟106的結(jié)果如圖9所示。
在步驟108中，在溝槽66內(nèi)形成溝槽襯墊68。所述溝槽襯墊68可以沿 著溝槽66的側(cè)壁和底部排列。例如，溝槽襯墊68可以是用熱氧化工藝生長 的氧化硅或氮氧化硅層。在緊鄰溝槽66的臺面(mesa)區(qū)域上的氮化硅層64 防止了溝槽66以外區(qū)域產(chǎn)生氧化。步驟108的結(jié)果如圖10所示。
在步驟106中，在溝槽66內(nèi)沉積HDP氧化物層70至部分高度。例如， HDP氧化物層70的高度可以是溝槽總高度的65-80%,并也可延伸超過緊鄰 溝槽66的臺面(mesa)區(qū)域上的氮化硅層64。氧化物層的厚度可以是IOOOA 至5000A之間，這決定于溝槽的深度。在步驟108中，溝槽66的剩余部分被 氮化硅層填充。例如，氮化硅層72的厚度可以等于或大于1200A。通過使用 氮化硅層72作為STI結(jié)構(gòu)82的頂層，STI結(jié)構(gòu)82的刻蝕選擇性被提高，以 防止后續(xù)工藝步驟中產(chǎn)生微溝槽。這些步驟的結(jié)果如圖ll所示。在步驟110中，執(zhí)行平坦化工藝去除沉積層的一部分。例如，氮化硅層
64可以作為一個停止層，以確定平坦化步驟110的終點。氮化珪層72以及氮 化硅層64之上的HDP氧化物層70的部分被平坦化工藝去除，平坦化工藝可 以采用化學(xué)機(jī)械拋光(CMP)工藝。這個步驟的結(jié)果如圖12所示。在步驟112 中，所述氮化硅層64和墊氧化物層62被刻蝕或氧化物/氮化物剝離工藝去除。 這使得溝槽66的底部填充了氧化物層70以及在氧化物層70上填充氮化硅層 72。溝槽66內(nèi)的氧化物層70和氮化硅層72形成了用于電隔離相鄰晶體管的 STI結(jié)構(gòu)82。圖13展示了這些步驟的結(jié)果。另外，該STI結(jié)構(gòu)可以用刻蝕去 除工藝進(jìn)一步平坦化。
在步驟118中，柵氧化層76以及多晶硅柵極74形成于緊鄰溝槽66的臺 面(mesa)區(qū)域上。在步驟120中，源極和漏極區(qū)80形成于緊鄰多晶硅柵極 74的半導(dǎo)體基底60內(nèi)。源極和漏極區(qū)80可以采用現(xiàn)有的離子注入和隨后的 擴(kuò)散工藝來形成。然而，源極與漏極注入在整個工藝流程中也可以進(jìn)行多次。 在注入工藝之后，在步驟122中ONO層78被沉積。所述ONO層78覆蓋多 晶硅柵極74、源極和漏極區(qū)80以及STI結(jié)構(gòu)82。這些步驟的結(jié)果如圖14所 示。
在步驟124中，ONO層78被圖案化以形成ONO間隙壁78。 ONO間隙 壁78可以增強器件有源區(qū)的電隔離。在現(xiàn)有的間隙壁刻蝕步驟中，由于刻蝕 劑材料與STI區(qū)域的HDP氧化物層的反應(yīng)，可能形成微溝槽。然而，由于本 發(fā)明的氮化硅層72位于STI結(jié)構(gòu)82的頂部表面，可以避免微溝槽。例如， 可以選擇氮化硅層72與HDP氧化物層的比例使整個STI結(jié)構(gòu)82的頂部表面 由氮化硅形成以提高刻蝕選擇性。微溝槽的消除使得后續(xù)工藝步驟中沒有空 洞形成。由于半導(dǎo)體結(jié)構(gòu)中沒有空洞，在后接觸刻蝕清洗中的水氣和化學(xué)物 質(zhì)積聚問題以及與空洞相關(guān)的電學(xué)問題可被極大地減少。這些步驟的結(jié)果如 圖15所示。當(dāng)然，這些步驟也存在其他的變化、修改和替換。在本發(fā)明的一個可替換的實施例中，如圖24所示，源極與漏極區(qū)80 (參 考圖15)可以形成在與STI區(qū)域不同的平面上。圖24為簡化的根據(jù)本發(fā)明的 一個實施例的半導(dǎo)體結(jié)構(gòu)的至下而上的簡化示例透視圖。圖24中，多晶硅區(qū) 域90與STI區(qū)域92在同 一個A-A平面中。然而，ONO間隙壁98、 99和源 極/漏極區(qū)96在與STI區(qū)域92不同的B-B平面。
圖17-19為根據(jù)本發(fā)明的 一個實施例的STI工藝過程中的半導(dǎo)體基底的截 面的簡化示意圖。例如，圖17-19可以與圖20結(jié)合起來看。圖21為根據(jù)本發(fā) 明的一個實施例的具有交替Si02/SiN層的半導(dǎo)體基底的SEM結(jié)果。這些圖僅 是實施例，不應(yīng)不適當(dāng)?shù)叵拗茩?quán)力要求的范圍。本領(lǐng)城的普通技術(shù)人員將認(rèn)識到許多變化、 修改和替換。工藝流程200包括提供半導(dǎo)體基底的步驟202、在基底上形成墊 氧化物和氮化硅層的步驟204、執(zhí)行光刻和溝槽刻蝕步驟以在基底上形成溝槽 的步驟206、在溝槽內(nèi)形成溝槽襯墊的步驟208、交替沉積HDP氧化物和氮 化硅層且以氮化硅層作為頂層的步驟210、沉積一層附加的HDP氧化物層作 為厚度增加的頂層的步驟212、執(zhí)行平坦化工藝來去除所沉積的層的部分的步 驟214、采用刻蝕工藝去除氮化硅和/或墊氧化物層的步驟216、形成柵氧化層 和多晶硅柵極的步驟218、形成源極區(qū)和漏極區(qū)的步驟220、沉積ONO層的 步驟222、以及圖案化ONO層以形成ONO間隙壁的步驟224。雖然上述步驟 使用步驟202-224表述，但可以有很多替換、修改和變化。例如，某些步驟可 能擴(kuò)大和/或合并。其他步驟可插入那些如上所述的步驟中。
步驟202-208與圖16中的相應(yīng)的步驟相似，其結(jié)果是在半導(dǎo)體基底160 中形成溝槽166。墊氧化物層162和氮化硅層164覆于緊鄰溝槽166的臺面 (mesa)區(qū)域上。另外，于溝槽166的側(cè)壁和底部可形成溝槽襯墊168。圖 17展示了這些結(jié)構(gòu)。在步驟210中，可以進(jìn)行交替沉積氮化硅172和HDP氧 化物170以填充溝槽166，且以氮化硅172作為頂層。另外，氮化硅層172可 作為底層覆蓋于襯墊168和硅基底160上以下面的基底在后續(xù)沉積HDP氧化物層的工藝中被氧化。例如，氮化硅基層的厚度可以為50-1000A,且后續(xù)的 HDP氧化物層的厚度可以為200-3000A，且其他氮化硅層的厚度可以為 50-2000A。例如，氮化硅層172與HDP氧化物層170的交替層被沉積以完全 填滿溝槽166。緊鄰溝槽166的臺面(mesa)區(qū)域可能也被氮化硅層172與 HDP氧化物層170的交替層所覆蓋。由于ONO刻蝕工藝，微溝槽可能在最 頂層的薄的HDP氧化物層中形成，氮化硅層被用作頂層以提高ONO間隙壁 刻蝕過程中的刻蝕選擇性。這些步驟的結(jié)果如圖18所示。當(dāng)然，這些步驟也 存在其他的變化、修改和替換。
氮化硅層172與HDP氧化物層170交替填充溝槽166的另一附加好處是 交替層的沉積可以用于調(diào)節(jié)和控制STI區(qū)域的應(yīng)力。氧化物層一般會具有-150 至-300MPa的壓應(yīng)力，而氮化硅層一般具有200MPa-2000MPa的拉應(yīng)力。通 過在沉積中控制各層的厚度和工藝條件，可以調(diào)節(jié)STI層具有總體上的拉應(yīng) 力以在硅溝道(channel)中產(chǎn)生拉應(yīng)力來改進(jìn)器件性能。當(dāng)然，如果需要， 也可以在沉積中控制工藝使STI工藝具有總體上的壓應(yīng)力。當(dāng)然，也可以存 在其他的變化、修改和替換。
在可選的步驟212中，附加的HDP氧化物層174可沉積于步驟210中氮 化硅層172與HDP氧化物層170的交替層之上。所述氧化物層174可以更厚， 介于500-1500埃，以減少后續(xù)工藝中產(chǎn)生的分層或過度磨損的問題。附加的 HDP層可被用作為后續(xù)CMP工藝的墊氧化物層。該墊氧化物層174在CMP 工藝之后可被完全去除，且在間隙壁刻蝕工藝中不再存在。例如，氧化物層 174可以延伸至墊氧化物層162的高度之下的溝槽內(nèi)，以在后續(xù)的平坦化和刻 蝕工藝之后使墊氧化物層174的至少一部分保留。如果采用附加的HDP氧化 物層174,氮化硅層172與HDP氧化物層170的交替層的堆疊高度可以不同。 當(dāng)然，也可以存在其他的變化、修改和替換。
步驟214-222與圖16中相應(yīng)的步驟相似。然而，形成了包括氮化硅層和HDP氧化物層交替層的STI結(jié)構(gòu)，而非如圖8-15所示的雙層STI結(jié)構(gòu)。STI 結(jié)構(gòu)中氮化硅層與HDP氧化物層交替層的使用，也用于減少間隙壁刻蝕工藝 步驟中產(chǎn)生的微溝槽和空洞。這減少了后接觸刻蝕清洗工藝中與水氣和化學(xué) 物質(zhì)積聚相關(guān)的任何并發(fā)問題。另外，包含附加的墊氧化物層174可用于減 少CMP工藝中出現(xiàn)的分層和過度磨損的問題。當(dāng)然，也可以存在其他的變化、 修改和替換。
圖21為根據(jù)本發(fā)明的一個實施例的具有交替Si02/SiN層的半導(dǎo)體基底的 SEM結(jié)果?？梢钥闯?，HDP氧化物層與氮化硅層的交替層填滿溝槽并延伸超 出緊鄰溝槽的臺面(mesa)區(qū)域。圖22-23為根據(jù)本發(fā)明的一個實施例的采用 STI工藝的半導(dǎo)體基底的SEM結(jié)果，其沒有顯示任何微溝槽。例如，STI區(qū) 域300被占據(jù)溝槽頂部的氮氧化物層302所覆蓋。溝槽頂部氮氧化物層302 的存在防止了 ONO間隙壁刻蝕步驟中微溝槽的產(chǎn)生。圖23也展示了與器件 有源區(qū)相鄰的由HDP氧化物310和氮化硅層312組成的雙材料STI區(qū)域。氮 化物層的厚度足以阻止后續(xù)工藝步驟中微溝槽和空洞的產(chǎn)生。當(dāng)然，也可以 存在其他的變化、修改和替換。
應(yīng)當(dāng)理解，在此所述的實例和實施例只是為了說明的目的，并且本領(lǐng)域 技術(shù)人員根據(jù)其想到的各種修改或改變，應(yīng)包括在本申請的精神和范圍以內(nèi) 以及所附權(quán)利要求的范圍以內(nèi)。
權(quán)利要求
1.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供具有基底區(qū)域的半導(dǎo)體基底；形成覆蓋基底區(qū)域的墊氧化物層；形成覆蓋墊氧化物層的停止層；圖案化停止層和墊氧化物層以暴露基底區(qū)域的一部分；在基底區(qū)域的所暴露的部分內(nèi)形成溝槽，所述溝槽具有側(cè)壁、底部和高度；采用HDP-CVD工藝在溝槽內(nèi)沉積氧化物層至第一高度；在溝槽內(nèi)沉積氮化硅層，所述氮化硅層覆蓋氧化物層并至少填滿溝槽；執(zhí)行平坦化工藝，去除氮化硅層和氧化物層的一部分；以及去除墊氧化物層和停止層。
2. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，進(jìn)一步包括在溝槽內(nèi)形成溝槽 襯墊，所述溝槽襯墊沿著溝槽的側(cè)壁和底部排列。
3. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，所述第一高度小于等于溝槽高 度的80%。
4. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氧化物層的厚度在 1000-5000A之間。
5. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氮化硅層的厚度大于或等 于1200A。
6. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氮化硅層增加覆蓋基底區(qū) 域的刻蝕選擇性。
7. 根據(jù)權(quán)利要求1的形成半導(dǎo)體結(jié)構(gòu)的方法，所述平坦化工藝在停止層處停 止。
8. —種形成半導(dǎo)體結(jié)構(gòu)的方法，包括 提供具有基底區(qū)域的半導(dǎo)體基底；形成覆蓋基底區(qū)域的墊氧化物層；形成覆蓋墊氧化物層的停止層；圖案化停止層和墊氧化物層以暴露基底區(qū)域的 一部分；在基底區(qū)域的所暴露的部分內(nèi)形成溝槽，所述溝槽具有側(cè)壁、底部和高度；沉積氮化硅和氧化物交替層至至少填滿溝槽，所述氧化物層采用HDP-CVD工藝沉積；執(zhí)行平坦化工藝，去除氮化硅層和氧化物層的一部分；以及 去除墊氧化物層和停止層。
9. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，進(jìn)一步包括在溝槽內(nèi)形成溝槽 襯墊，所述溝槽襯墊沿著溝槽的側(cè)壁和底部排列。
10. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，進(jìn)一步包括形成覆蓋氮化硅和 氧化物交替層的附加氧化物層。
11. 根據(jù)權(quán)利要求10的形成半導(dǎo)體結(jié)構(gòu)的方法，所述附加氧化物層的厚度在 500-1500A之間。
12. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，所述平坦化工藝在停止層處停 止。
13. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氮化硅和氧化物交替層增 加覆蓋基底區(qū)域的各層的刻蝕選擇性。
14. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氧化物層的厚度介于 50-1000A之間。
15. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，所述氮化硅層的厚度介于 200-3000A之間。
16. 根據(jù)權(quán)利要求8的形成半導(dǎo)體結(jié)構(gòu)的方法，所述沉積氮化硅和氧化物交替 層所采用的工藝條件可被設(shè)以控制硅溝道的應(yīng)力。
17. —種半導(dǎo)體結(jié)構(gòu)，包括具有表面區(qū)域的半導(dǎo)體基底；延伸至表面區(qū)域的溝槽，所述溝槽具有側(cè)壁、底部和深度；以及至少填滿溝槽深度并延伸至溝槽之上的淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離區(qū)域由氮化硅和HDP氧化物交替層形成。
18. 根據(jù)權(quán)利要求17的半導(dǎo)體結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)的最頂層為氮化硅。
19. 根據(jù)權(quán)利要求17的半導(dǎo)體結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)進(jìn)一步包括覆蓋氮化 硅和HDP氧化物交替層的附加HDP氧化物層。
20. 根據(jù)權(quán)利要求19的半導(dǎo)體結(jié)構(gòu)，所述附加HDP氧化物層的厚度介于 500-1500A之間。
全文摘要
提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法。該方法包括提供具有基底區(qū)域的半導(dǎo)體基底。該方法也包括形成覆蓋基底區(qū)域的墊氧化物層。該方法還包括形成覆蓋墊氧化物層的停止層。進(jìn)一步，該方法包括圖案化頂層和墊氧化物層至暴露基底區(qū)域的一部分。另外，該方法包括在基底區(qū)域的一個暴露部分內(nèi)形成溝槽，溝槽具有側(cè)壁、一個底和一個高度。并且，該方法包括在溝槽內(nèi)沉積氮化硅和氧化物交替層至至少填充溝槽，氧化物層用HDP-CVD工藝沉積。該方法還包括執(zhí)行一個平坦化工藝來去除氮化硅和氧化物層的一部分。此外，該方法包括去除墊氧化物和停止層。
文檔編號H01L21/762GK101625990SQ20081004037
公開日2010年1月13日 申請日期2008年7月8日 優(yōu)先權(quán)日2008年7月8日
發(fā)明者汪釘崇 申請人:中芯國際集成電路制造(上海)有限公司