專利名稱：頂部帶有硬質掩膜層的多晶硅柵極結構及制備方法
技術領域：
本發(fā)明涉及集成電路制造工藝領域，特別涉及一種頂部帶有硬質掩膜 層的多晶硅柵極結構，以及該頂部帶有硬質掩膜層的多晶硅柵極結構的制 備方法。
背景技術：
現(xiàn)有的普通多晶硅柵極都是希望獲得垂直的結構，多晶硅柵極的上下 部尺寸是相同的，多晶硅柵極頂角呈現(xiàn)為垂直的尖角。但在某些采用自對 準接觸孔的電路中，多晶硅柵極頂部外側的介質膜會受到其后的層間材料 淀積工藝和等離子刻蝕工藝的轟擊和側向侵蝕作用，從而多晶硅柵極頂部 到自對準接觸孔之間的介質膜厚度會被削減。這使得多晶硅柵極頂部成為 擊穿電壓性能最脆弱的地方。
在某些特定情況下，希望多晶硅柵極在頂部尺寸略小。如在一些采用 自對準接觸孔的存儲器結構中，縮小的柵極頂部有助于增加柵極頂部到接 觸孔之間介質層厚度，從而提高接觸孔的擊穿電壓性能。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種多晶硅柵極，其頂部的擊穿電 壓性能較高，為此，本發(fā)明還提供一種制備這種多晶硅柵極的方法。
為解決上述技術問題，本發(fā)明頂部帶有硬質掩膜層的多晶硅柵極結構 的技術方案是，所述的多晶硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸。為此，本發(fā)明的頂部帶有硬質掩膜層的多晶硅柵極結構制備方法，包 括以下步驟
第一步，獲得頂部為直角的垂直多晶硅柵極，并保留柵極上面的硬質
掩膜層；
第二步，用具備流動性的填充材料回填晶圓，并將晶圓覆蓋； 第三步，回刻填充材料，使得多晶硅頂角區(qū)域暴露出來； 第四步，采用等離子刻蝕工藝對多晶硅柵極頂部進行刻蝕，使得多晶 硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸； 第五步，去除殘余的填充材料。
本發(fā)明通過在形成傳統(tǒng)的多晶硅柵極之后對多晶硅柵極頂部進行刻 蝕，使多晶硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸，增加多晶硅柵 極頂部到自對準接觸孔之間的介質膜厚度，使得多晶硅柵極頂部不容易被 擊穿。


下面結合附圖和實施例對本發(fā)明作進一步詳細的說明-圖1至圖5為本發(fā)明方法工藝過程中對應的結構示意圖； 圖6為本發(fā)明流程示意圖7為本發(fā)明的多晶硅柵極在柵極側面氧化和側墻工藝后結構示意圖。 圖中附圖標記1為多晶硅柵極，2為掩膜層，3為多晶硅柵極頂部，4
為填充材料，5為回刻之后的填充材料，6為尺寸縮小的多晶硅柵極頂部，
8為側墻薄膜層。
具體實施例方式
如圖6所示，本發(fā)明實施例包括以下幾個步驟
首先，利用傳統(tǒng)的光刻和刻蝕工藝獲得垂直的多晶硅柵極結構，同時 保留多晶硅柵極上面的硬質掩膜層。如圖1所示，在此多晶硅柵極刻蝕工 藝中，通過平衡等離子刻蝕的化學側向侵蝕作用和側面聚合物的堆積作用， 可以獲得垂直的多晶硅線條，多晶硅柵極頂部3處的尺寸與多晶硅柵極下 方的尺寸相同。保留的硬質掩膜層在其后對多晶硅柵極頂部進行二次處理 時，可以保護柵極多晶硅的上表面不受損傷。該硬質掩膜層可以是Si晶。
其次，如圖2所示，用具備流動性的填充材料回填晶圓，并將晶圓覆 蓋。填充材料可以是各種類型和型號的光刻膠，或者是各種類型和型號的 有機抗反射涂層材料。因為填充材料具備流動性，可以通過涂敷的方式填 充到晶園表面，將多晶硅柵極結構和多晶硅柵極結構之間的空間填滿，并 且在多晶硅柵極頂部的硬質掩膜層上方達到一定厚度。光刻膠在多晶硅柵 極硬質掩膜層上方的厚度可在100至10000埃之間。例如，可以利用I線 的光刻膠，借助于涂敷設備，可以將晶園表面完全覆蓋起來，并在多晶硅 柵極頂部的硬質掩膜層上方的厚度到達500埃左右。
再次，如圖3所示，利用等離子刻蝕或者等離子灰化工藝回刻填充材 料到一定厚度。通過將柵極之間空間內的填充材料去除一定的厚度，使柵 極多晶硅頂部的頂角區(qū)域暴露出一定的高度，使多晶硅柵極頂部暴露出來 的高度大約在多晶硅柵極高度的四分之一到五分之一之間。此過程中，多 晶硅柵極掩膜層上方的填充材料可能也同時被去除。在回刻填充材料時，若采用等離子灰化的方法回刻填充材料，借助于
微波等離子灰化設備，微波功率為400至1400兆瓦，射頻功率為0至200 瓦，氣體壓力為600至2400毫托，氧氣流量02為1500至4000sccm，氮氣 N2流量為0至400 sccm。
若利用等離子刻蝕的方法回刻填充材料，借助于普通的多晶硅刻蝕設 備，源射頻功率為200至1200瓦，偏轉功率為0至500瓦，氣體壓力為50 至100毫托，氧氣02流量為50至300 sccm，氮氣&流量為0至100 sccm。
回刻的過程可以完全利用時間方式控制，也可以借助于刻蝕終止點控 制方法。當硬質掩膜層2上方的填充材料4接近刻蝕結束時，利用光學發(fā) 射譜等技術手段檢測到刻蝕終止點。在檢測到刻蝕終點后，再增加一段時 間的刻蝕過程，調節(jié)柵極之間的填充材料厚度，使柵極頂部暴露出來的深 度大約在多晶硅柵極高度的四分之一至五分之一之間。
第四步，如圖4所示，在頂部帶有硬質掩膜層的多晶硅柵極頂部暴露 出來后，利用等離子刻蝕工藝對多晶硅柵極頂部進行刻蝕處理。在此過程 中，多晶硅柵極之間的殘余填充材料會保護多晶硅柵極頂部以下的部分， 保護多晶硅柵極之間的下方結構。在此對多晶硅柵極頂部進行刻蝕的過程 中，主要是對多晶硅進行側向侵蝕，使多晶硅頂部尺寸縮小，此時的刻蝕 使多晶硅頂部尺寸縮小5%至30%,即多晶硅頂部尺寸縮小為底部尺寸的70% 至95%之間。在該刻蝕過程中，頂層的硬質掩膜薄膜損失相對較小。
利用等離子縮減多晶硅柵極頂部尺寸時，借助于普通的多晶硅刻蝕設 備，源射頻功率為400至1200瓦，偏轉功率為0至200瓦，氣體壓力為20至100毫托，氯氣CL流量為0至200 sccm，溴化氫HBr流量為0至300 sccm， 四氟化碳CF4流量為0至100sccm，六氟化硫SFe流量為0至100 sccm，氧 氣02流量為0至30 sccm。作為優(yōu)選的工藝條件為源射頻功率為600至 1000瓦，偏轉功率為0至80瓦，氣體壓力為30至70毫托，氯氣Cl2流量 為20至150 sccm，溴化氫HBr流量為0至200 sccm，四氟化碳CF4流量為 0至80 sccm，六氟化硫SFs流量為0至50 sccm，氧氣02流量為1至20 sccm。 此刻蝕多晶硅柵極頂部的過程需要利用時間方式控制。
上述的第三步和第四步可以分別借助于相同或者不同的設備，也可以 在同一設備上完成。
最后，如圖5所示，去除殘余的填充材料，即獲得頂部尺寸縮小的多 晶硅柵極結構。
根據(jù)上述的頂部帶有硬質掩膜層的多晶硅柵極結構制備方法得到的頂 部帶有硬質掩膜層的多晶硅柵極結構如圖5所示，，其頂部四分之一至五分 之一出的的尺寸小于多晶硅柵極底部的尺寸，并且該多晶硅柵極頂部尺寸 在約在多晶硅柵極底部尺寸的70%至95%之間。
如圖6所示，在此后的柵極側面氧化和側墻工藝后，在尺寸縮小的柵 極頂部部分將獲得更厚的側墻薄膜層8，使柵極頂部到自對準接觸孔之間的 有效介質距離增加，從而增強自對準接觸孔的擊穿電壓性能。
本發(fā)明頂部帶有硬質掩膜層的多晶硅柵極結構制備方法可以得到本發(fā) 明的頂部帶有硬質掩膜層的多晶硅柵極結構，該頂部帶有硬質掩膜層的多 晶硅柵極的頂部的尺寸小于底部尺寸，縮小的柵極頂部有助于增加柵極頂部到接觸孔之間介質層厚度，從而提高接觸孔的擊穿電壓性能，提高生產 的成品率。
權利要求
1.一種頂部帶有硬質掩膜層的多晶硅柵極結構，其特征在于，所述的多晶硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸。
2. 根據(jù)權利要求1所述的頂部帶有硬質掩膜層的多晶硅柵極結構，其 特征在于，多晶硅柵極頂部尺寸在多晶硅柵極底部尺寸的70%至95%之間。
3. —種制備權利要求1所述的頂部帶有硬質掩膜層的多晶硅柵極結構 的方法，其特征在于，包括以下步驟第一步，獲得頂部為直角的垂直多晶硅柵極，并保留柵極上面的硬質 掩膜層；第二步，用具備流動性的填充材料回填晶圓，并將晶圓覆蓋； 第三步，回刻填充材料，使得多晶硅頂角區(qū)域暴露出來； 第四步，采用等離子刻蝕工藝對多晶硅柵極頂部進行刻蝕，使得多晶 硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸； 第五步，去除殘余的填充材料。
4. 根據(jù)權利要求3所述的頂部帶有硬質掩膜層的多晶硅柵極結構制備 方法，其特征在于，第二步中所用具備流動性的填充材料為光刻膠或者有 機抗反射涂層材料。
5. 根據(jù)權利要求3所述的頂部帶有硬質掩膜層的多晶硅柵極結構制備 方法，其特征在于，第三步中使得露出來多晶硅頂角區(qū)域高度占整個多晶 硅高度的四分之一至五分之一 。
6. 根據(jù)權利要求3所述的頂部帶有硬質掩膜層的多晶硅柵極結構制備 方法，其特征在于，第三步中采用等離子刻蝕工藝或者等離子灰化工藝回刻填充材料。
7. 根據(jù)權利要求3所述的頂部帶有硬質掩膜層的多晶硅柵極結構制備 方法，其特征在于，第三步中回刻填充材料并使得多晶硅頂角區(qū)域暴露出 來的同時還使得柵極上方的填充材料也被去除。
8. 根據(jù)權利要求3所述的頂部帶有硬質掩膜層的多晶硅柵極結構制備 方法，其特征在于，第四步中的刻蝕工藝使得多晶硅柵極頂部的尺寸在多 晶硅柵極底部的尺寸的70%至95%之間。
全文摘要
本發(fā)明公開了一種頂部帶有硬質掩膜層的多晶硅柵極結構，其頂部的尺寸小于多晶硅柵極底部的尺寸。本發(fā)明還公開了一種制備頂部帶有硬質掩膜層的多晶硅柵極結構的方法，包括以下步驟1.獲得頂部為直角的垂直多晶硅柵極，并保留柵極上面的硬質掩膜層；2.用具備流動性的填充材料回填晶圓，并將晶圓覆蓋；3.回刻填充材料，使得多晶硅頂角區(qū)域暴露出來；4.采用等離子刻蝕工藝對多晶硅柵極頂部進行刻蝕，使得多晶硅柵極頂部的尺寸小于多晶硅柵極底部的尺寸；5.去除殘余的填充材料。利用本發(fā)明方法制備的多晶硅柵極，其縮小的柵極頂部有助于增加柵極頂部到接觸孔之間介質層厚度，增加擊穿電壓，提高成品率。
文檔編號H01L29/423GK101577290SQ20081004332
公開日2009年11月11日 申請日期2008年5月6日 優(yōu)先權日2008年5月6日
發(fā)明者呂煜坤, 娟 孫 申請人:上海華虹Nec電子有限公司