專利名稱：液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示裝置，尤其涉及一種可以減少饋通電位降的液 晶顯示裝置。
背景技術(shù)：
IPS (In-plane switch)液晶顯示模式是一種廣視角的液晶顯示模式。由 于其視角特性優(yōu)異，所以在液晶顯示產(chǎn)品，尤其是在大尺寸液晶顯示產(chǎn)品中 得到了廣泛的應(yīng)用。IPS技術(shù)是一種通過液晶分子依側(cè)向電場在面內(nèi)翻轉(zhuǎn)以 造成不同的光程差，從而實現(xiàn)光的透過率各異的液晶顯示模式。最初的IPS 液晶顯示模式的設(shè)計是將條狀的共用電極和像素電極布置在同一平面上。
FFS (Fringe field switch)模式的液晶顯示裝置采用像素電極與共用電 極夾持絕緣層分離重疊排列而成。FFS模式主要解決IPS模式固有的開口 率低造成透光少的問題，并降低了功耗。這兩者在顯示原理上基本相同，都 是采用側(cè)向電場實現(xiàn)液晶分子的旋轉(zhuǎn)達(dá)到顯示的效果。相比于IPS模式，在 制造過程中FFS模式具有更高的良率，同時產(chǎn)品具有更好的顯示效果。
現(xiàn)有IPS模式與FFS模式存在的最大問題是殘影問題。隨著顯示裝置 工作時間的增加，部分被極化而產(chǎn)生的電荷由于像素中電流直流分量的存在 而釘扎在介質(zhì)層表面，具體而言，主要是針扎在取向膜上，從而使像素內(nèi)部 無法實現(xiàn)電中性。產(chǎn)生直流殘留后，顯示的圖象會發(fā)生變化，即產(chǎn)生殘影。
現(xiàn)以FFS模式的液晶顯示裝置為例分析其殘影形成的原因。
如圖1所示，并參閱圖2， FFS模式的第三液晶顯示裝置3包括第三上 基板300，與第三上基板300呈面向設(shè)置的第三下基板310，及夾持于第三 上基板300和第三下基板310之間的第三液晶層320。 FFS模式的第三液晶 顯示裝置3的第三下基板310包括若干第三像素區(qū)域330。在第三下基板310 的任一第三像素區(qū)域330上成型梳狀的第三像素電極331。在所述第三像素 電極331的下側(cè)，即背向第三上基板300的一側(cè)成型第三共用電極332。所述第三像素電極331與所述第三共用電極332用第三絕緣層333間隔。在加 電時，第三像素電極331與第三共用電極332之間形成第三側(cè)向電場340。 第三液晶層320的液晶分子在所述第三側(cè)向電場340的作用下，在面內(nèi)旋轉(zhuǎn)， 而實現(xiàn)圖像顯示。
如圖3所示，并結(jié)合參閱圖l，其中，圖3為第三液晶顯示裝置3的等 效電路原理示意圖。在現(xiàn)有的第三液晶顯示裝置3的驅(qū)動電路中，由于控制 第三像素電極331并為其充電的第三薄膜晶體管350在導(dǎo)通和關(guān)閉時的電位 差異很大，即Vgon與Vgoff之間的差異很大，則在第三薄膜晶體管350從 導(dǎo)通狀態(tài)到關(guān)閉狀態(tài)的過程中，電性連接于第三柵極線360的第三薄膜晶體 管350的柵極電位將發(fā)生變化。定義第三薄膜晶體管350的柵極與第三薄膜 晶體管350的源極(s)之間形成第三寄生電容370。則第三寄生電容370 電勢差也將隨第三薄膜晶體管350的柵極電位的變化而相應(yīng)變化。其中，所 述第三薄膜晶體管350的源極(s)與所述第三像素電極331的電位相等。 在第三像素區(qū)域330中第三寄生電容370與第三存儲電容380以及第三液晶 電容390是并聯(lián)的，則第三寄生電容370上電壓的變化勢必會帶來第三液晶 電容3卯上電位的變化，從而對顯示的灰階信息產(chǎn)生影響。
請繼續(xù)參閱圖3，為了避免由于第三薄膜晶體管350的關(guān)閉而導(dǎo)致的像 素顯示灰階電壓的變化對顯示效果影響，通常的做法是采用調(diào)整為第三共用 電極332提供電位信號的第三共用線334的電位進行補償，從而不對灰階信 號產(chǎn)生影響。但這種補償方式也將帶來新的問題由于第三共用電極332 在第三下基板310內(nèi)是保持一致的，則只能采取第三共用電極332電位行頻 反轉(zhuǎn)的模式，對每行第三像素電極331的電位進行整體補償。而由于第三液 晶層320的液晶分子的各向異性，在對第三像素區(qū)域330加電與不加電的情 況下第三液晶層320的液晶的介電常數(shù)e是不同的，且界于e 〃與e丄之 間。則采用同一第三共用線334提供的電位對一行內(nèi)的第三像素電極331 的電位進行補償時，只能針對一個特定的e值進行精確的補正，而其他e值 的像素的顯示灰階特性只是較補正前得到改善。在改善顯示的灰階特性的同 時，由于前述的第三共用線334提供的電位只能補正某些e值的第三像素電 極331，對于其他e值的第三像素電極331而言，該第三像素區(qū)域330上將 受到一個長時間的直流電壓分量。雖然第三共用線334提供的電位是正負(fù)極 性反轉(zhuǎn)的，但是由于第三柵極線360的電位差引起的饋通電位降始終是同方
5向的，則第三用線334提供的電位信號在正、負(fù)電位時都要向負(fù)電位方向移 動以補正饋通電位降對第三像素電極331電位造成的影響，第三像素區(qū)域 330上的直流電壓分量由此產(chǎn)生。
請參閱圖4 (a)和圖4 (b)，并結(jié)合參閱圖1，隨著FFS模式的第三液 晶顯示裝置3工作時間的增加，部分被極化而產(chǎn)生的電荷由于第三上基板 300與第三下基板310之間電流直流分量的存在而釘扎在介質(zhì)層表面，具體 而言，主要釘扎在第三上基板300的取向膜(未圖示)上，從而使FFS模 式的第三液晶顯示裝置3內(nèi)部無法實現(xiàn)電中性。產(chǎn)生直流殘留后，顯示的圖 象會發(fā)生變化，即產(chǎn)生殘影。
請繼續(xù)參閱圖4 (a)與圖4 (b)，殘影出現(xiàn)的具體原因以常白型顯示為 例可分析為在存在直流殘留的情況下，由于白色部分410不需要施加電壓 而黑色圖案部分420則需施加電壓。經(jīng)過一段時間以后，施加電壓的黑色圖 案部分420離子已經(jīng)釘扎在介質(zhì)表面上，而未施加電壓的白色部分410離子 未向介質(zhì)表面移動。此時施加相同的電壓后原本期望會顯示出灰階相同的全 灰色畫面430，但黑色圖案部分420由于直流殘留的內(nèi)部電場而改變了施加 電壓的效果，在灰色畫面430中可以看出之前的白色部分410和黑色圖案部 分420，也可以說是前一畫面留下了殘影。
針對現(xiàn)有技術(shù)所存在的問題，本案設(shè)計人憑借從事此行業(yè)多年的經(jīng)驗， 積極研究改良，于是有了本發(fā)明液晶顯示裝置的產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明的目的是針對現(xiàn)有技術(shù)存在的缺陷提供一種可以減少饋通電位 降的液晶顯示裝置。
所述液晶顯示裝置包括上基板；下基板，與上基板呈面向設(shè)置，在下 基板上設(shè)置多條柵極線、數(shù)據(jù)線及共用線，所述多條柵極線與所述多條數(shù)據(jù) 線彼此垂直并定義若干像素區(qū)域，每個像素區(qū)域進一步包括像素電極；共 用電極，與像素電極交錯排列；第一薄膜晶體管，用以控制像素電極并輸入 信號；第二薄膜晶體管，用以控制共用電極并輸入信號；液晶層，夾持于上 基板與下基板之間；其中，當(dāng)所述第一薄膜晶體管關(guān)斷時，所述第二薄膜晶 體管也同時關(guān)斷。
如上所述，通過該液晶顯示裝置的結(jié)構(gòu)設(shè)計，在同時關(guān)閉第一薄膜晶體管和第二薄膜晶體管時，即柵極線的電位從Vgon變化到Vgoff時，由第一
薄膜晶體管產(chǎn)生的饋通電位降和第二薄膜晶體管產(chǎn)生的饋通電位降的大小 相等，即像素區(qū)域內(nèi)的像素電極的電位與共用電極的電位下降相同的大小， 進而不需要再通過共用線提供的電位來調(diào)節(jié)一整行柵極線上的饋通電位降， 故而不會產(chǎn)生直流殘留的現(xiàn)象，即從根本上解決了殘影的問題，并且可以實 現(xiàn)針對每個像素進行補償，避免了現(xiàn)有補償方法只能對整行像素進行補償而 帶來的補償不精準(zhǔn)的問題。


圖1為現(xiàn)有FFS模式液晶顯示裝置的剖面示意圖。 圖2為現(xiàn)有FFS模式液晶顯示裝置的下基板上一個像素的立體結(jié)構(gòu)示 意圖。
圖3為現(xiàn)有FFS模式液晶顯示裝置的等效電路原理示意圖。
圖4 (a)與圖4 (b)為現(xiàn)有FFS模式液晶顯示裝置在長時間工作后產(chǎn)
生殘影的示意圖。
圖5為本發(fā)明FFS模式液晶顯示裝置的剖面示意圖。
圖6為本發(fā)明FFS模式液晶顯示裝置的下基板的立體結(jié)構(gòu)示意圖。
圖7為本發(fā)明FFS模式液晶顯示裝置的下基板上一個像素區(qū)域內(nèi)的電
極結(jié)構(gòu)示意圖。
圖8為本發(fā)明FFS模式液晶顯示裝置的下基板的側(cè)視圖。 圖9為本發(fā)明FFS模式液晶顯示裝置的等效電路原理圖。 圖10為本發(fā)明IPS模式液晶顯示裝置的下基板上一個像素區(qū)域內(nèi)的電
極結(jié)構(gòu)示意圖。
圖11為本發(fā)明IPS模式液晶顯示裝置的立體結(jié)構(gòu)示意圖。
圖中各組件的附圖標(biāo)記說明如下:現(xiàn)有技術(shù)
第三液晶顯示裝置 3 第三上基板 300 第三液晶層 320 第三像素電極 331
第三下基板 310 第三像素區(qū)域 330 第三共用電極 332第三絕緣層 333
第三側(cè)向電場 340
第三柵極線 360
第三存儲電容 380
白色部分 410
灰色部分 430
第三共用線 334
第三薄膜晶體管 350
第三寄生電容 370
第三液晶電容 390
黑色圖案部分 420
本發(fā)明
第一液晶顯示裝置 1
上基板 100
數(shù)據(jù)線 111
像素區(qū)域 113
第一共用電極 115
液晶層 120
第一寄生電容 131
第二寄生電容 141
液晶電容 160
第二液晶顯示裝置 2
第二像素電極 214
下基板 110
柵極線 112
第一像素電極 114
第一絕緣層 116
第一薄膜晶體管 130
第二薄膜晶體管 140
共用線 150
存儲電容 170
第二共用電極 21具體實施例方式
為詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，下面將 結(jié)合實施例并配合圖式予以詳細(xì)說明。
第一實施例
請參閱圖5，并結(jié)合參閱圖6， FFS (Fringe field switch)模式的第一液 晶顯示裝置1包括上基板100，與上基板100呈面向設(shè)置的下基板110，及 夾持于所述上基板100與所述下基板110之間的液晶層120。在第一液晶顯 示裝置1的下基板110上布置著若干相互垂直的數(shù)據(jù)線111和柵極線112。 所述數(shù)據(jù)線111和所述柵極線112定義若干像素區(qū)域113。
請參閱圖7，并結(jié)合參閱圖5與圖9，其中，圖9為FFS模式的第一液晶顯示裝置1的等效電路原理圖。在下基板110的每個像素區(qū)域113內(nèi)成型
梳狀第一像素電極114。梳狀第一像素電極114與第一薄膜晶體管130電性 連接。定義第一薄膜晶體管130的柵極與第一薄膜晶體管130的源極(s) 之間形成的電容為第一寄生電容131。在加電后，第一薄膜晶體管130用以 為梳狀第一像素電極114充電。在梳狀第一像素電極114的下側(cè)，即第一像 素電極114的背向液晶層120的一側(cè)，對應(yīng)于每個像素區(qū)域113間隔形成若 干第一共用電極115。第一共用電極115與第一像素電極114之間用第一絕 緣層116間隔。第一共用電極115與第二薄膜晶體管140電性連接。定義第 二薄膜晶體管140的柵極與第二薄膜晶體管140的源極(s)之間形成的電 容為第二寄生電容141。所述第二薄膜晶體管140的第二寄生電容141的大 小與所述第一薄膜晶體管130的第一寄生電容131的大小相等。加電后，在 每個像素區(qū)域113內(nèi)，第二薄膜晶體管140為第一共用電極113充電。同時， 所述間隔形成的第一共用電極115與用以為第一共用電極113提供電位信號 的共用線150電性連接。
請繼續(xù)參閱圖7，并結(jié)合參閱圖8，其中，圖7示出了下基板110的其 中一個像素區(qū)域113內(nèi)的電極結(jié)構(gòu)示意圖。在下基板110的每個像素區(qū)域 113內(nèi)成型梳狀第一像素電極114。梳狀第一像素電極114與第一薄膜晶體 管130電性連接。其中，第一薄膜晶體管130的柵極與柵極線112電性連接。 第一薄膜晶體管130的源極(s)與第一像素電極114電性連接。第一薄膜 晶體管140的漏極(d)與數(shù)據(jù)線111電性連接。在加電后，第一薄膜晶體 管130用以為梳狀第一像素電極114充電。在梳狀第一像素電極114的下側(cè)， 即第一像素電極114的背向液晶層120的一側(cè)，對應(yīng)于每個像素區(qū)域113間 隔形成若干第一共用電極115。第一共用電極115與第一像素電極114之間 用第一絕緣層116間隔。第一共用電極115與第二薄膜晶體管140電性連接。 其中，第二薄膜晶體管140的柵極與柵極線112電性連接。第二薄膜晶體管 140的源極(s)與第一共用電極115電性連接。第二薄膜晶體管140的漏極 (d)與共用線150電性連接。在加電后，第二薄膜晶體管140用以為第一 共用電極115充電。
請參閱圖9，圖9為FFS (Fringe field switch)模式的第一液晶顯示裝 置1的等效電路原理示意圖。其中，第一液晶顯示裝置1包含液晶電容160 與存儲電容170。液晶電容160、存儲電容170、第一寄生電容131及第二
9寄生電容141為并聯(lián)方式連接。其中第一寄生電容131與第二寄生電容141 大小相等。
通過上述設(shè)計，當(dāng)?shù)谝槐∧ぞw管130從導(dǎo)通狀態(tài)到關(guān)閉狀態(tài)時，即柵 極線112上的電位從Vgon變化到Vgoff時，同時相應(yīng)的控制第二薄膜晶體 管140，具體而言，即同時將第二薄膜晶體管140也從導(dǎo)通狀態(tài)變化為關(guān)閉 狀態(tài)，則因第一薄膜晶體管130的第一寄生電容131產(chǎn)生的饋通電位降與第 二薄膜晶體管140的第二寄生電容141產(chǎn)生的饋通電位降大小相等。解決了 因利用共用線150提供的電位對液晶電容160的電位下降的大小進行補正所 帶來的直流殘影問題，并且可以實現(xiàn)針對每個像素進行補償，避免了現(xiàn)有補 償方法只能對整行像素進行補償而帶來的補償不精準(zhǔn)的問題。
在第一液晶顯示裝置1的驅(qū)動電路中，用以為第一像素電極114充電的 第一薄膜晶體管130與數(shù)據(jù)線111電性連接。用以為第一共用電極115充電 的第二薄膜晶體管140與共用線150電性連接。且所述共用線150的電位與 數(shù)據(jù)線111的電位大小不同，因而對于每個像素區(qū)域113而言，所產(chǎn)生的饋 通電位降大小也不盡相同。具體而言，在現(xiàn)有的驅(qū)動方式中，連接第一共用 電極115的共用線150所提供的共用電壓與連接第一像素電極114的數(shù)據(jù)線 lll的灰階電壓均采用行頻反轉(zhuǎn)，共用電壓與灰階電壓變化的區(qū)間范圍相同。 在此情況下，所述FFS模式第一液晶顯示裝置1工作一段相當(dāng)長的時間后， 則共用線150的電位的平均值與數(shù)據(jù)線111的電位的平均值保持相同。例如， 灰階電壓的范圍為0 V 5V，共用電壓也按照0 V 5V 0 V 5V的方式變 化，此時，其電位的平均值均為2.5V。則對于直流殘影這種由于長時間在 直流殘留下進行工作所導(dǎo)致的現(xiàn)象而言，像素區(qū)域113內(nèi)的第一共用電極 115與第一像素電極114的饋通電位降保持一致。在有饋通電位降產(chǎn)生時， 液晶電容160與存儲電容170中的電勢差將不發(fā)生變化。即當(dāng)?shù)谝槐∧ぞw 管130和第二薄膜晶體管140同時從導(dǎo)通狀態(tài)到關(guān)閉的狀態(tài)時，第一薄膜晶 體管120的第一寄生電容121發(fā)生變化，第二薄膜晶體管140的第二寄生電 容141也發(fā)生變化，且其變化保持一致。從而可以單獨的補償每個像素區(qū)域 113內(nèi)的饋通電位降。在每個像素區(qū)域113內(nèi)，每個像素區(qū)域113內(nèi)的饋通 電位降得到單獨的補償后，不再需要通過共用線150提供的電位調(diào)節(jié)一整行 柵極線112上的饋通電位降，故而不會產(chǎn)生直流殘留的現(xiàn)象，即從根本上解 決了殘影的問題。第二實施例
下面參照圖9、圖10及圖11說明本發(fā)明的第二實施例。第二實施例與 第一實施例的不同在于第二實施例的液晶顯示裝置為IPS模式的液晶顯示 裝置。與第一實施例中相同的部分使用相同的附圖標(biāo)記，并在此不再贅述。
請參閱圖IO，并結(jié)合參閱圖ll， IPS (In Plane Switching)模式的第二 液晶顯示裝置2包括上基板100，與上基板100呈面向設(shè)置的下基板110， 及夾持于所述上基板100與所述下基板110之間的液晶層120。在液晶顯示 裝置2的下基板110上布置著若干相互垂直的數(shù)據(jù)線111和柵極線112。所 述數(shù)據(jù)線111和所述柵極線112定義若干像素區(qū)域113。
請繼續(xù)參閱圖10，在下基板110的每個像素區(qū)域113的共平面內(nèi)間隔 的成型梳狀第二像素電極214與第二共用電極215。其中，梳狀第二像素電 極214與第一薄膜晶體管130電性連接。定義第一薄膜晶體管130的柵極與 第一薄膜晶體管130的源極(s)之間形成的電容為第一寄生電容131。在 加電后，第一薄膜晶體管130用以為梳狀第二像素電極214充電。與梳狀第 二像素電極214共面且間隔形成的若干第二共用電極215與第二薄膜晶體管 140電性連接。定義第二薄膜晶體管140的柵極與第二薄膜晶體管140的源 極(s)之間形成的電容為第二寄生電容141。所述第二薄膜晶體管140的 第二寄生電容141的大小與所述第一薄膜晶體管130的第一寄生電容131 的大小相同。加電后，在每個像素區(qū)域113內(nèi)，第二薄膜晶體管140均為第 二共用電極215充電。同時，所述間隔形成的第二共用電極215與用以為第 二共用電極215提供電位信號的共用線150電性連接。
請繼續(xù)參閱圖io，在下基板110的每個像素區(qū)域113內(nèi)成型梳狀第二 像素電極214。梳狀第二像素電極214與第一薄膜晶體管130電性連接。其 中，第一薄膜晶體管130的柵極與柵極線112電性連接。第一薄膜晶體管 130的源極(s)與第二像素電極214電性連接。第一薄膜晶體管140的漏 極(d)與數(shù)據(jù)線111電性連接。在加電后，第一薄膜晶體管130用以為梳 狀第二像素電極214充電。與梳狀第二像素電極214共面且間隔形成的若干 第二共用電極215與第二薄膜晶體管140電性連接。其中，第二薄膜晶體管 140的柵極與柵極線112電性連接。第二薄膜晶體管140的源極(s)與第二 共用電極215電性連接。第二薄膜晶體管140的漏極(d)與共用線150電 性連接。在加電后，第二薄膜晶體管150用以為第二共用電極215充電。
ii請參閱圖9，圖9亦為IPS (In Plane Switching)模式的第二液晶顯示裝 置2的等效電路原理示意圖。其中，第二液晶顯示裝置2包含液晶電容160 與存儲電容170。液晶電容160、存儲電容170、第一寄生電容130及第二 寄生電容141為并聯(lián)方式連接。其中第一寄生電容131與第二寄生電容141 大小相等。
通過上述設(shè)計，當(dāng)?shù)谝槐∧ぞw管130從導(dǎo)通狀態(tài)到關(guān)閉狀態(tài)時，即柵 極線112上的電位從Vgon變化到Vgoff時，同時相應(yīng)的控制第二薄膜晶體 管140，具體而言，即同時將第二薄膜晶體管140亦從導(dǎo)通狀態(tài)變化為關(guān)閉 狀態(tài)，則因第一薄膜晶體管130的第一寄生電容131產(chǎn)生的饋通電位降與第 二薄膜晶體管140的第二寄生電容141產(chǎn)生的饋通電位降大小相等。解決了 因利用共用線150進行補正時所帶來的直流殘影問題。
綜上所述，通過該液晶顯示裝置的結(jié)構(gòu)設(shè)計，在同時關(guān)閉第一薄膜晶體 管和第二薄膜晶體管時，即柵極線的電位從Vgon變化到Vgoff時，由第一 薄膜晶體管產(chǎn)生的饋通電位降和第二薄膜晶體管產(chǎn)生的饋通電位降的大小 相等，即像素區(qū)域內(nèi)的像素電極的電位與共用電極的電位下降相同的大小， 進而不需要再通過共用線提供的電位來調(diào)節(jié)一整行柵極線上的饋通電位降， 故而不會產(chǎn)生直流殘留的現(xiàn)象，即從根本上解決了殘影的問題。同時，由于 針對每個像素進行補償，可以更精準(zhǔn)的進行補償。
本領(lǐng)域技術(shù)人員均應(yīng)了解，在不脫離本發(fā)明的精神或范圍的情況下，可 以對本發(fā)明進行各種修改和變型。因而，如果任何修改和變型落入所附權(quán)利 要求書以及等同物的保護范圍內(nèi)時，認(rèn)為本發(fā)明涵蓋這些修改和變型。
權(quán)利要求
1.一種液晶顯示裝置，包括上基板；下基板，與上基板呈面向設(shè)置，在下基板上設(shè)置多條柵極線、數(shù)據(jù)線及共用線，所述多條柵極線與所述多條數(shù)據(jù)線彼此垂直并定義若干像素區(qū)域，每個像素區(qū)域進一步包括像素電極；共用電極，與像素電極交錯排列；第一薄膜晶體管，控制像素電極，以為像素電極輸入信號；第二薄膜晶體管，控制共用電極，以為共用電極輸入信號；液晶層，夾持于上基板與下基板之間；其中，當(dāng)所述第一薄膜晶體管關(guān)斷時，所述第二薄膜晶體管也同時關(guān)斷。
2. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，液晶層的液晶分子的 介電各向異性為正。
3. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，在未加電時，液晶分 子平行于上基板與下基板排列。
4. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，第一薄膜晶體管的柵 極與第二薄膜晶體管的柵極均與柵極線相連。
5. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，所述共用電極與所述 像素電極形成在不同層，并且在像素電極與共用電極之間設(shè)置絕緣層。
6. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，分別為所述共用電極 與所述像素電極形成在相同層，并且在像素電極與共用電極之間設(shè)置絕緣 層。
7. 根據(jù)權(quán)利要求5或權(quán)利要求6所述的液晶顯示裝置，其中，所述共 用電極與所述像素電極施加不同信號，以在上基板與下基板之間形成側(cè)向電 場。
8. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，所述第一薄膜晶體管 的漏極與數(shù)據(jù)線連接，并且第一薄膜晶體管的源極與像素電極連接。
9. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，所述第二薄膜晶體管的漏極與共用線連接，并且第二薄膜晶體管的源極與共用電極電性連接。
10. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，當(dāng)關(guān)斷第一薄膜晶體 管和第二薄膜晶體管時，在第一薄膜晶體管側(cè)產(chǎn)生的寄生電容與第二薄膜晶 體管側(cè)產(chǎn)生的寄生電容相等。
11. 根據(jù)權(quán)利要求1所述的液晶顯示裝置，其中，關(guān)斷第一薄膜晶體管 和第二薄膜晶體管時，數(shù)據(jù)線上和共用線上輸入的信號頻率相同，并且平均 值相等。
全文摘要
本發(fā)明公開一種液晶顯示裝置，該液晶顯示裝置包括上基板；下基板，與上基板呈面向設(shè)置，在下基板上設(shè)置多條柵極線、數(shù)據(jù)線及共用線，所述多條柵極線與所述多條數(shù)據(jù)線彼此垂直并定義若干像素區(qū)域，每個像素區(qū)域進一步包括像素電極；共用電極，與像素電極交錯排列；第一薄膜晶體管，用以控制像素電極并輸入信號；第二薄膜晶體管，用以控制共用電極并輸入信號；液晶層，夾持于上基板與下基板之間；其中，當(dāng)所述第一薄膜晶體管關(guān)斷時，所述第二薄膜晶體管也同時關(guān)斷。通過該結(jié)構(gòu)設(shè)計，可以不需要再通過共用線提供的電位來調(diào)節(jié)一整行柵極線上的饋通電位降，故而不會產(chǎn)生直流殘留的現(xiàn)象，即從根本上解決了殘影的問題。
文檔編號H01L27/12GK101587269SQ200810043378
公開日2009年11月25日 申請日期2008年5月20日 優(yōu)先權(quán)日2008年5月20日
發(fā)明者凌志華, 順 蔣, 駿 馬 申請人:上海天馬微電子有限公司