專利名稱：一種高壓bcd器件的制備方法
技術(shù)領(lǐng)域：
一種高壓BCD (BJT/CMOS/DMOS)器件的制備方法，屬于半導(dǎo)體技術(shù)領(lǐng)域中的半導(dǎo)體 制造技術(shù)。本技術(shù)領(lǐng)域中高壓器件指耐壓達(dá)600V以上的功率器件。
背景技術(shù)：
專業(yè)術(shù)語說明
Nwell:慘N型雜質(zhì)的阱；Pwell:摻P型雜質(zhì)的阱；Deep-N+:摻N型雜質(zhì)的深注入?yún)^(qū)； Pbase: P型摻雜區(qū)I; Pbody: P型摻雜區(qū)II; Pwell2: P型摻雜區(qū)III; Nchstop: N型溝道截止
環(huán)區(qū)；Pchstop: P型溝道截止環(huán)區(qū)；Active:有源區(qū)；Poly:多晶硅區(qū)；NSD: N型重?fù)诫s區(qū)；
PSD: P型重?fù)诫s區(qū)；Omicont:歐姆孔區(qū)；TiW/SiCr:薄膜電阻區(qū)；Metal:金屬區(qū)；Pad:
壓焊點(diǎn)區(qū)。
BCD工藝是一種能夠在同一芯片上制作BJT、 CMOS和DMOS器件的單片集成工藝技術(shù)， 1986年由意法半導(dǎo)體(ST)公司率先研制成功。BCD工藝把BJT、 CMOS和DMOS器件同時(shí)制 作在同一芯片上， 一方面它綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS集成度高、低 功耗的優(yōu)點(diǎn)，使其互相取長補(bǔ)短，發(fā)揮各自的優(yōu)點(diǎn)；另一方面它集成了DMOS功率器件，DMOS 可以在開關(guān)模式下工作，功耗極低，在不需要昂貴的封裝和冷卻系統(tǒng)的情況下，就可以將功 率傳遞給負(fù)載。整合過后的BCD工藝流程，可大幅降低功率耗損，提高系統(tǒng)性能，大大減小 系統(tǒng)體積，并具有更好的可靠性。
由于BCD工藝中器件種類多，必須做到高壓器件和低壓器件的兼容；雙極工藝和CMOS 工藝的相兼容，尤其是要選擇合適的隔離技術(shù)；為控制制造成本，必須考慮光刻版的兼容性。 考慮到器件各區(qū)的特殊要求，為減少工藝制造用的光刻版，應(yīng)盡量使同種摻雜能兼容進(jìn)行。 因此，需要精確的工藝模擬和巧妙的工藝設(shè)計(jì)，有時(shí)必須在性能與集成兼容性上作折中選擇。 功率輸出級(jí)DMOS管是此類電路的核心，往往占據(jù)整個(gè)芯片面積的1/2 2/3，它是整個(gè)集成 電路的關(guān)鍵。DMOS與CMOS器件結(jié)構(gòu)類似，也有源、漏、柵等電極，但是漏端擊穿電壓高， 需要加入提高器件耐壓的工藝來使DMOS耐壓滿足要求。
目前，國內(nèi)并沒有高壓BCD工藝的的專利。國外有少量相關(guān)專利，其中"METHOD OF MAKING HIGH-VOLTAGE BIPOLAR/CMOS/DMOS(BCD) DEVICES "(專利號(hào)為 US7341905B2)是一項(xiàng)基于P型稱底，可制作BJT、 CMOS禾B DMOS器件的集成電路工藝專 利。該專利中首先形成NWELL，刻蝕有源區(qū)，形成P-Field區(qū)；然后制作柵氧，P型雜質(zhì)注
入，調(diào)節(jié)閾值電壓；多晶硅柵淀積；形成Pbase區(qū)、N漂移區(qū)以及以P-top區(qū)；進(jìn)行P+和N+ 注入，最后刻蝕接觸孔，淀積金屬，形成鈍化層。該工藝可制作高壓DMOS、N-JFET和L-IGBT 以及低壓CMOS和BJT。此工藝方法僅可制作耐壓為600V的高壓器件，在某些高壓應(yīng)用場 合會(huì)受到限制；該工藝不能制作精確的電阻，給電路設(shè)計(jì)帶來不便。

發(fā)明內(nèi)容
本發(fā)明提供一種可在同一硅片上集成高壓DMOS、高壓采樣、低壓BJT、低壓CMOS、 N型和P型兩種電容、阱電阻以及精確薄膜電阻等器件的工藝方法。該工藝有以下優(yōu)點(diǎn)可 集成高耐壓的DMOS和采樣器件、可制作精確的薄膜電阻、高低壓器件兼容性好，普適性和 不同IC生產(chǎn)線可移植性好，成本相對較低等。
本發(fā)明首先在P型襯底1::::制作N:BL埋層，生長P型外延。進(jìn)行Nwell注入、Pwdl注入 以及Deep-N+注入；然后進(jìn)行Pbase注入、Pwel12注入、:Pbody注入以及Nchstop和:Pchstop 注入；刻蝕有源區(qū)，生長多晶硅柵；進(jìn)行N+和P+注入；歐姆孔刻蝕；TiW/Si&濺射、刻蝕； 最后通過金厲濺射、刻蝕，形成金屬連線，淀積鈍化層，刻蝕PAD。本發(fā)明可制作更高耐壓
的DMOS器件和采樣器件，可制作性能較好的雙極器件，i'r捉供包括精確修調(diào)電阻在內(nèi)的兩
種電阻以及兩種類型的電容，電路設(shè)計(jì)者可以根樸;^嬰進(jìn)行乂活選扦。本發(fā)明還:JI有普適性 和不同IC生產(chǎn)線可移植性好，高低壓器件兼容性好，成本相對較低等優(yōu)點(diǎn)。
本發(fā)明技術(shù)方案如下
一種高壓BCD器件的制備方法，如圖l所示，包括以下的工藝步驟
步驟l:生長外延。采用P型硅襯底，在Bipolar區(qū)和阱電阻區(qū)釆用As光刻版進(jìn)行光刻， 砷注入，并高溫推結(jié)形成NBL埋層，最后生長P型外延。
步驟2:制備Nwell。在高壓DMOS區(qū)、采樣器件區(qū)、PMOS區(qū)、Bipolar區(qū)、N阱電容 區(qū)和阱電阻區(qū)采用Nwell光刻版進(jìn)行光刻，磷注入，形成Nwell。
步驟3:制備Pwell。在NMOS區(qū)和P阱電容區(qū)采用Pwell光刻版進(jìn)行光刻，硼注入，形 成Pwell。
步驟4:制備Deep-N+。在Bipolar集電極區(qū)采用Deep-N+光刻版進(jìn)行光刻，Deep-N+磷注 入，形成Deep-N+。
步驟5:高溫推結(jié)。對Nwell、Pwe11以及Deep-N+同時(shí)進(jìn)行高溫推結(jié)，保證Nwell和Deep-N+ 與NBL交疊。
步驟6:制備Pbase。在Bipolar基極區(qū)以及阱電阻區(qū)采用Pbase光刻版進(jìn)行光刻，硼注 入，然后進(jìn)行高溫推結(jié)形成Pbase。
步驟7:制備Pbody。在高壓DMOS部分區(qū)采用Pbody光刻版進(jìn)行光刻，硼注入，形成
Pbody。
步驟8:制備Pwdl2。在高壓DMOS和采樣器件部分區(qū)域采用Pwel12光刻版進(jìn)行光刻， 硼注入，形成Pwel12。
步驟9:制備Pchstop。在NMOS周圍、高壓DMOS和采樣器件周圍、Bipolar周圍和N 阱電容區(qū)采用Nchstop光刻版進(jìn)行光刻，硼注入，形成Nchstop。
步驟10:制備Nchstop。在PMOS周圍和P阱電容區(qū)采用Pchstop光刻版進(jìn)行光刻，磷 注入，形成Pchstop區(qū)。
步驟ll:高溫推結(jié)。對Pbody、 Pwell2和溝道截止環(huán)區(qū)同時(shí)進(jìn)行高溫推結(jié)。
步驟12:制備場氧。整個(gè)硅片進(jìn)行LPCVD氮化硅淀積，在需要制作器件的區(qū)域采用Active
光刻版進(jìn)行有源區(qū)刻蝕，高壓氧化形成場氧。
步驟13:制備柵及場板。在有源區(qū)生長柵氧，多晶硅淀積、摻雜，并采用Poly光刻版進(jìn)
行刻蝕形成MOS管的柵和高壓終端場板。
步驟14:制備PSD。在PMOS的源漏、電阻的引出端、Bipolar的基區(qū)、高壓DMOS和
采樣器件的稱底接觸區(qū)、P阱電容的稱底接觸區(qū)以及N阱電容的引出端采用PSD光刻版進(jìn)行
光刻，并進(jìn)行P+硼注入，形成PSD。
步驟15:制備NSD。在高壓DMOS和采樣器件的源漏、NMOS的源漏、Bipolar的集電
極和發(fā)射極、PMOS的稱底接觸區(qū)、電阻和N阱電容的稱底接觸區(qū)以及P阱電容的引出端采
用NSD光刻版進(jìn)行光刻，并進(jìn)行N+磷注入，制備NSD。
步驟16:制備歐姆孔。在芯片需要接引線的區(qū)域采用Omicont光刻版進(jìn)行歐姆孔刻蝕。 步驟17:制備薄膜電阻。在需要精確電阻的區(qū)域進(jìn)行TiW/SiCr濺射，并采用TiW/SiCr
光刻版進(jìn)行刻蝕形成精確的薄膜電阻。
步驟18:形成金屬層。金屬濺射，采用Metal光刻版刻蝕，形成金屬引線。
步驟19:制備鈍化層。二氧化硅和氮化硅淀積、刻蝕形成鈍化層。
步驟20:制備PAD。采用Pad光刻版在芯片上用來接外圍電路的位置刻蝕PAD。
本發(fā)明共采用17張光刻版，按照版號(hào)的順序依次為As光刻版、Nwell光刻版、Pwell光
刻版、Deep-N+光刻版、Pbase光刻版、Pbody光刻版、Pwel12光刻版、Nchstop光刻版、Pchstop
光刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、TiW/SiCr
光刻版、Metal光刻版、Pad光刻版。
本發(fā)明進(jìn)行的主要離子注入過程有As埋層注入，Nwell磷注入，Pwell硼注入，Deep-N+
磷，Pbase硼注入，Pbody硼注入，Pwel12硼注入，Nchstop硼注入，Pchstop磷注入，NSD
磷注入，PSD硼注入。
本發(fā)明包括四次高溫推結(jié)的熱過程第一次高溫推結(jié)的熱過程形成NBL埋層，并在此基 礎(chǔ)上生長P型外延；第二次高溫推結(jié)的熱過程形成Nwell、 Pwell、 Deep-N+，要保證Nwell 和Deep-N+與NBL交疊；第三次高溫推結(jié)的熱過程形成Pbase;第四次高溫推結(jié)的熱過程形 成Pbody、 Pwell2和溝道截止環(huán)。
需要說明的是
1、 本發(fā)明步驟2、步驟3和步驟4沒有先后順序限制；
2、 本發(fā)明步驟7、步驟8、步驟9和步驟10沒有先后順序限制；
3、 本發(fā)明步驟6的高溫推結(jié)形成Pbase(第三次高溫推結(jié)的熱過程)和步驟11的對Pbody、 Pwell2和溝道截止環(huán)區(qū)同時(shí)進(jìn)行高溫推結(jié)(第四次高溫推結(jié)的熱過程)可以合并為步驟10和 步驟12之間的一次高溫推結(jié)熱過程，通過合并第三、第四次高溫推結(jié)熱過程，可以節(jié)約成本， 但器件性能受一定影響。每一次熱過程都有特定的條件，要盡量減小熱過程對雜質(zhì)分布的影 響。
4、 采用本發(fā)明可制作的器件如圖4 圖IO所示。第一步工藝形成圖4 圖10中a、 b、
C部分；第二步工藝形成圖4 圖10中d部分；第三步工藝形成圖4 圖10中e部分；第四
步工藝形成圖4 圖10中f部分；第六步工藝形成圖4 圖10中g(shù)部分；第七步工藝形成圖 4 圖10中h部分；第八步工藝形成圖4 圖10中i部分；第九步工藝形成圖4 圖10中k 部分；第十步工藝形成圖4 圖10中j部分；第十二步工藝形成圖4 圖10中1部分；第十 三步工藝形成圖4 圖10中m、 n部分；第十四步工藝形成圖4 圖10中o部分；第十五步 工藝形成圖4 圖10中p部分；第十七步工藝形成圖4 圖10中q部分；第十八步工藝形成 圖4 圖10中r部分；第十九步工藝形成圖4 圖10中s部分。
5、 通過本發(fā)明可在同一芯片上制作高壓DMOS、高壓采樣、低壓BJT、低壓CMOS、 N 型和P型兩種電容、阱電阻以及精確薄膜電阻等器件。
本發(fā)明首先在:p型襯底上制作NB:L埋層，生長:p型外延。進(jìn)行Nwd,i注入、Pwdi注入
以及.De鄰-N+注入;然后進(jìn)行Pbase注入、Pwel.12注入、Pbody注入以及Nchstop和Pchstop 注入；刻蝕有源區(qū)，生K/多品W:柵；進(jìn)"N+和P+注入；歐姆孔刻蝕；TiW/SiCr濺射、刻蝕；
最后通過金屬濺射、刻蝕，形成AJ出連線，淀積鈍化層，刻蝕:PA:D。本發(fā)明可制作更高耐壓 的D:MOS器刊和《ff^fi, i'誦l'i能te奵的雙極器fl，可提供包括精確修調(diào)電阻在內(nèi)的兩 種電阻以及購種'"VJ的屮,' f，屮纖ii iKi']以似據(jù)^處UUr乂沾選tf。本發(fā)明還具有普適性 和不同IC 1 一線i'J移Wfi仏"flUl、器刊緣l'l奵，成木相對較低等優(yōu)點(diǎn)。


圖1為本發(fā)明工藝流程示意圖。
圖2為采用本發(fā)明部分步驟僅制作高壓器件的工藝流程示意圖。 圖3為采用本發(fā)明部分步驟僅制作低壓器件的工藝流程示意圖。 圖4為采用該發(fā)明實(shí)現(xiàn)的高壓DMOS結(jié)構(gòu)示意圖。
其中，c是P型外延，d是Nwell， h是Pbody， i是Pwel12， 1是場氧，m是柵氧，n 是多晶硅柵，o是P+注入，p是N+注入，r是金屬，s是鈍化層。 圖5為采用該發(fā)明實(shí)現(xiàn)的采樣器件結(jié)構(gòu)示意圖。
其中，c是P型外延，d是Nwell， g是Pbase， i是Pwel12， l是場氧，m是柵氧，n是 多晶硅柵，o是P+注入，p是N+注入，r是金屬，s是鈍化層。 圖6為采用該發(fā)明實(shí)現(xiàn)的BJT結(jié)構(gòu)示意圖。
其中，a是P型稱底，b是NBL埋層，c是P型外延，d是Nwell， f是Deep-N+， g是Pbase， l是場氧，o是P+注入，p是N+注入，r是金屬，s是鈍化層。 圖7為釆用該發(fā)明實(shí)現(xiàn)的MOS結(jié)構(gòu)示意圖。
其中，c是P型外延，d是Nwell， e是Pwell， j是Nchstop，， k是Pchstop， l是場氧， m是柵氧，n是多晶硅柵，o是P+注入，p是N+注入，r是金屬，s是鈍化層。
圖8為采用該發(fā)明實(shí)現(xiàn)的N阱電容和P阱電容結(jié)構(gòu)示意圖。
其中，c是P型外延，d是Nwell， e是Pwell， j是Nchstop，， k是Pchstop， o是P+注入， p是N+注入，r是金屬，s是鈍化層。
圖9為采用該發(fā)明實(shí)現(xiàn)的N阱電阻結(jié)構(gòu)示意圖。
其中，a是P型稱底，b是NBL埋層，c是P型外延，d是Nwell， g是Pbase， o是P+ 注入，p是N+注入，q是TiW/SiCr薄膜，r是金屬，s是鈍化層。 圖10為采用該發(fā)明實(shí)現(xiàn)的TiW/SiCr薄膜電阻結(jié)構(gòu)示意圖
其中，c是P型外延，j是Nchstop， m是柵氧，q是TiW/SiCr薄膜，r是金屬，s是鈍化層。
圖11是采用本發(fā)明制備的高壓DMOS的I-V特性曲線。
其中，縱向坐標(biāo)為漏端電流，每一格代表0.5mA，橫向坐標(biāo)為漏端電壓，每一格代表20V， 柵壓是以0.5V的間隔依次疊加。
圖12是采用本發(fā)明制備的高壓DMOS閾值電壓曲線。
其中，縱向坐標(biāo)為漏端電流，每一格代表0.5mA，橫向坐標(biāo)為柵端電壓，每一格代表0.2V。 圖13是采用本發(fā)明制備的高壓DMOS擊穿特性曲線。
其中，縱向坐標(biāo)為漏端電流，每一格代表O.lmA，橫向坐標(biāo)為漏端電壓，每一格代表100V。
圖14是采用本發(fā)明制備的采樣器件的擊穿特性曲線。
其中，縱向坐標(biāo)為漏端電流，每一格代表2mA，橫向坐標(biāo)為漏端電壓，每一格代表100V。 圖15是采用本發(fā)明制備的采樣器件的輸出特性曲線。
其中，縱向坐標(biāo)為漏端電流，每一格代表0.5mA，橫向坐標(biāo)為漏端電壓，每一格代表IOV。
具體實(shí)施例方式
實(shí)施方案一
一種高壓BCD器件的制備方法，如圖1所示，包括以下的工藝步驟
步驟l:生長外延。采用P型硅襯底，在Bipolar區(qū)和阱電阻區(qū)采用As光刻版進(jìn)行光刻， 砷注入，并高溫推結(jié)形成NBL埋層，最后生長P型外延。
步驟2:制備Nwell。在高壓DMOS區(qū)、采樣器件區(qū)、PMOS區(qū)、Bipolar區(qū)、N阱電容 區(qū)和阱電阻區(qū)采用Nwell光刻版進(jìn)行光刻，磷注入，形成Nwell。
步驟3:制備Pwell。在NMOS區(qū)和P阱電容區(qū)采用Pwell光刻版進(jìn)行光刻，硼注入，形 成Pwell。
步驟4:制備Deep-N+。在Bipolar集電極區(qū)采用Deep-N+光刻版進(jìn)行光刻，Deep-N+磷注 入，形成De印-N+。
步驟5:高溫推結(jié)。對Nwell、Pwe11以及Deep-N+同時(shí)進(jìn)行高溫推結(jié)，保證Nwell和Deep-N+ 與NBL交疊。
步驟6:制備Pbase。在Bipolar基極區(qū)以及阱電阻區(qū)采用Pbase光刻版進(jìn)行光刻，硼注 入，然后進(jìn)行高溫推結(jié)形成Pbase。
步驟7:制備Pbody。在高壓DMOS部分區(qū)采用Pbody光刻版進(jìn)行光刻，硼注入，形成 Pbody。
步驟8:制備Pwel12。在高壓DMOS和采樣器件部分區(qū)域采用Pwel12光刻版進(jìn)行光刻， 硼注入，形成Pwel12。
步驟9:制備Pchstop。在NMOS周圍、高壓DMOS和采樣器件周圍、Bipolar周圍和N 阱電容區(qū)采用Nchstop光刻版進(jìn)行光刻，硼注入，形成Nchstop。
步驟10:制備Nchstop。在PMOS周圍和P阱電容區(qū)采用Pchstop光刻版進(jìn)行光刻，磷 注入，形成Pchstop區(qū)。
步驟ll:高溫推結(jié)。對Pbody、 Pwell2和溝道截止環(huán)區(qū)同時(shí)進(jìn)行高溫推結(jié)。
步驟12:制備場氧。整個(gè)硅片進(jìn)行LPCVD氮化硅淀積，在需要制作器件的區(qū)域采用Active 光刻版進(jìn)行有源區(qū)刻蝕，高壓氧化形成場氧。
步驟13:制備柵及場板。在有源區(qū)生長柵氧，多晶硅淀積、摻雜，并采用Poly光刻版進(jìn) 行刻蝕形成MOS管的柵和高壓終端場板。
步驟14:制備PSD。在PMOS的源漏、電阻的引出端、Bipolar的基區(qū)、高壓DMOS和 采樣器件的稱底接觸區(qū)、P阱電容的稱底接觸區(qū)以及N阱電容的引出端采用PSD光刻版進(jìn)行 光刻，并進(jìn)行P+硼注入，形成PSD。
步驟15:制備NSD。在高壓DMOS和采樣器件的源漏、NMOS的源漏、Bipolar的集電 極和發(fā)射極、PMOS的稱底接觸區(qū)、電阻和N阱電容的稱底接觸區(qū)以及P阱電容的引出端采 用NSD光刻版進(jìn)行光刻，并進(jìn)行N+磷注入，制備NSD。
步驟16:制備歐姆孔。在芯片需要接引線的區(qū)域采用Omicont光刻版進(jìn)行歐姆孔刻蝕。 步驟17:制備薄膜電阻。在需要精確電阻的區(qū)域進(jìn)行TiW/SiCr濺射，并采用TiW/SiCr 光刻版進(jìn)行刻蝕形成精確的薄膜電阻。
步驟18:形成金屬層。金屬濺射，采用Metal光刻版刻蝕，形成金屬引線。 步驟19:制備鈍化層。二氧化硅和氮化硅淀積、刻蝕形成鈍化層。 步驟20:制備PAD。采用Pad光刻版在芯片上用來接外圍電路的位置刻蝕PAD。 采用該實(shí)施方案的一種具體工藝參數(shù)__注入劑量如下As埋層注入劑量為5X1015 cm-2,能量為80KeV; Nwell注入劑量為1. 7 X 1012 cm-2，能量為60KeV; Pwell注入劑量為1 X1013cm-2，能量為60KeV; De印-N+注入劑量為2 X 1015 cm-2，能量為80KeV; Pbase注入劑 量為2X1013 cm—2，能量為60KeV; Pbody注入劑量為3X 1012 cm氣能量為60KeV; Pwel12 注入劑量為1X 1013 cnf2，能量為40KeV; Nchstop注入劑量為3X 1015 cm—2，能量為80KeV; Pchstop注入劑量為2X1015 cm—2，能量為80KeV; NSD注入劑量為5X1015 cm—2，能量為 100KeV; PSD注入劑量為3X1015cm—2,能量為80KeV。
得到高壓器件的測試結(jié)果如圖U 圖15所示。其中，圖11是高壓DMOS的I-V特性曲 線，其中縱向坐標(biāo)為漏端電流，每一格代表0.5mA，橫向坐標(biāo)為漏端電壓，每一格代表20V， 柵壓是以0.5V的間隔依次疊加。圖12是高壓DM0S閾值電壓曲線。其中，縱向坐標(biāo)為漏端 電流，每一格代表0.5mA，橫向坐標(biāo)為柵端電壓，每一格代表0.2V。從測試結(jié)果可以看出高 壓DMOS的閾值電壓為1.7V左右(此時(shí)漏端電流為0.6mA)。圖13是高壓DMOS擊穿特性 曲線。其中，縱向坐標(biāo)為漏端電流，每一格代表O.lmA，橫向坐標(biāo)為漏端電壓，每一格代表 IOOV。測試條件漏電流小于0.2mA，測試結(jié)果顯示高壓DMOS擊穿電壓在700V以上。圖 14是采樣器件的擊穿特性曲線。其中，縱向坐標(biāo)為漏端電流，每一格代表2mA，橫向坐標(biāo)為 漏端電壓，每一格代表IOOV。從測試結(jié)果可以看出采樣器件擊穿電壓為700V，飽和電流約 為2.3mA。圖15是采樣器件的I-V特性曲線。其中，縱向坐標(biāo)為漏端電流，每一格代表0.5mA， 橫向坐標(biāo)為漏端電壓，每一格代表10V。測試結(jié)果顯示采樣器件線性度較好。 實(shí)施方案二
采用本發(fā)明部分步驟可制作高壓DMOS器件和高壓采樣器件。僅制作高壓器件僅需要11 張光刻版，按照版號(hào)的順序依次為Nwell光刻版、Pbase光刻版、Pbody光刻版、Pwel12光 刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、Metal光 刻版、Pad光刻版。制作高壓器件的主要工藝流程見圖2，涉及如下工藝步驟1)制備Nwell: 在高壓DMOS區(qū)、高壓采樣器件區(qū)進(jìn)行Nwell光刻，磷注入，并高溫推結(jié)形成Nwell; 2)制 備Pbase:在高壓采樣器件部分區(qū)域進(jìn)行Pbase光刻，硼注入，并推結(jié)形成Pbase; 3)制備 Pbody:在高壓DMOS部分區(qū)進(jìn)行Pbody光刻，硼注入，形成Pbody; 4)制備Pwell2:在高 壓DM0S和高壓采樣器件部分區(qū)域進(jìn)行Pwell2光刻，硼注入，形成Pwell2; 5)高溫推結(jié) 對Pbody、 Pwel12同時(shí)進(jìn)行推結(jié)，形成高壓DMOS和高壓采樣器件的耐壓層和器件之間的隔 離層；6)制備場氧進(jìn)行有源區(qū)刻蝕，高壓氧化形成場氧；7)制備柵及場板有源區(qū)生長 柵氧，多晶硅淀積、摻雜和刻蝕形成柵和高壓終端場板；8)制備PSD:進(jìn)行PSD光刻，P+ 硼注入，形成PSD; 9)制備NSD:進(jìn)行NSD光刻，N+磷注入，形成NSD; IO)制備歐姆孔 在芯片需要接引線的區(qū)域進(jìn)行歐姆孔刻蝕，形成歐姆孔；11)形成金屬層金屬濺射、刻蝕， 形成金屬引線；12)制備鈍化層二氧化硅和氮化硅淀積、刻蝕形成鈍化層13)制備PAD: 在芯片上用來接外圍電路的位置刻蝕PAD。
制作高壓器件進(jìn)行的主要離子注入過程有Nwell磷注入，Pbase硼注入，Pbody硼注入， Pwel12硼注入，NSD磷注入，PSD硼注入。制作高壓器件需要三次熱過程第一次熱過程 形成Nwell;第二次熱過程形成Pbase;第三次熱過程形成Pbody和Pwel12。其中，第三次熱 過程和第四次熱過程可合并為一次，此方法可節(jié)約成本，但器件性能受一定影響。
利用上述高壓工藝制作的高壓DMOS器件如圖4所示，高壓采樣器件如圖5所示。第一 步工藝形成圖4和圖5中d部分；第二步工藝形成圖4和圖5中g(shù)部分；第三步工藝形成圖 4和圖5中h部分；第四步工藝形成圖4和圖5中i部分；第六步工藝形成圖4和圖5中1部 分；第七步工藝形成圖4和圖5中m， n部分；第八步工藝形成圖4和圖5中o部分；第九 步工藝形成圖4和圖5中p部分；第十一步工藝形成圖4和圖5中r部分；第十二步工藝形 成圖4和圖5中s部分。
實(shí)施方案三
采用本發(fā)明部分步驟還可制作低壓BJT、低壓CMOS、 N型和P型兩種電容、阱電阻以 及精確薄膜電阻等器件。僅制作低壓器件需要15張光刻版，按照版號(hào)的順序依次為As光刻 版、Nwell光刻版、Pwell光刻版、De印-N+光刻版、Pbase光刻版、Nchstop光刻版、Pchstop 光刻版、Active光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Omicont光刻版、TiW/SiCr 光刻版、Metal光刻版、Pad光刻版。具體工藝流程如圖3所示，包括以下的工藝過程1)
生長外延在P型稱底材料生長NBL埋層，然后生長P型外延；2)制備Nwell:在PMOS 區(qū)、N阱電容區(qū)、阱電阻區(qū)、高壓DMOS和采樣器件區(qū)進(jìn)行Nwell光亥U，磷注入，形成Nwell; 3)制備Pwell:在NMOS區(qū)和P阱電容區(qū)進(jìn)行Pwell光刻，硼注入，形成Pwell; 4)形成 Deep-N+:在Bipolar集電極區(qū)進(jìn)行Deep-N+光刻，磷注入，形成Deep-N+; 5)高溫推結(jié)對 Nwell、 Pwell以及Deep-N+同時(shí)進(jìn)行高溫推結(jié)，并保證Nwell和Deep-N+與NBL交疊；6) 制備Pbase:在Bipolar基極區(qū)以及阱電阻區(qū)進(jìn)行Pbase光刻，硼注入，并推結(jié)形成Pbase; 7) 制備Pchstop:在芯片需要防止寄生溝道開啟的區(qū)域以及N阱電容區(qū)進(jìn)行Pchstop光刻，并進(jìn)
行磷注入，形成PdlStop; 8)制備Nchstop:在芯片需要防止寄生溝道開啟的區(qū)域以及P阱電
容區(qū)進(jìn)行Nchstop光刻，并進(jìn)行硼注入，形成Nchst叩；9)高溫推結(jié)對Nchstop和Pchstop 同時(shí)進(jìn)行高溫推結(jié)；10)制備場氧進(jìn)行有源區(qū)刻蝕，高壓氧化形成場氧；11)制備柵有 源區(qū)生長柵氧，多晶硅淀積、摻雜和刻蝕形成MOS管的柵；12)制備PSD:進(jìn)行PSD光刻， P+硼注入，形成PSD; 13)制備NSD:進(jìn)行NSD光刻，N+磷注入，形成NSD; 14)制備歐
姆孔在芯片需要接引線的區(qū)域進(jìn)行歐姆孔刻蝕，形成歐姆孔；15)制備薄膜電阻在需要
精確電阻的區(qū)域進(jìn)行TiW/SiCr濺射、刻蝕形成精確的薄膜電阻；16)形成金屬層金屬濺射、 刻蝕，形成金屬引線；17)制備鈍化層二氧化硅和氮化硅淀積、刻蝕形成鈍化層18)制 備PAD:在芯片上用來接外圍電路的位置刻蝕PAD。
本工藝制作低壓器件的主要離子注入過程有As埋層注入，Nwdl磷注入，Pwell硼注入， Deep-N+磷注入，Pbase硼注入，Nchstop硼注入，Pchstop磷注入，NSD磷注入，PSD硼注 入。制作低壓器件也包括三次熱過程第一次熱過程形成NBL埋層，并在此基礎(chǔ)上生長P型 外延；第二次熱過程形成Nwell、 Pwell、 Deep-N+，要保證Nwell和Deep-N+與NBL交疊； 第三次熱過程,形成Pbase和溝道截止環(huán)。
利用低壓工藝制作的器件有低壓BJT器件，如圖6所示；低壓CMOS器件，如圖7所示； N型和P型兩種電容器件，如圖8所示；阱電阻器件，如圖9所示；精確薄膜電阻器件，如 圖10所示。第一步工藝形成圖6 圖10中a、 b、 c部分；第二步工藝形成圖6 圖10中d
部分；第三步工藝形成圖6 圖10中e部分；第四步工藝形成圖6 圖10中f部分；第六步 工藝形成圖6 圖10中g(shù)部分;第七步工藝形成圖6 圖10中k部分;第八步工藝形成圖6
圖10中j部分；第十步工藝形成圖6 圖10中1部分；第十一步工藝形成圖6 圖10中m、
n部分；第十二步工藝形成圖6 圖10中O部分；第十三步工藝形成圖6 圖10中p部分；
第十五步工藝形成圖6 圖10中q部分；第十六步工藝形成圖6 圖10中r部分；第十七步
工藝形成圖6 圖10中s部分。該工藝平臺(tái)可提供兩種電阻，兩種電容。一種電阻采用在Nwdl
中注入Pbase，形成阱電阻，該種類型電阻方塊值較大，但精度不高；另一種電阻采用TiW/SiCr
薄膜電阻，該種類型電阻精度很高，但該類型電阻方塊值較小。根據(jù)芯片中電路的不同特點(diǎn) 選取合適的電阻。兩種電容分別采用Nchstop和Pchstop形成，兩種電容最主要的區(qū)別在于稱 底電位不同，Nchstop電容稱底電位需要接高，Pchstop電容稱底電位需要接低，可以根據(jù)版 圖中電容的不同位置選取合適的電容類型。
權(quán)利要求
1、一種高壓BCD器件的制備方法，包括以下的工藝步驟步驟1生長外延；采用P型硅襯底，在Bipolar區(qū)和阱電阻區(qū)采用As光刻版進(jìn)行光刻，砷注入，并高溫推結(jié)形成NBL埋層，最后生長P型外延；步驟2制備Nwell；在高壓DMOS區(qū)、采樣器件區(qū)、PMOS區(qū)、Bipolar區(qū)、N阱電容區(qū)和阱電阻區(qū)采用Nwell光刻版進(jìn)行光刻，磷注入，形成Nwell；步驟3制備Pwell；在NMOS區(qū)和P阱電容區(qū)采用Pwell光刻版進(jìn)行光刻，硼注入，形成Pwell；步驟4制備Deep-N+；在Bipolar集電極區(qū)采用Deep-N+光刻版進(jìn)行光刻，Deep-N+磷注入，形成Deep-N+；步驟5高溫推結(jié)；對Nwell、Pwell以及Deep-N+同時(shí)進(jìn)行高溫推結(jié)，保證Nwell和Deep-N+與NBL交疊；步驟6制備Pbase；在Bipolar基極區(qū)以及阱電阻區(qū)采用Pbase光刻版進(jìn)行光刻，硼注入，然后進(jìn)行高溫推結(jié)形成Pbase；步驟7制備Pbody；在高壓DMOS部分區(qū)采用Pbody光刻版進(jìn)行光刻，硼注入，形成Pbody；步驟8制備Pwell2；在高壓DMOS和采樣器件部分區(qū)域采用Pwell2光刻版進(jìn)行光刻，硼注入，形成Pwell2；步驟9制備Pchstop；在NMOS周圍、高壓DMOS和采樣器件周圍、Bipolar周圍和N阱電容區(qū)采用Nchstop光刻版進(jìn)行光刻，硼注入，形成Nchstop；步驟10制備Nchstop；在PMOS周圍和P阱電容區(qū)采用Pchstop光刻版進(jìn)行光刻，磷注入，形成Pchstop區(qū)；步驟11高溫推結(jié)；對Pbody、Pwell2和溝道截止環(huán)區(qū)同時(shí)進(jìn)行高溫推結(jié)；步驟12制備場氧；整個(gè)硅片進(jìn)行LPCVD氮化硅淀積，在需要制作器件的區(qū)域采用Active光刻版進(jìn)行有源區(qū)刻蝕，高壓氧化形成場氧；步驟13制備柵及場板；在有源區(qū)生長柵氧，多晶硅淀積、摻雜，并采用Poly光刻版進(jìn)行刻蝕形成MOS管的柵和高壓終端場板；步驟14制備PSD；在PMOS的源漏、電阻的引出端、Bipolar的基區(qū)、高壓DMOS和采樣器件的稱底接觸區(qū)、P阱電容的稱底接觸區(qū)以及N阱電容的引出端采用PSD光刻版進(jìn)行光刻，并進(jìn)行P+硼注入，形成PSD；步驟15制備NSD；在高壓DMOS和采樣器件的源漏、NMOS的源漏、Bipolar的集電極和發(fā)射極、PMOS的稱底接觸區(qū)、電阻和N阱電容的稱底接觸區(qū)以及P阱電容的引出端采用NSD光刻版進(jìn)行光刻，并進(jìn)行N+磷注入，制備NSD；步驟16制備歐姆孔；在芯片需要接引線的區(qū)域采用Omicont光刻版進(jìn)行歐姆孔刻蝕；步驟17制備薄膜電阻；在需要精確電阻的區(qū)域進(jìn)行TiW/SiCr濺射，并采用TiW/SiCr光刻版進(jìn)行刻蝕形成精確的薄膜電阻；步驟18形成金屬層；金屬濺射，采用Metal光刻版刻蝕，形成金屬引線；步驟19制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層；步驟20制備PAD；采用Pad光刻版在芯片上用來接外圍電路的位置刻蝕PAD。
2、 根據(jù)權(quán)利要求1所述的高壓BCD器件的制備方法，其特征在于，所述步驟2、步驟3 和步驟4沒有先后順序限制。
3、 根據(jù)權(quán)利要求1所述的高壓BCD器件的制備方法，其特征在于，所述步驟7、步驟8、 步驟9和步驟10沒有先后順序限制。
4、 根據(jù)權(quán)利要求1所述的高壓BCD器件的制備方法，其特征在于，所述步驟6的高溫 推結(jié)形成Pbase過程和步驟11的對Pbody、 Pwel12和溝道截止環(huán)區(qū)同時(shí)進(jìn)行高溫推結(jié)過程合 并為步驟IO和步驟12之間的一次高溫推結(jié)熱過程以節(jié)約成本。
全文摘要
一種高壓BCD器件的制備方法，屬于半導(dǎo)體制造技術(shù)領(lǐng)域。包括以下步驟生長外延；制備Nwell；制備Pwell；制備Deep-N⁺；高溫推結(jié)；制備Pbase；制備Pbody；制備Pwell2制備Pchstop；制備Nchstop；高溫推結(jié)；制備場氧；制備柵及場板；制備PSD；制備NSD；制備歐姆孔；制備薄膜電阻；形成金屬層；制備鈍化層；制備PAD。通過本發(fā)明可在同一芯片上制作高壓DMOS、高壓采樣、低壓BJT、低壓CMOS、N型和P型兩種電容、阱電阻以及精確薄膜電阻等器件?？芍谱鞲吣蛪旱腄MOS器件和采樣器件，可制作性能較好的雙極器件，可提供包括精確修調(diào)電阻在內(nèi)的兩種電阻以及兩種類型的電容，電路設(shè)計(jì)者可以根據(jù)需要進(jìn)行靈活選擇。本發(fā)明還具有普適性和不同IC生產(chǎn)線可移植性好，高低壓器件兼容性好，成本相對較低等優(yōu)點(diǎn)。
文檔編號(hào)H01L21/822GK101393890SQ200810046419
公開日2009年3月25日 申請日期2008年10月31日 優(yōu)先權(quán)日2008年10月31日
發(fā)明者任良彥, 吳海舟, 波 張, 李澤宏, 李肇基, 宇 王 申請人:電子科技大學(xué)