專(zhuān)利名稱(chēng)：一種用于升壓電路的電容結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容結(jié)構(gòu)及其形成方法，特別涉及一種用于升壓電路中 的電容結(jié)構(gòu)及其形成方法。
背景技術(shù)：
在傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中，升壓電路對(duì)于產(chǎn)生驅(qū)動(dòng)單元 (cell)操作的高電壓具有舉足輕重的腳色。特別是隨著動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)的技術(shù)不斷演進(jìn)，當(dāng)驅(qū)動(dòng)單元操作的電壓仍然維持相對(duì)高伏特時(shí)， 例如約2.6V，但初始電壓(Vint)卻可能會(huì)降到了 1.0 V -1.5 V左右，這使得升 壓電3各的工作更加吃重。升壓電路的升壓效率主要取決于升壓電路中電容的大小。若電容越大， 越能夠提供較大的升壓效率與越大的輸出電壓。由于電容的大小通常取決于 上下極板間的接觸面積，因此如何增加上下極板間的接觸面積便成為 一 個(gè)關(guān) 鍵課題。但是隨著動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)技術(shù)的不斷演進(jìn)，基板上已經(jīng)有 限空間的分配變地越來(lái)越錙銖必較，由于傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)中，升壓電路是使用一般的平面電容，于是大大地限制了上下極板 間接觸面積空間增加的可能性。為了要一勞永逸地解決驅(qū)動(dòng)單元的操作電壓 與初始電壓間落差的問(wèn)題，如何增加升壓電路的電容值〗更成為一個(gè)急待解決 的問(wèn)題。發(fā)明內(nèi)容本發(fā)明于是提供一種新穎的電容結(jié)構(gòu)，使用立體的技術(shù)手段來(lái)增加上、 下極板間的接觸面積，以大幅提高升壓電路的電容值。本發(fā)明用于升壓電路中的電容結(jié)構(gòu)，包含基材、位于基材中的U形下 電極、與U形下電極嵌合的T形上電極、以及介于U形下電極以及T形上 電極間的介電層。由于上/下電極板以立體的形狀彼此嵌合，于是能在有限的3空間中創(chuàng)造出最大的接觸面積，于是大幅提高了升壓電路的電容值。


圖1例示本發(fā)明電容結(jié)構(gòu)的一優(yōu)選實(shí)施例。圖2A和2B例示本發(fā)明電容結(jié)構(gòu)可能的排列方式。 圖3-4例示制造本發(fā)明電容結(jié)構(gòu)的一優(yōu)選實(shí)施方式。附圖標(biāo)記i兌明100電容結(jié)構(gòu)111氧化物層113溝槽130T形上電極141水平方向介電層131/132多晶硅層110基材 112多晶硅層 120U形下電極 140介電層 142鉛直方向介電層 150內(nèi)間隙壁具體實(shí)施方式
本發(fā)明的電容結(jié)構(gòu)，可以大幅提高了升壓電路的電容值，于是能在有限 的空間中創(chuàng)造出最大的升壓效能。請(qǐng)參考圖1，本發(fā)明電容結(jié)構(gòu)的一優(yōu)選實(shí) 施例。本發(fā)明的電容結(jié)構(gòu)100包含基材110、 U形下電極120、 T形上電極 130與介電層140?；腎IO通常為半導(dǎo)體材料，例如硅。U形下電極120位于基材110中。U形下電極120的材料通常與基材110 相同，且是使用已知的方式，例如加入離子摻質(zhì)，使其具有導(dǎo)電性。介電層 140位于U形下電極120上并與U形下電極直接接觸。介電層140通常包含 具有高介電常數(shù)的材料，例如氧化硅。通常，介電層140的厚度以介于 3nm-10nm之間為優(yōu)選。此外，水平方向和鉛直方向的介電層140的厚度還 可以不同。例如，基底中注入氟離子后，經(jīng)熱氧化處理可產(chǎn)生較厚的氧化層， 若注入氮離子，則可產(chǎn)生較薄氧化層。于是，水平方向介電層141的厚度可 以為約3.8nm,而鉛直方向介電層142的厚度可以為約5nm。T形上電極130位于介電層140的上方。T形上電極130通常包含具有 導(dǎo)電性的材料，例如，輕摻雜的多晶硅，并與U形下電極120嵌合。通過(guò)T 形上電極130與U形下電極120的嵌合，可以增加電容結(jié)構(gòu)100上電極與下電才及間的4妻觸面禾口、。視情況需要，介電層140以及T形上電極130之間另外可再包含有內(nèi)間 隙壁150。圖2A和2B例示本發(fā)明電容結(jié)構(gòu)排列方式的多種可能性。例如，可以 為圖2A的交錯(cuò)式或圖2B的棋盤(pán)式。不同的排列方式可以視情況所需而定。請(qǐng)參考圖3-4，例示制造本發(fā)明電容結(jié)構(gòu)的一優(yōu)選實(shí)施方式。首先，請(qǐng) 參考圖3，提供一基材IIO，其上可形成一氧化物層111與一多晶硅層112， 并形成有一溝槽113。溝槽113的深度視情況需要而定。繼續(xù)請(qǐng)參考圖4，經(jīng)由一氧化工藝，例如一水蒸氣氧化法，形成溝槽113 中水平方向介電層141與鉛直方向介電層142。然后再沉積一層多晶硅層 131/132。視情況需要，溝槽113中可以再形成有內(nèi)間隙壁150。水平方向141 和鉛直方向142的介電層的厚度還可以不同。例如，基底中注入氟離子后， 經(jīng)熱氧化處理可產(chǎn)生較厚的氧化層，若注入氮離子，則可產(chǎn)生較薄氧化層。繼續(xù)請(qǐng)參考圖1，再繼續(xù)沉積一多晶硅層，以形成T形上電極130后， 即完成本發(fā)明的電容結(jié)構(gòu)100。 T形上電極130即由多晶硅層112、多晶硅 層131/132,和最終沉積的多晶硅層所共同組成。由于以上方法與一般的動(dòng) 態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)工藝相容，此又為本發(fā)明電容結(jié)構(gòu)的另一項(xiàng)特征。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于升壓電路中的電容結(jié)構(gòu)，包含基材；下電極，位于該基材中并具有一凹處；上電極，位于該基材上，并與該下電極的該凹處嵌合；以及介電層，介于該下電極以及該上電極之間。
2. 如權(quán)利要求1所述的電容結(jié)構(gòu)，其中該下電極包含經(jīng)離子摻雜的硅。
3. 如權(quán)利要求2所述的電容結(jié)構(gòu)，其中該上電極包含經(jīng)摻雜的多晶硅。
4. 如權(quán)利要求1所述的電容結(jié)構(gòu)，其中該介電層的厚度介于3.8nm-5nm 之間。
5. 如權(quán)利要求3所述的電容結(jié)構(gòu)，其中該電容結(jié)構(gòu)進(jìn)一步包含內(nèi)間隙 壁，該內(nèi)間隙壁位于該下電極的該凹處側(cè)壁的部分表面，并介于該介電層以 及該T形上電+及之間。
6. —種電容結(jié)構(gòu)的形成方法，包含提供具有凹處的基底，該基底表面依序形成有氧化層和第一導(dǎo)體層，而 該凹處暴露出 一部分基底表面；共形地形成介電層于該凹處暴露出的該部分基底表面；以及 形成第二導(dǎo)體層于該第一導(dǎo)體層和該介電層的表面，并填充該凹處。
7. 如權(quán)利要求6所述的方法，其中形成該第二導(dǎo)電層前包括形成間隙壁 層于該凹處的部分側(cè)壁上。
8. 如權(quán)利要求6所述的方法，其中該基底中包括經(jīng)離子摻雜的硅。
9. 如權(quán)利要求8所述的方法，其中該第一導(dǎo)電層和該第二導(dǎo)電層包括經(jīng) 離子摻雜的多晶硅。
全文摘要
本發(fā)明公開(kāi)了一種用于升壓電路中的電容結(jié)構(gòu)及其形成方法。該電容結(jié)構(gòu)包含基材、位于基材中的U形下電極、與U形下電極嵌合的T形上電極、以及介于U形下電極以及T形上電極間的介電層。本發(fā)明使用立體的技術(shù)手段來(lái)增加上、下極板間的接觸面積，以大幅提高升壓電路的電容值。
文檔編號(hào)H01L27/02GK101515601SQ20081008077
公開(kāi)日2009年8月26日 申請(qǐng)日期2008年2月18日 優(yōu)先權(quán)日2008年2月18日
發(fā)明者丁裕偉, 任興華, 吳鐵將, 李仲仁, 江昱德 申請(qǐng)人:南亞科技股份有限公司