專利名稱：芯片封裝載板、芯片封裝體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路板(circuit board),且特別涉及一種芯片封裝載板、 芯片封裝體及其制造方法。
背景技術(shù)：
現(xiàn)今的半導(dǎo)體科技發(fā)達(dá)，許多芯片(chip)內(nèi)具有大量且高密度排列的 晶體管(transistor)元件以及許多配置在芯片表面的接墊(pad)。為了能封 裝這些芯片，這些芯片通常安裝在芯片封裝載板(chip package carrier)上， 以形成芯片封裝體(chip package )，而目前的芯片封裝體通常是采用銅箔基 板(Copper Clad Laminate, CCL )所制成。
圖IA至圖IE是已知芯片封裝體的制造方法的流程示意圖。請參閱圖 1A與圖1B,已知芯片封裝體的制造方法包括以下步驟。首先，提供銅箔基 板110，其包括介電核心層112以及分別配置于介電核心層112相對(duì)二面的 二層銅箔114，。接著，將銅箔基板110依序進(jìn)行機(jī)械鉆孔、無電電鍍工藝 (electroless plating)、電鍍工藝以及蝕刻工藝，以形成二銅線路層114以及 導(dǎo)電通孔T，其中這些銅線路層114是由多條走線(trace) 114a、多個(gè)芯片 4妄墊114b以及多個(gè)焊J求墊114c所組成。
請參閱圖1C，之后，在這些銅線路層114上，分別形成二防焊層120, 其中這些防鍍層120會(huì)暴露出這些芯片接墊114b與這些焊球墊114c。接著， 在各個(gè)芯片接墊114b與各個(gè)焊球墊114c上，形成鎳金層130。在鎳金層130 形成之后，已知的芯片封裝載板100a已制作完成。
請參閱圖1D，接下來，將芯片140粘著于其中一層防焊層120上，并 將芯片140以引線接合的方式電性連接于這些芯片接墊114b上。之后，利 用封裝樹脂160包覆芯片140與多條連接于芯片140及這些芯片接墊114b 之間的導(dǎo)線150。請參閱圖1E，接著，在這些焊球墊114c上形成多個(gè)焊球 170。在形成這些焊球170之后，進(jìn)行單體切割(unit singulation )。如此，一 顆顆芯片封裝體100已制作完成。目前普遍被現(xiàn)代人所使用的手機(jī)、個(gè)人數(shù)字助理(Personal Digital Assistant, PDA)以及數(shù)碼相機(jī)等可攜式電子裝置已朝向功能多樣化以及體積 小型化的趨勢發(fā)展。為了使芯片封裝體100能容置于體積小型化的可攜式電 子裝置內(nèi)，以及使可攜式電子裝置能容納更多電子元件，芯片封裝體100朝 向薄型化的特征發(fā)展。為此，現(xiàn)在各家公司與業(yè)者皆在研發(fā)出厚度更薄的銅 箔基板110。
然而， 一旦銅箔基板110的厚度變得太薄，銅箔基板IIO會(huì)變的很脆弱， 以至于容易受外力的影響而折損。因此，厚度4艮薄的銅箔基板110不能用現(xiàn) 有的生產(chǎn)設(shè)備配合目前的工藝(如圖1A至圖1E所示)來制造，必須采用 特殊生產(chǎn)設(shè)備才能制造。但是，這種特殊生產(chǎn)設(shè)備的造價(jià)十分昂貴，加上這 類厚度很薄的銅箔基板110十分脆弱而容易被機(jī)器夾毀、戳破或撕裂等，以 致于在生產(chǎn)過程中容易損毀而造成成品率無法提升。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝載板，其用以安裝芯片。 本發(fā)明提供一種芯片封裝體，其具有較薄的厚度。 本發(fā)明提供一種芯片封裝體的制造方法，能降低芯片封裝體的厚度。 本發(fā)明提出一種芯片封裝體，其包括線路基板、至少一芯片以及封裝膠 體，其中線路基板包括導(dǎo)電圖案層、第一線路層、第一介電層以及多個(gè)第一 導(dǎo)電盲孔結(jié)構(gòu)。導(dǎo)電圖案層包括多個(gè)第一接墊，其中各個(gè)第一接墊具有底面。 第一線路層配置于導(dǎo)電圖案層的上方，而第一介電層配置于導(dǎo)電圖案層與第 一線路層之間，其中第一介電層覆蓋這些第一接墊的底面以外的表面，且未 覆蓋這些底面。第一介電層具有多個(gè)從第一線路層延伸至導(dǎo)電圖案層的第一 盲孔。這些第一導(dǎo)電盲孔結(jié)構(gòu)分別配置于這些第一盲孔中，而導(dǎo)電圖案層透 過這些第一導(dǎo)電盲孔結(jié)構(gòu)連接第一線路層。芯片配置于線路基板上，并電性 連接線路基板。封裝膠體配置于線路基板上，并包覆芯片。
在本發(fā)明的一實(shí)施例中，上述芯片封裝體還包括多個(gè)導(dǎo)電凸塊 (conductive bump ),而這些導(dǎo)電凸塊分別連接該第 一接墊。
在本發(fā)明的 一 實(shí)施例中，上述這些導(dǎo)電圖案層是由這些第 一接墊所組成。
在本發(fā)明的一實(shí)施例中，上述這些第一接墊的底面與第一介電層的表面實(shí)質(zhì)上切齊。
在本發(fā)明的一實(shí)施例中，上述第一線路層包括多個(gè)第二接墊，而芯片透 過這些第二接墊電性連接線路基板。
在本發(fā)明的一實(shí)施例中，上述芯片封裝體還包括多條4定合導(dǎo)線，而芯片 透過這些鍵合導(dǎo)線連接這些第二接墊。
在本發(fā)明的一實(shí)施例中，上述芯片封裝體還包括防焊層，而防焊層覆蓋 第一線路層，并暴露這些第二接墊。
在本發(fā)明的一實(shí)施例中，上述線路基板還包括第二線路層、第二介電層 以及多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)。第二線路層配置于第一線路層的上方，而第二 介電層配置于第一線路層與第二線路層之間，其中第二介電層具有多個(gè)從第 二線路層延伸至第一線路層的第二盲孔。這些第二導(dǎo)電盲孔結(jié)構(gòu)分別配置于 這些第二盲孔中，且第二線路層透過這些第二導(dǎo)電盲孔結(jié)構(gòu)連接第一線路 層。
在本發(fā)明的一實(shí)施例中，上述第二線路層包括多個(gè)第二接墊，而芯片透 過這些第二接墊電性連接線路基板。
在本發(fā)明的一實(shí)施例中，上述線路基板還包括防焊層，而防焊層覆蓋第 二線路層，并暴露這些第二接墊。
本發(fā)明另提出一種芯片封裝載板，其包括承載基板以及線路基板。線路 基板配置于承載基板上，并包括導(dǎo)電圖案層、第一線路層、第一介電層以及 多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)。導(dǎo)電圖案層配置于承載基板上，并包括多個(gè)第一接 墊，其中各個(gè)第一接墊具有相對(duì)承載基板的底面。第一線路層配置于導(dǎo)電圖 案層的上方，且第一介電層配置于導(dǎo)電圖案層與第一線路層之間，并覆蓋導(dǎo) 電圖案層與承載基板，其中第一介電層未覆蓋這些第一接墊的底面，且第一 介電層覆蓋這些第 一接墊的底面以外的表面。第 一介電層具有多個(gè)從第一線 路層延伸至導(dǎo)電圖案層的第一盲孔。這些第一導(dǎo)電盲孔結(jié)構(gòu)分別配置于這些 第 一盲孔中，且導(dǎo)電圖案層通過這些第 一導(dǎo)電盲孔結(jié)構(gòu)連接第 一線路層。
在本發(fā)明的一實(shí)施例中，上述承載基板包括第一材料層與配置于第一材 料層與導(dǎo)電圖案層之間的第二材料層。
在本發(fā)明的 一 實(shí)施例中，上述第 一材料層的材料包括金屬或陶瓷。
在本發(fā)明的一 實(shí)施例中，上述第 一材料層的材料包括銅、鋁或鋁銅合金。
在本發(fā)明的 一 實(shí)施例中，上述第二材料層的材料包括金屬或高分子材料。
在本發(fā)明的一實(shí)施例中，上述第二材料層的材料包括鎳。 在本發(fā)明的一實(shí)施例中，上述這些導(dǎo)電圖案層是由這些第一接墊所組
成o
在本發(fā)明的一實(shí)施例中，上述芯片封裝載板還包括防焊層，而第一線路 層包括多個(gè)第二接墊。防焊層覆蓋第一線路層，并暴露這些第二接墊。
在本發(fā)明的一實(shí)施例中，上述線路基板還包括第二線路層、第二介電層 以及多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)。第二線路層配置于第一線路層的上方，而第二 介電層配置于第一線路層與第二線路層之間，其中第二介電層具有多個(gè)從第 二線路層延伸至第一線路層的第二盲孔。這些第二導(dǎo)電盲孔結(jié)構(gòu)分別配置于 這些第二盲孔中，而第二線路層透過這些第二導(dǎo)電盲孔結(jié)構(gòu)連接第一線路 層。
在本發(fā)明的一實(shí)施例中，上述芯片封裝載板還包括防焊層，而第二線路 層包括多個(gè)第二接墊。防焊層覆蓋第二線路層，并暴露這些第二接墊。
本發(fā)明另提出一種芯片封裝體的制造方法。首先，提供承載基板與配置 于承載基板上的導(dǎo)電材料層。接著，圖案化導(dǎo)電材料層，以形成導(dǎo)電圖案層， 其中導(dǎo)電圖案層包括多個(gè)第一接墊。接著，形成線路基板于承載基板上。接 著，配置芯片于線路基板上，并將芯片電性連接線路基板。接著，形成封裝 膠體于線路基板上，其中封裝膠體包覆芯片。接著，移除承載基板。在本發(fā)明的一實(shí)施例中，在移除承載基板之后還包括形成多個(gè)連接這些 第一接墊的導(dǎo)電凸塊。
在本發(fā)明的一實(shí)施例中，上述移除承載基板的方法包括對(duì)承載基板進(jìn)行 蝕刻工藝。
在本發(fā)明的一實(shí)施例中，上述承載基板包括第 一材料層與配置于第 一材 料層與導(dǎo)電材料層之間的第二材料層，其中第二材料層的材料不同于導(dǎo)電材 料層。
在本發(fā)明的一 實(shí)施例中，上述第 一材料層的材料包括金屬或陶瓷。
在本發(fā)明的一實(shí)施例中，上述第一材料層的材料包括銅或鋁。
在本發(fā)明的 一 實(shí)施例中，上述第二材料層的材料包括金屬或高分子材料。
在本發(fā)明的一實(shí)施例中，上述第二材料層的材料包括鎳。在本發(fā)明的一實(shí)施例中，上述移除承載基板的方法包括剝離第一材料層。
在本發(fā)明的一實(shí)施例中，上述將芯片電性連接線路基板的方法包括引線 接合。
在本發(fā)明的一實(shí)施例中，上述形成線路基板的方法包括首先，形成第 一介電層于承載基板上，其中第一介電層覆蓋承載基板與導(dǎo)電圖案層。接著， 形成第一導(dǎo)電層于第一介電層上。接著，形成多個(gè)第一盲孔，其中這些第一 盲孔從第一導(dǎo)電層延伸至導(dǎo)電圖案層。接著，形成多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)于 這些第一盲孔中。接著，移除部分第一導(dǎo)電層，以形成第一線路層。
在本發(fā)明的一實(shí)施例中，上述形成第一介電層與第一導(dǎo)電層的方法包括 壓合(laminate) —背月交銅箔(Resin Coated Copper, RCC )于壽義載基4反上。
在本發(fā)明的一實(shí)施例中，上述這些第一盲孔是由激光鉆孔工藝或等離子 體蝕刻工藝所形成。
在本發(fā)明的 一 實(shí)施例中，上述形成這些第 一盲孔的方法包括對(duì)第 一介電 層進(jìn)行曝光及顯影工藝。
在本發(fā)明的一實(shí)施例中，還包括形成防焊層于該第一線路層上，其中防 焊層局部覆蓋第一線路層。
在本發(fā)明的一實(shí)施例中，上述形成線^各基板的方法還包括首先，形成 第二介電層于第一線路層上。接著，形成第二導(dǎo)電層于第二介電層上。接著， 形成多個(gè)第二盲孔，其中這些第二盲孔從第二導(dǎo)電層延伸至第一線路層。接 著，形成多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)于這些第二盲孔中。接著，移除部分第二導(dǎo) 電層，以形成第二線路層。
在本發(fā)明的一實(shí)施例中，上述形成第二介電層與第二導(dǎo)電層的方法包括 壓合背膠銅箔于承載基板上。
在本發(fā)明的一實(shí)施例中，上述這些第二盲孔是由激光鉆孔工藝或等離子 體蝕刻工藝所形成。
在本發(fā)明的一實(shí)施例中，上述形成這些第二盲孔的方法包括對(duì)第二介電 層進(jìn)行曝光及顯影工藝。
在本發(fā)明的一實(shí)施例中，還包括形成防焊層于第二線路層上，其中防焊 層局部覆蓋第二線路層。
基于上述，本發(fā)明的承載基板可以使線路基板變得堅(jiān)固，以使芯片封裝基板不易損壞。因此，本發(fā)明的芯片封裝體能用現(xiàn)有的生產(chǎn)設(shè)備來制造。如 此，本發(fā)明的芯片封裝體與芯片封裝載板因?yàn)椴恍枰ㄟ^特殊生產(chǎn)設(shè)備來制 造以降低成本，同時(shí)還能提升成品率。另外，通過承載基板自線路基板的移 除，本發(fā)明能制造出厚度更薄的芯片封裝體，以符合現(xiàn)今可攜式電子裝置的 發(fā)展趨勢。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一些實(shí)施例，并 配合附圖，作詳細(xì)說明如下。


圖1A至圖1E是已知芯片封裝體的制造方法的流程示意圖。 圖2A是本發(fā)明 一 實(shí)施例的 一種芯片封裝體的剖面示意圖。 圖2B是本發(fā)明另 一 實(shí)施例的 一種芯片封裝體的剖面示意圖。 圖3A至圖3L是圖2B中芯片封裝體的制造方法的剖面示意圖 附圖標(biāo)記說明
100、 200a、 200b:芯片封裝體 110:銅箔基板
114':銅箔
114a、 324、 374:走線
114c:焊球墊
130:鎳金層
150:導(dǎo)線
170:焊球
230:導(dǎo)電凸塊
242:第一材料層
300a、 300b:線路基4反
310，導(dǎo)電材料層
320a、 320b:第一線路層
322、 372:第二接墊
332:第一盲孔
340a:第一導(dǎo)電盲孔結(jié)構(gòu)
360:抗氧化層
100a、 202:芯片封裝載板 112:介電核心層 114:銅線路層 114b:芯片接墊 120、 350:防焊層 140、 210:芯片 160:封裝樹脂 220:封裝膠體 240:承載基板 244:第二材料層 310:導(dǎo)電圖案層 312:第一接墊 320b，第一導(dǎo)電層 330:第一介電層 334:表面
340b:第二導(dǎo)電盲孔結(jié)構(gòu) 370:第二線路層380:第二介電層
B:底面
W:鍵合導(dǎo)線
382:第二盲孔 Dl、 D2:厚度 T:導(dǎo)電通孔
具體實(shí)施例方式
圖2A是本發(fā)明一實(shí)施例的一種芯片封裝體的剖面示意圖。請參閱圖 2A，芯片封裝體200a包括線路基板300a、芯片210以及封裝膠體220,其 中圖2A所示的線路基板300a具有二層線路結(jié)構(gòu)。
詳細(xì)而言，線路基板300a包括導(dǎo)電圖案層310、第一線路層320a、第 一介電層330以及多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)340a。導(dǎo)電圖案層310包括多個(gè)第 一接墊312，而各個(gè)第一接墊312具有底面B。在本實(shí)施例中，導(dǎo)電圖案層 310可以只包括這些第一接墊312。也就是說，這些導(dǎo)電圖案層310是由這 些第一接墊312所組成。
第一線路層320a配置于導(dǎo)電圖案層310的上方，而第一介電層330配 置于導(dǎo)電圖案層310與第一線路層320a之間。第一介電層330具有多個(gè)從 第一線路層320a延伸至導(dǎo)電圖案層310的第一盲孔332。此外，第一介電層 330覆蓋這些第一接墊312的底面B以外的表面，并未覆蓋這些底面B。
承上述，在本實(shí)施例中，這些第一接墊312的底面B與第一介電層330 的表面334實(shí)質(zhì)上切齊。然而，這些第一接墊312亦可以與第一介電層330 的表面334不切齊，例如第一接墊312會(huì)因?yàn)槠浜穸容^薄而凹陷于第一介電 層330的表面334。
這些第一導(dǎo)電盲孔結(jié)構(gòu)340a分別配置于這些第一盲孔332中，而導(dǎo)電 圖案層310透過這些第一導(dǎo)電盲孔結(jié)構(gòu)340a連接第一線路層320a。這些第 一導(dǎo)電盲孔結(jié)構(gòu)340a可以位于這些第一接墊312的上方，即這些第一導(dǎo)電 盲孔結(jié)構(gòu)340a可以是盲孔在接墊內(nèi)(via in pad)的結(jié)構(gòu)。
這些第一導(dǎo)電盲孔結(jié)構(gòu)340a可以分別共形地(conformally)形成于這 些第一盲孔332中(如圖2A所示)。當(dāng)然，這些第一導(dǎo)電盲孔結(jié)構(gòu)340a可 以是填滿這些第一盲孔332的導(dǎo)電柱。
芯片210配置于線路基板300a上，并電性連接線路基板300a。在本實(shí) 施例中，芯片210可粘著于線路基板300a上，而第一線路層320a包括多個(gè) 第二接墊322與多條走線324，其中芯片210透過這些第二接墊322電性連接線路基板300a。
芯片210電性連接線路基板300a的方法有很多種，圖2A所示的芯片 210是通過引線接合的方式電性連接線路基板300a。詳細(xì)而言，芯片封裝體 200a還包括多條鍵合導(dǎo)線W,芯片210透過這些鍵合導(dǎo)線W連接這些第二 接墊322,進(jìn)而電性連接線路基板300a。
除了上述引線接合的方式之外，芯片210亦可以采用倒裝焊(flip chip) 的方式或其他電性連接線路基板300a的方法。因此，在此強(qiáng)調(diào)，圖2A只是 舉例說明，并非限定芯片210與線路基板300a電性連接的方法。
封裝膠體220配置于線路基板300a上，并包覆芯片210。當(dāng)芯片210 是采用引線接合的方式電性連接線路基板300a時(shí)，封裝膠體220不僅包覆 芯片210，而且也包覆這些鍵合導(dǎo)線W，以確保芯片210能正常地電性連接 線路基板300a，避免發(fā)生短路與斷路的情形。
芯片封裝體200a更可以包括多個(gè)導(dǎo)電凸塊230，而這些導(dǎo)電凸塊230 分別連接這些第一接墊312。詳細(xì)而言，這些導(dǎo)電凸塊230粘著于這些第一 接墊312的底面B。這些導(dǎo)電凸塊230的可以是焊球，且這些導(dǎo)電凸塊230 的外型可以是球形、柱體、針狀體或其他適當(dāng)?shù)男螤睢?br> 在本實(shí)施例中，芯片封裝體200a可以還包括防焊層350。防焊層350 覆蓋第一線路層320a的這些走線324,并暴露這些第二接墊322。如此，防 焊層350能保護(hù)這些走線324以避免損傷。
值得注意的是，已知芯片封裝體的上下二表面會(huì)分別被二層防焊層所覆 蓋(請參考圖1E),而這二層防焊層會(huì)分別暴露出上表面的芯片接塾與下表 面的焊球墊。然而，在本實(shí)施例中，電性連接芯片210的這些第二接墊322 是由防焊層350所暴露，而連接這些導(dǎo)電凸塊230的這些第一接墊312是由 第一介電層330所暴露。
因此，第一介電層330不僅提供將導(dǎo)電圖案層310與第一線路層320a 電性絕緣的功能，同時(shí)也可以作為暴露這些第一接墊312的防焊層。此外， 防焊層350的顏色通常與第一介電層330的顏色明顯地不同。因此，線路基 板300a的相對(duì)二表面可以明顯地看出二者的顏色有所不相同。
另外，防焊層350可以覆蓋這些第二接墊322頂面的周圍區(qū)域，即防焊 層350可以是防焊層定義(Solder Mask Define, SMD)的類型，如圖2A所 示。在其他未繪示的實(shí)施例中，防焊層350亦可以是非防焊層定義(Non-Solder Mask Define, NSMD )的類型。
然而，第一介電層330僅覆蓋這些第一接墊312的底面B以外的表面， 且并沒有覆蓋到這些底面B。換句話說，第一介電層330因未覆蓋到這些第 一接墊312的底面B而不^f象是防焊層定義類型的防焊層，且第一介電層330 也因?yàn)闆]有完全棵露出這些第 一接墊312而不像是非防焊層定義類型的防焊 層。
另外，線路基板300a更可包括多個(gè)抗氧化層360，而這些抗氧化層360 會(huì)形成于這些第二接墊322上?？寡趸瘜?60可以是鎳金層或是由其他抗氧 化的材料所制成，而抗氧化層360的功用在于保護(hù)這些第二接墊322避免氧 化，以確保芯片210與線路基板300a之間電性連接的品質(zhì)。
圖2B是本發(fā)明另一實(shí)施例的一種芯片封裝體的剖面示意圖。請參閱圖 2B,本實(shí)施例的芯片封裝體200b與前述實(shí)施例的芯片封裝體200a相似，而 二者的差異的處在于芯片封裝體200b的線路基板300b具有三層線路結(jié)構(gòu)。
詳細(xì)而言，線路基板300b包括導(dǎo)電圖案層310、第一線路層320b、第 一介電層330、這些第一導(dǎo)電盲孔結(jié)構(gòu)340a、第二線路層370、第二介電層 380以及多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)340b。第二線路層370配置于線路基板S00b 的第一線路層320b的上方，而第二介電層380配置于第一線路層W0b與第 二線路層370之間，其中第二介電層380具有多個(gè)從該第二線路層370延伸 至第一線路層320b的第二盲孔382。
這些第二導(dǎo)電盲孔結(jié)構(gòu)340b分別配置于這些第二盲孔382中，而第二 線路層370透過這些第二導(dǎo)電盲孔結(jié)構(gòu)340b連接第一線路層320b。這些第 二導(dǎo)電盲孔結(jié)構(gòu)340b的外型可以與第一導(dǎo)電盲孔結(jié)構(gòu)340a相同，即這些第 二導(dǎo)電盲孔結(jié)構(gòu)340b可以分別共形地形成于這些第二盲孔382中(如圖2B 所示)，或者這些第二導(dǎo)電盲孔結(jié)構(gòu)340b可以是填滿這些第二盲孔382的導(dǎo) 電柱。
在本實(shí)施例中，第二線路層370包括多個(gè)第二接墊372以及多條走線 374，而芯片210透過這些第二接墊372電性連接線路基板300b，即芯片210 電性連接這些第二接墊372，進(jìn)而電性連接線路基板300b。芯片210可以是 以引線接合、倒裝焊或是其他方式電性連接線3各基板300b。圖2B所示的芯 片210雖然是以引線接合的方式電性連接線路基板300b,但圖2B僅是舉例 說明，并不限定芯片210與線^各基板300b電性連接的方式。請同時(shí)參閱圖2A與圖2B,值得一提的是，圖2A所示的線路基板300a 的厚度Dl可在100微米以下，而圖2B所示的線路基板300b的厚度D2可 在150微米以下。由此可知，本實(shí)施例的芯片封裝體200a、 200b具有^艮薄 的厚度，因此芯片封裝體200a、 200b皆適合應(yīng)用于現(xiàn)今的可攜式電子裝置 中。
另外，必須說明的是，雖然圖2A所示的線路基板300a與圖2B所示的 線路基板300b分別具有二層線路結(jié)構(gòu)與三層線路結(jié)構(gòu)，但是，在其他未繪 示的實(shí)施例中，線路基板亦可以具有四層或四層以上的線路結(jié)構(gòu)。故此，在 此特別強(qiáng)調(diào)，圖2A與圖2B所披露的這些線路基板300a、 300b皆為舉例說 明，并非限定本實(shí)施例的線路基板所具有的線路結(jié)構(gòu)的層數(shù)。
以上僅介紹本發(fā)明的芯片封裝體的結(jié)構(gòu)，并未介紹本發(fā)明的芯片封裝體 的制造方法。對(duì)此，以下將以圖2B中的芯片封裝體200b作為舉例說明，并 配合圖3A至圖3L對(duì)本發(fā)明的芯片封裝體的制造方法進(jìn)行詳細(xì)的說明。因 此，在此強(qiáng)調(diào)，以下圖3A至圖3L所披露的芯片封裝體的制造方法并非限 定本發(fā)明。
圖3A至圖3L是圖2B中芯片封裝體的制造方法的剖面示意圖。請參閱 圖3A，關(guān)于本實(shí)施例的芯片封裝體的制造方法，首先，提供承載基板240 以及配置于承載基板240上的導(dǎo)電材料層310，。
舉例而言，導(dǎo)電材料層310，的材料可以是銅、鋁、鋁銅合金或其他適當(dāng) 的金屬，而承載基板240可以包括第一材料層242與配置于第一材料層242 與導(dǎo)電材料層310，之間的第二材料層244。
第一材料層242的材料可以是金屬或陶瓷，而第二材料層244的材料可 以是金屬或高分子材料，其中第二材料層244的材料不同于導(dǎo)電材料層310，。 上述高分子材料具有黏性，即材料為高分子材料的第二材料層244可以粘著 于第一材料層242與導(dǎo)電材料層310，之間。
當(dāng)?shù)谝徊牧蠈?42與第二材料層244皆為金屬時(shí)，第一材料層242的材 料可以是銅、鋁或其他適當(dāng)?shù)慕饘俨牧希诙牧蠈?44的材料可以是鎳 或其他不同于導(dǎo)電材料層310，的金屬材料。
請參閱圖3A與圖3B,接著，圖案化導(dǎo)電材料層310，，以形成導(dǎo)電圖案 層310,其中導(dǎo)電圖案層310配置于承載基板240上，而導(dǎo)電圖案層310的 各個(gè)第一接墊312所具有的底面B相對(duì)于承載基板240，如圖3B所示。承上述，圖案化導(dǎo)電材料層310，的方法可以是對(duì)導(dǎo)電材料層310，進(jìn)行光 刻與蝕刻工藝。由于第二材料層244的材料不同于導(dǎo)電材料層310'，因此當(dāng) 導(dǎo)電材料層31 O，進(jìn)行蝕刻工藝時(shí)，可以采用只能蝕刻導(dǎo)電材料層310，而不會(huì) 傷害第二材料層244的化學(xué)藥劑。因此，第二材料層244可以作為蝕刻導(dǎo)電 材料層310，的蝕刻終止層(etching stop layer )。
接著，形成線路基板300b (請參考圖3H)于承載基板240上，其中線 路基板300b包括導(dǎo)電圖案層310。關(guān)于線路基板300b,以下將配合圖3C至 圖3H作詳細(xì)的說明。必須事先說明的是，雖然線路基板300b具有三層線路
有二層(如圖2A所示的線路基板300a)、四層或四層以上的任意層數(shù)的線 路結(jié)構(gòu)的線路基板。
承上述，請參閱圖3C,關(guān)于形成線路基板300b的方法，首先，形成第 一介電層330于承載基板240上，其中第一介電層330覆蓋承載基板240與 導(dǎo)電圖案層310。第一介電層330可由樹脂、膠片(pr印reg)或其他絕緣材 料所制成，因此第一介電層330能包覆這些第一接墊312。接著，形成第一 導(dǎo)電層320b，于第一介電層330上，其中第一導(dǎo)電層320b，可以是銅箔、鋁箔
或是由其他適當(dāng)?shù)慕饘俨牧纤瞥伞?br> 第一介電層330與第一導(dǎo)電層320b，可以先后形成于承載基板240上， 即第一介電層330與第一導(dǎo)電層320b，可以不同時(shí)形成。當(dāng)然，第一介電層 330與第一導(dǎo)電層320b，也可以同時(shí)形成。舉例而言，形成第一介電層330 與第一導(dǎo)電層320b，的方法包括壓合背膠銅箔于承載基板240上。
請參閱圖3D,之后，形成多個(gè)第一盲孔332，其中這些第一盲孔3" 從第一導(dǎo)電層320b，延伸至導(dǎo)電圖案層310。在本實(shí)施例中，這些第一盲孔 332可以是由激光鉆孔工藝或等離子體蝕刻工藝所形成。上述激光鉆孔工藝 所使用的激光可以是二氧化碳激光、紫外-YAG激光或是其他適當(dāng)?shù)募す狻?br> 當(dāng)這些第一盲孔332是由激光鉆孔工藝所形成時(shí)，這些第一盲孔332底 部會(huì)殘留一些來自第一介電層330的膠渣。這些膠渣會(huì)影響線路基板300b 在電性上的品質(zhì)，因此本實(shí)施例的線路基板的制造方法還包括對(duì)這些第 一盲 孔332進(jìn)行去膠渣(desmear )。
除了激光鉆孔工藝與等離子體蝕刻工藝之外，這些第 一盲孔332的形成 方法亦可以是對(duì)第一介電層330進(jìn)行曝光及顯影工藝。詳細(xì)而言，第一介電層330可以是可顯影的高分子材料，即第一介電層330具有感光性。因此， 透過曝光及顯影工藝，亦可以在第一介電層330上形成這些第一盲孔332。
請參閱圖3E,接下來，形成多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)340a于這些第一盲 孔332中。這些第一導(dǎo)電盲孔結(jié)構(gòu)340a連接于第一導(dǎo)電層320b，與導(dǎo)電圖案 層310之間，即第一導(dǎo)電盲孔結(jié)構(gòu)340a能使第一導(dǎo)電層320b，與導(dǎo)電圖案層 310電性連接。此外，這些第一導(dǎo)電盲孔結(jié)構(gòu)340a可以是由無電電鍍工藝與 電鍍工藝所形成。
請參閱圖3E與圖3F,之后，移除部分第一導(dǎo)電層320b',以形成第一 線路層320b。在本實(shí)施例中，移除部分第一導(dǎo)電層320b，的方法可以采用光 刻與蝕刻工藝。在第一線路層320b形成之后， 一種具有二層線路結(jié)構(gòu)的線 路基板(請參考圖2A)大體上已制造完成，而在其他未繪示的實(shí)施例中， 后續(xù)的工藝可以包括形成防焊層于第一線路層320b上，其中防焊層局部覆 蓋第一線路層320b。
請參閱圖3G，接著，形成第二介電層380于第一線路層320b上。之后， 形成第二導(dǎo)電層(未繪示)于第二介電層380上。接著，形成多個(gè)第二盲孔 382，其中這些第二盲孔382從第二導(dǎo)電層延伸至第一線路層32013。然后， 形成多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)340b于這些第二盲孔382中。接著，移除部分 第二導(dǎo)電層，以形成第二線路層370。
上述第二介電層380、第二導(dǎo)電層、第二線路層370、這些第二盲孔382 以及這些第二導(dǎo)電盲孔結(jié)構(gòu)340b的形成方法依序與第一介電層330、第一導(dǎo) 電層320b，、第二線路層370、這些第一盲孔332以及這些第一導(dǎo)電盲孔結(jié) 構(gòu)340a相同，故在此不再重復(fù)普又述。
在第二線路層370形成之后， 一種具有三層線路結(jié)構(gòu)的線路基板300b 大體上已制造完成，同時(shí)一種包括線路基板300b與承載基板240的芯片封 裝載板202基本上亦制造完成。芯片封裝載板202可被上游的線路板工廠所
進(jìn)行后續(xù)組裝芯片的程序。
承上述，線路基板300b更可以包括防焊層350。也就是說，在第二線路 層370形成之后，可以形成防焊層350于第二線路層370上，其中防焊層350 局部覆蓋第二線路層370，并暴露出這些第二接墊372。
請參閱圖3H,另外，線路基板300b亦可以還包括多個(gè)抗氧化層360。詳言之，這些抗氧化層360可以形成于這些第二接墊372上。如此，當(dāng)芯片 封裝載板202在運(yùn)送至下游的芯片封裝工廠時(shí)，這些抗氧化層360能保護(hù)這 些第二接墊372避免氧化。
值得一提的是，從圖3C至圖3H所披露的形成線路基板300b的方法來 看，線路基板300b像是采用增層法(build-up)來制造，所以線路基板300b 可以一層一層地制作而成。因此，本實(shí)施例的形成線路基板的方法可以制造 出具有二層線路結(jié)構(gòu)的線路基板，甚至更能制造出具有三層、四層、五層、 六層等任意層數(shù)的線路結(jié)構(gòu)的線路基板。
此外，本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員能從圖3C至圖3H以及上述內(nèi) 容中得知如何制造出具有至少二層或其他任意層數(shù)的線路結(jié)構(gòu)的線路基板。 因此，在此強(qiáng)調(diào)，圖3C至圖3H所示的線路基板300b的制造方法并非限定 制造線路基板所具有的線路結(jié)構(gòu)的層數(shù)。
請參閱圖31,之后，配置芯片210于線路基板300b上，并將芯片210 電性連接線路基板300b。在本實(shí)施例中，將芯片210電性連接線路基板300b 的方法可以是引線接合，即形成這些連接于芯片210與這些第二接墊372之 間的鍵合導(dǎo)線W。在其他未繪示的實(shí)施例中，將芯片210電性連接線路基板 300b的方法也可以是倒裝焊或其他適當(dāng)?shù)姆椒ā?br> 請參閱圖3J,接著，形成封裝膠體220于線路基板:300b上，其中封裝 膠體220包覆芯片210。在本實(shí)施例中，形成封裝膠體220的方法包括封膜 (molding)以及封膜后烘烤(post mold cure, PMC )，而封膜后烘烤例如是 將封裝膠體220送入溫度約180。C的環(huán)境下進(jìn)行4個(gè)小時(shí)的烘烤。當(dāng)然，根 據(jù)不同的產(chǎn)品需求，對(duì)封裝膠體220所進(jìn)行烘烤的溫度與時(shí)間也有所不同。
請參閱圖3J與圖3K,接著，移除承載基板240。如此，第一介電層330 能完全暴露出這些第一接墊312的底面B,而一種芯片封裝體200b基本上 已制造完成。
從上述內(nèi)容以及圖式來看，可作為這些第 一接墊312的防焊層的第 一介 電層330并未采用曝光與顯影工藝來形成，且第一介電層330不會(huì)覆蓋這些 第一接墊312的底面B，并緊密地圍繞這些第一接墊312的側(cè)邊。
因此，第一介電層330能在沒有曝光與顯影工藝的條件下，自動(dòng)地對(duì)準(zhǔn) 這些第一接墊312,并且不會(huì)覆蓋這些底面B，進(jìn)而成為這些第一接墊312 的防焊層。如此，第一介電層330可以說是具有自我對(duì)準(zhǔn)的結(jié)構(gòu)(self-alignedstructure )。
關(guān)于移除承載基板240的方法，當(dāng)?shù)?一材料層242與第二材料層244皆
當(dāng)?shù)诙牧蠈?44為具粘性的高分子材料時(shí)，移除承載基板240的方法可以 包括剝離第一材料層242。
請參閱圖3K與圖3L，芯片封裝體200b更可以包括這些導(dǎo)電凸塊230。 詳言之，在移除承載基板240之后，可形成這些導(dǎo)電凸塊230，其中這些導(dǎo) 電凸塊230分別連"l妄于這些第一接墊312。如此，通過這些導(dǎo)電凸塊230， 芯片封裝體200b可以組裝于主機(jī)板等線路尺寸較大的線路板。在形成這些 導(dǎo)電凸塊230之后，可以進(jìn)行單體切割以形成一顆顆芯片封裝體200b。
綜上所述，通過承載基板，本發(fā)明可以使線路基板變得堅(jiān)固，以致于芯 片封裝基板與芯片封裝體在制造的過程中不易損壞，而且還能用現(xiàn)有的生產(chǎn) 設(shè)備來制造。如此，本發(fā)明的芯片封裝體與芯片封裝載板不需要通過特殊生 產(chǎn)設(shè)備來制造，故能降低成本，同時(shí)還能提升芯片封裝體與芯片封裝載板的 成品率。
其次，通過承載基板自線路基板的移除，本發(fā)明能制造出厚度更薄的芯 片封裝體，其線路基板的厚度可達(dá)100微米以下。顯然，本發(fā)明的芯片封裝
體與芯片封裝載板符合現(xiàn)今可攜式電子裝置的發(fā)展趨勢。
另外，第一介電層可作為這些第一接墊的防焊層，而第一介電層能不經(jīng) 由曝光與顯影工藝而自動(dòng)地對(duì)準(zhǔn)這些第一接墊，并且不會(huì)覆蓋到這些第一接 墊連接這些導(dǎo)電凸塊的底面。相較于已知形成防焊層的方法而言，本發(fā)明暴 露這些第一接墊的防焊層(即第一介電層)，其制作時(shí)間較短，且沒有曝光
偏移(miss-alignment)的缺點(diǎn)，故能進(jìn)一步地提高芯片封裝體與芯片封裝載 板的成品率。
雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與 潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，包括線路基板，包括導(dǎo)電圖案層，包括多個(gè)第一接墊，其中各該第一接墊具有底面；第一線路層，配置于該導(dǎo)電圖案層的上方；第一介電層，配置于該導(dǎo)電圖案層與該第一線路層之間，其中該第一介電層覆蓋該第一接墊的該底面以外的表面，且未覆蓋該底面，該第一介電層具有多個(gè)從該第一線路層延伸至該導(dǎo)電圖案層的第一盲孔；多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)，分別配置于該第一盲孔中，該導(dǎo)電圖案層透過該第一導(dǎo)電盲孔結(jié)構(gòu)連接該第一線路層；至少一芯片，配置于該線路基板上，并電性連接該線路基板；以及封裝膠體，配置于該線路基板上，并包覆該芯片。
2. 如權(quán)利要求1所述的芯片封裝體，還包括多個(gè)導(dǎo)電凸塊，該導(dǎo)電凸塊 分別連接該第一接墊。
3. 如權(quán)利要求1所述的芯片封裝體，其中該導(dǎo)電圖案層是由該第一接墊 所組成。
4. 如權(quán)利要求1所述的芯片封裝體，其中該第一接墊的底面與該第一介 電層的表面切齊。
5. 如權(quán)利要求1所述的芯片封裝體，其中該第一線路層包括多個(gè)第二接 墊，該芯片透過該第二接墊電性連接該線路基板。
6. 如權(quán)利要求5所述的芯片封裝體，還包括多條鍵合導(dǎo)線，該芯片透過 該4建合導(dǎo)線連接該第二接墊。
7. 如權(quán)利要求5所述的芯片封裝體，還包括防焊層，該防焊層覆蓋該第 一線路層，并暴露該第二接墊。
8. 如權(quán)利要求1所述的芯片封裝體，其中該線路基板還包括 第二線路層，配置于該第一線路層的上方；第二介電層，配置于該第一線路層與該第二線路層之間，其中該第二介 電層具有多個(gè)從該第二線路層延伸至該第 一線路層的第二盲孔；以及多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)，分別配置于該第二盲孔中，該第二線路層透過 該第二導(dǎo)電盲孔結(jié)構(gòu)連接該第 一線路層。
9. 如權(quán)利要求8所述的芯片封裝體，其中該第二線路層包括多個(gè)第二接 墊，該芯片透過該第二接墊電性連接該線路基板。
10. 如權(quán)利要求8所述的芯片封裝體，其中該線路基板還包括防焊層，該 防焊層覆蓋該第二線路層，并暴露該第二接墊。
11. 一種芯片封裝載板，包括 承載基板；線路基板，配置于該承載基板上，并包括導(dǎo)電圖案層，配置于該承載基板上，并包括多個(gè)第一接墊，其中各 該第 一接墊具有相對(duì)該承載基板的底面；第一線路層，配置于該導(dǎo)電圖案層的上方；第一介電層，配置于該導(dǎo)電圖案層與該第一線路層之間，并覆蓋該 導(dǎo)電圖案層與該承載基板，其中該第一介電層未覆蓋該第一接墊的底 面，且該第一介電層覆蓋該第一接墊的底面以外的表面，該第一介電層 具有多個(gè)從該第一線路層延伸至該導(dǎo)電圖案層的第一盲孔；以及多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)，分別配置于該第一盲孔中，且該導(dǎo)電圖案 層通過該第一導(dǎo)電盲孔結(jié)構(gòu)連接該第一線路層。
12. 如權(quán)利要求11所述的芯片封裝載板，其中該承載基板包括第一材料 層與配置于該第 一材料層與該導(dǎo)電圖案層之間的第二材料層。1
13. 如權(quán)利要求12所述的芯片封裝載板，其中該第一材料層的材料包括 金屬或陶瓷。
14. 如權(quán)利要求12所述的芯片封裝載板，其中該第一材料層的材料包括 銅、鋁或鋁銅合金。1
15. 如權(quán)利要求12所述的芯片封裝載板，其中該第二材料層的材料包括 金屬或高分子材料。
16. 如權(quán)利要求12所述的芯片封裝載板，其中該第二材料層的材料包括鎳。
17. 如權(quán)利要求11所述的芯片封裝載板，其中該導(dǎo)電圖案層是由該第一 接墊所組成。
18. 如權(quán)利要求11所述的芯片封裝載板，還包括防焊層，而該第一線路 層包括多個(gè)第二接墊，該防焊層覆蓋該第一線路層，并暴露該第二接墊。
19. 如權(quán)利要求11所述的芯片封裝載板，其中該線路基板還包括第二線路層，配置于該第一線路層的上方；第二介電層，配置于該第一線路層與該第二線路層之間，其中該第二介 電層具有多個(gè)從該第二線路層延伸至該第一線路層的第二盲孔；以及多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)，分別配置于該第二盲孔中，該第二線路層透過 該第二導(dǎo)電盲孔結(jié)構(gòu)連接該第 一 線路層。
20. 如權(quán)利要求19所述的芯片封裝載板，還包括防焊層，而該第二線路 層包括多個(gè)第二接墊，該防焊層覆蓋該第二線路層，并暴露該第二接墊。
21. —種芯片封裝體的制造方法，包括 提供承載基板與配置于該承載基板上的導(dǎo)電材料層； 圖案化該導(dǎo)電材料層，以形成導(dǎo)電圖案層，其中該導(dǎo)電圖案層包括多個(gè)第一接墊；形成線路基板于該承載基板上；配置芯片于該線路基板上，并將該芯片電性連接該線路基板； 形成封裝膠體于該線路基板上，其中該封裝膠體包覆該芯片；以及 移除該岸、載基4反。
22. 如權(quán)利要求21所述的芯片封裝體的制造方法，在移除該承載基板之 后還包括形成多個(gè)連接該第一接墊的導(dǎo)電凸塊。
23. 如權(quán)利要求21所述的芯片封裝體的制造方法，其中移除該承載基板 的方法包括對(duì)該承載基板進(jìn)行蝕刻工藝。
24. 如權(quán)利要求21所述的芯片封裝體的制造方法，其中該承載基板包括 第一材料層與配置于該第一材料層與該導(dǎo)電材料層之間的第二材料層，其中 該第二材料層的材料不同于該導(dǎo)電材料層。
25. 如權(quán)利要求24所述的芯片封裝體的制造方法，其中該第一材料層的 材料包括金屬或陶瓷。
26. 如權(quán)利要求24所述的芯片封裝體的制造方法，其中該第一材料層的 材料包括銅或鋁。
27. 如權(quán)利要求24所述的芯片封裝體的制造方法，其中該第二材料層的 材料包括金屬或高分子材料。
28. 如權(quán)利要求24所述的芯片封裝體的制造方法，其中該第二材料層的 材料包括鎳。
29. 如權(quán)利要求24所述的芯片封裝體的制造方法，其中移除該承載基板的方法包括剝離該第 一材料層。
30. 如權(quán)利要求21所述的芯片封裝體的制造方法，其中將該芯片電性連 接該線路基板的方法包括？ I線接合。
31. 如權(quán)利要求21所述的芯片封裝體的制造方法，其中形成該線路基板 的方法包4舌形成第一介電層于該承載基板上，其中該第一介電層覆蓋該承載基板與 該導(dǎo)電圖案層；形成第一導(dǎo)電層于該第一介電層上；形成多個(gè)第一盲孔，其中該第一盲孔^^人該第一導(dǎo)電層延伸至該導(dǎo)電圖案層；形成多個(gè)第一導(dǎo)電盲孔結(jié)構(gòu)于該第一盲孔中；以及 移除部分該第一導(dǎo)電層，以形成第一線路層。
32. 如權(quán)利要求31所述的芯片封裝體的制造方法，其中形成該第一介電 層與該第 一導(dǎo)電層的方法包括壓合背膠銅箔于該承載基板上。
33. 如權(quán)利要求31所述的芯片封裝體的制造方法，其中該第一盲孔是由 激光鉆孔工藝或等離子體蝕刻工藝所形成。
34. 如權(quán)利要求31所述的芯片封裝體的制造方法，其中形成該第一盲孔 的方法包括對(duì)該第 一介電層進(jìn)行曝光及顯影工藝。
35. 如權(quán)利要求31所述的芯片封裝體的制造方法，還包括形成防焊層于 該第一線路層上，其中該防焊層局部覆蓋該第一線路層。
36. 如權(quán)利要求31所述的芯片封裝體的制造方法，其中形成該線路基板 的方法還包括形成第二介電層于該第一線路層上；形成第二導(dǎo)電層于該第二介電層上；形成多個(gè)第二盲孔，其中該第二盲孔>^人該第二導(dǎo)電層延伸至該第一線路層；形成多個(gè)第二導(dǎo)電盲孔結(jié)構(gòu)于該第二盲孔中；以及 移除部分該第二導(dǎo)電層，以形成第二線路層。
37. 如權(quán)利要求36所述的芯片封裝體的制造方法，其中形成該第二介電 層與該第二導(dǎo)電層的方法包括壓合背膠銅箔于該承載基板上。
38. 如權(quán)利要求36所述的芯片封裝體的制造方法，其中該第二盲孔是由 激光鉆孔工藝或等離子體蝕刻工藝所形成。
39. 如權(quán)利要求36所述的芯片封裝體的制造方法，其中形成該第二盲孔 的方法包括對(duì)該第二介電層進(jìn)行曝光及顯影工藝。
40. 如權(quán)利要求36所述的芯片封裝體的制造方法，還包括形成防焊層于 該第二線路層上，其中該防焊層局部覆蓋該第二線路層。
全文摘要
本發(fā)明公開了一種芯片封裝體，其包括線路基板、至少一芯片以及封裝膠體。線路基板包括導(dǎo)電圖案層、線路層、介電層及多個(gè)導(dǎo)電盲孔結(jié)構(gòu)。導(dǎo)電圖案層包括多個(gè)接墊。線路層配置于導(dǎo)電圖案層的上方。介電層配置于導(dǎo)電圖案層與線路層之間。介電層完全暴露這些接墊的底面，并覆蓋這些接墊的底面以外的表面。介電層具有多個(gè)盲孔。這些導(dǎo)電盲孔結(jié)構(gòu)分別配置于這些盲孔中。導(dǎo)電圖案層透過這些導(dǎo)電盲孔結(jié)構(gòu)連接線路層。芯片配置于線路基板上，而封裝膠體包覆芯片。本發(fā)明還公開了一種芯片封裝體的制造方法以及芯片封裝載板。
文檔編號(hào)H01L23/498GK101515574SQ20081008077
公開日2009年8月26日 申請日期2008年2月18日 優(yōu)先權(quán)日2008年2月18日
發(fā)明者勞紹文 申請人:旭德科技股份有限公司