專(zhuān)利名稱(chēng)：集成電路基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路基板及其制造方法，特別涉及一種無(wú)焊球的集 成電路基板及其制造方法。
背景技術(shù)：
等芯片封裝技術(shù)中，會(huì)使用焊球20將芯片封裝10一與電路板30作電連接， 如圖1所示。 一般說(shuō)來(lái)，封裝后焊球20使得芯片封裝10與電路板30間分 隔約350微米(iim)左右，同時(shí)球墊40之間距也因此大約在300(im左右。由于球墊40的間距與封裝接點(diǎn)的密度十分相關(guān)，若球墊40的間距越小， 封裝接點(diǎn)的密度就可以越高，因此對(duì)于系統(tǒng)單芯片(System on a Chip, SoC)、 多芯片模塊(Multi-Chip Module, MCM)、多芯片封裝(Multi-Chip Package, MCP)、系統(tǒng)封裝(System in a Package, SiP)等各式封裝技術(shù)而言，增加封裝接 點(diǎn)密度與封裝層數(shù)的封裝技術(shù)，以達(dá)成較低的封裝厚度、良好的連接信賴(lài)度、 低成本的組裝以及小間距、高封裝接點(diǎn)密度，便是目前與未來(lái)的一重要發(fā)展 方向。發(fā)明內(nèi)容本發(fā)明即提供一種新穎的集成電路基板與封裝技術(shù)，其具有多層封裝結(jié) 構(gòu)、較低的封裝厚度、良好的連接信賴(lài)度、低成本的組裝以及小間距、高封 裝接點(diǎn)密度等等諸多優(yōu)點(diǎn)。本發(fā)明的集成電路基板，包含具有表面與至少第一開(kāi)口的絕緣層 (insulation layer )、位于表面上的至少一介電層，此介電層具有第一表面、 第二表面及至少第二開(kāi)口 、曝露于第一開(kāi)口中以電性連"t妻至少一芯片的至少 一接墊(chip-side pad )、位于介電層的第一表面并覆蓋第二開(kāi)口的至少一金 屬凸塊(metal bump )、位于介電層的第二表面以電性連接金屬凸塊與接墊的 至少一線路層、位于接墊上的至少第 一金屬覆層以及位于金屬凸塊上的至少第二金屬覆層。本發(fā)明另外提供一種制造集成電路基板的方法。首先，提供具有上表面 與下表面的金屬片，并在下表面上形成第一復(fù)合層，其包含第一介電層與第 一金屬層。其次，在第一復(fù)合層中形成至少第一開(kāi)口，使得第一開(kāi)口曝露出 金屬片。之后，設(shè)置第一導(dǎo)電材料于第一開(kāi)口中，使其電性連接第一金屬片 與第一金屬層。接著，選擇性移除部分的第一導(dǎo)電材料與第一金屬層成為第 一圖案化金屬層，再選擇性形成覆蓋第一圖案化金屬層的絕緣層，其具有至 少第二開(kāi)口，以曝露出第一圖案化金屬層的部分而形成至少一接墊，同時(shí)第一圖案化金屬層未曝露的部分形成線路層。繼續(xù)，在接墊上形成第一蝕刻阻 障層，并選擇性在上表面上形成第二蝕刻阻障層。再來(lái)，使用第一蝕刻阻障 層及第二蝕刻阻障層作為掩模，蝕刻金屬片而形成至少一金屬凸塊，使得金 屬凸塊與接墊及線路層電性連接。


圖1例示傳統(tǒng)芯片封裝技術(shù)中使用焊球?qū)⑿酒庋b與電路板電連接。圖2-4與圖20例示本發(fā)明集成電路基板的一優(yōu)選實(shí)施例。 圖5-19,例示制造本發(fā)明集成電路基板的一優(yōu)選實(shí)施例。附圖標(biāo)記+兌明200集成電路基板 211表面 220介電層 222第二表面 230接墊 241頂面 250線路層 270第二金屬覆層 510金屬片 512下表面 514金屬凸塊 516側(cè)壁210絕緣層 212第一開(kāi)口 221第一表面 223第二開(kāi)口 240金屬凸塊 242側(cè)壁260第一金屬覆層511上表面513第二蝕刻阻障層515頂面520第一復(fù)合層521第一介電層523第一開(kāi)口525第一圖案化金屬層520，第二復(fù)合層522，第二金屬層524，第二導(dǎo)電材料530絕緣層540接墊550線路層570第一金屬覆層522第一金屬層524第一導(dǎo)電材料526第二圖案化金屬層521，第二介電層523，第三開(kāi)口525，第二圖案化金屬層532第二開(kāi)口541第一蝕刻阻障層560第二金屬覆層580導(dǎo)孔611凸出具體實(shí)施方式
本發(fā)明提供一種新穎的集成電路基板，其中使用體積較小的金屬凸塊來(lái) 取代傳統(tǒng)芯片封裝技術(shù)中體積較大的焊球作為芯片封裝與電路板間的電連 接，并可以形成多層的線路層，因此不但能夠減低封裝厚度、形成多層封裝 結(jié)構(gòu)、縮小間距與增加封裝接點(diǎn)密度，還進(jìn)一步具有良好的連接信賴(lài)度與低 成本的組裝等等諸多優(yōu)點(diǎn)。請(qǐng)參考圖2，例示本發(fā)明集成電路基板的一優(yōu)選實(shí)施例。本發(fā)明集成電 路基板200,包含絕緣層210、介電層220、接墊230、金屬凸塊240、線路 層250、第一金屬覆層260與第二金屬覆層270。絕緣層210具有一表面211 與至少第一開(kāi)口 212。其中，絕緣層210上的表面211作為與介電層220連 接的用。此外，絕緣層210，可以使用不導(dǎo)電的材料，例如聚酰亞胺(polyimide ) 等。位于表面211上的介電層220可以包含一樹(shù)脂材料，并且分別具有第一 表面221、第二表面222及至少第二開(kāi)口 223。其中，第二表面222與絕緣 層210上的表面211相接觸，而第二開(kāi)口 223則位于第二表面222上。用來(lái)電性連接至少一芯片(圖未示)的至少一接墊230，則是曝露于絕 緣層210上的第一開(kāi)口 212中。在介電層220的第一表面221上則設(shè)有至少 一金屬凸塊240,其位置覆蓋了第二開(kāi)口 223來(lái)作為集成電路基板200與電 路板(圖未示)間的電連接。金屬凸塊240 —般具有頂面241與側(cè)壁242，使得金屬凸塊240的橫截面呈梯形。此外，若要減低封裝厚度、縮小間距與 增加封裝接點(diǎn)密度，金屬凸塊240的高度可介于200-80(im間，并包含導(dǎo)電 材料，例如銅等。 '至少一線路層250位于介電層220的第二表面222上，用以將金屬凸塊 240與接墊230電性連接在一起。線路層250可以包含一導(dǎo)電材料，例如銅 等。由于導(dǎo)電層250的連接，使得封裝后的芯片(圖未示)與電路板(圖未 示)電連接。本發(fā)明集成電路基板200的一項(xiàng)優(yōu)點(diǎn)在于，線路層250可以是 一種多層結(jié)構(gòu)，也就是線路層250至少有一層，優(yōu)選為多層，可以形成多層 封裝結(jié)構(gòu)以配合未來(lái)多變的封裝線贈(zèng)—沒(méi)計(jì)。接墊230與金屬凸塊240上還分別具有第一金屬覆層260與第二金屬覆 層270，作為保護(hù)之用。例如，第一金屬覆層260與第二金屬覆層270可以 分別為一復(fù)合層。例如，包含金層與鎳層等。其中，黃金的化學(xué)鈍性可以保 證接墊230與金屬凸塊240不受外界環(huán)境的傷害。第二金屬覆層270保護(hù)金屬凸塊240的方式可以有多種變化。首先，如 圖2所示，第二金屬覆層270可以?xún)H覆蓋頂面241?；蚴?，如圖3所示，第 二金屬4隻層270覆蓋頂面241與部分側(cè)壁242。優(yōu)選者，還可以如圖4所示， 第二金屬覆層270完全覆蓋頂面241與側(cè)壁242使得金屬凸塊240受到最佳 的覆蓋保護(hù)。.請(qǐng)參考圖5-19，例示制造本發(fā)明集成電路基板的多個(gè)優(yōu)選實(shí)施例。如圖 5所示，制造本發(fā)明集成電路基板500的方法，首先提供一金屬片510,具 有一上表面511與一下表面512。金屬片510優(yōu)選可為一銅片等的導(dǎo)電金屬 箔片，厚度可以介于60-80 iam間。其次，如圖6所示，在下表面512上形成第一復(fù)合層520,其可以包含 第一介電層521與第一金屬層522。而第一金屬層522亦可以為一復(fù)合金屬 層，例如，包含金層與鎳層等。其中，若第一復(fù)合層520為封裝技術(shù)常用的 背膠銅箔(RCC)時(shí)，即同時(shí)具有作為第一金屬層522的銅箔與作為第一介 電層521的樹(shù)脂層。此外，第一介電層521亦可為聚酰亞胺(polyimide)等。 然后，如圖7所示，在第一復(fù)合層520中形成至少第一開(kāi)口 523,并使 得第一開(kāi)口 523曝露出金屬片510的下表面512。在此，可以使用一般機(jī)械 方式、激光鉆孔、蝕刻等技術(shù)來(lái)形成第一開(kāi)口 523。■接著，如圖8所示，將第一導(dǎo)電材料524填滿(mǎn)第一開(kāi)口 523，并使得金屬片510經(jīng)由第 一導(dǎo)電材料524電性連接第 一金屬層522。第 一導(dǎo)電材料524 可以為銅等金屬，且形成方法可為電鍍等已知方式，在此不多加贅述。再來(lái)，如圖9所示，選擇性移除部分的第一導(dǎo)電材料524與第一金屬層 522,曝露相對(duì)應(yīng)的第一介電層521,并使剩下的第一導(dǎo)電材料524與第一金 屬層522成為第一圖案化金屬層525。此時(shí)，可以使用已知的方式，例如光 刻與蝕刻，來(lái)定義第一圖案化金屬層525的圖案。由于本發(fā)明的一項(xiàng)優(yōu)點(diǎn)在于，圖案化金屬層可以是一種多層結(jié)構(gòu)，在是反復(fù)以下步驟至少一次，來(lái)形成多層圖案化金屬層。例如，如圖10所示，在完成第一圖案化金屬層525的工藝之后，先形 成第二復(fù)合層520，以覆蓋第一圖案化金屬層525，其亦具有第二介電層521' 與第二金屬層522，，并使得第二介電層521，接觸第一圖案化金屬層525與第 一介電層521。其次，在第二復(fù)合層520，中形成至少第三開(kāi)口 523，，并使得 第三開(kāi)口 523，曝露出部分的第一圖案化金屬層525。之后，以第二導(dǎo)電材料 524，填滿(mǎn)第三開(kāi)口 523，使得第二導(dǎo)電材料524，與第一圖案化金屬層525電性 連接。第二導(dǎo)電材料524，亦可為銅等金屬。繼續(xù)，選擇性移除部分的第二導(dǎo) 電材料524，與第二金屬層522，后，即完成了位于外層的第二圖案化金屬層 525，，并曝露相對(duì)應(yīng)的第二介電層521，。類(lèi)似地，可以使用已知的方式，例 如光刻與蝕刻，來(lái)定義第二圖案化金屬層525，的圖案。在完成前述形成多層圖案化金屬層的步驟后，繼續(xù)要形成一絕緣層，來(lái) 選擇性覆蓋最外層的圖案化金屬層。為了簡(jiǎn)化方便，以下僅例示單層圖案化 金屬層結(jié)構(gòu)。如圖11所示，絕緣層530具有至少第二開(kāi)口 532,以曝露出最 外層的，即第一圖案化金屬層525的部分來(lái)形成至少一接墊540，而第一圖 案化金屬525層未曝露的部分則形成一線路層550。接下來(lái)，如圖12所示，分別在接墊540上與選擇性在上表面511上， 例如使用電鍍或沉積、蝕刻、印刷等的方式，形成由導(dǎo)電或非導(dǎo)電材料所構(gòu) 成的第一蝕刻阻障層541,以及第二蝕刻阻障層513。其中，第二蝕刻阻障 層513的位置代表與預(yù)定電路板(圖未示)的電連接的位置，而第一蝕刻阻 障層541系用來(lái)作為第一金屬覆層。繼續(xù)，如圖13所示，使用第一蝕刻阻障層541以及第二蝕刻阻障層513 作為掩模，來(lái)蝕刻金屬片510而形成至少一金屬凸塊514,在是完成了本發(fā)明集成電路基板500。線路層550使得金屬凸塊514與接墊540電性連接， 由此封裝后的芯片(圖未示)才能與電路板(圖未示)間達(dá)成電連接。由于 蝕刻特性的原因，金屬凸塊514通常呈梯形，并具有頂面515與側(cè)壁516。視情況需要，在形成至少一金屬凸塊514后還可以除去第二蝕刻阻障層 513，并在金屬凸塊514上再形成第二金屬覆層560,作為保護(hù)之用。而第一 金屬覆層與第二金屬覆層560皆可以分別為單一金屬層或復(fù)合層，例如，包 含金層與鎳層等。其中，黃金的化學(xué)鈍性可以保證接墊540與金屬凸塊514 不受外界環(huán)境的傷害。第二金屬覆層560保護(hù)金屬凸塊514的方式可以有多種變化。首先，如 圖14所示，第二金屬覆層560僅覆蓋頂面241?；蚴?，如圖15所示，第二 金屬覆層560完全覆蓋金屬凸塊514的頂面515與側(cè)壁516。此外，第二金屬覆層560還可以覆蓋頂面515與部分的側(cè)壁516。以下 將說(shuō)明形成覆蓋頂面515與部分側(cè)壁516的第二金屬覆層560的方法。首先， 提供如圖8所示的結(jié)構(gòu)，接著利用圖案化光致抗蝕劑(圖未示)進(jìn)行雙面蝕刻， 選擇性移除金屬片510的上表面511,形成至少一凸出611,并同時(shí)選擇性 移除第一導(dǎo)電材料524與第一金屬層522,成為第一圖案化金屬層525,如 圖16所示?；蛞暻闆r需要，移除金屬片510的上表面511以形成至少一凸 出611的步驟，與選擇性移除第一導(dǎo)電材料524與第一金屬層522的步驟亦 可以分開(kāi)進(jìn)行，且不限其先后順序。其中，各層的材料與形成方法皆如前所 述，而且選擇性移除金屬片510的上表面511的方法系以半蝕刻的方式來(lái)定 義將要形成的金屬凸塊的位置，故會(huì)留下部分的金屬片510。然后，如圖17所示，在第一圖案化金屬層525上選擇性形成絕緣層530 來(lái)覆蓋第一圖案化金屬層525,并使得第一圖案化金屬層525上具有至少第 二開(kāi)口 532,以曝露部分的第一圖案化金屬層525形成至少一接墊540。另 外，第一圖案化金屬層525未曝露的部分則形成線路層550。類(lèi)似地，由于本發(fā)明的一項(xiàng)優(yōu)點(diǎn)在于圖案化金屬層可以是一種多層結(jié) 構(gòu)，所以在介于選擇性移除部分的第一導(dǎo)電材料524與第一金屬層522以及 形成絕緣層530的步驟間，亦可以進(jìn)行如前所述的形成多層圖案化金屬層的 步驟至少一次。接著，如圖18所示，分別在接墊540上與在凸出611上，例如使用電 鍍或沉積等的方式，形成第一金屬覆層570以及第二金屬覆層560，使得第二金屬覆層560完全覆蓋凸出611。類(lèi)似地，第一金屬覆層570與第二金屬 覆層560還可以分別為一復(fù)合層，例如，包含金層與鎳層等。繼續(xù)，如圖19所示，使用第一金屬覆層570以及第二金屬覆層560作 為掩模，蝕刻金屬片510而形成至少一金屬凸塊514,在是完成了本發(fā)明集 成電路基板500。如前所述，金屬凸塊514經(jīng)由線路層550與接墊540電性 連接。經(jīng)由上述步驟后，第二金屬覆層560即完全覆蓋頂面515與部分的側(cè) 壁56。類(lèi)似地，由于蝕刻特性的原因，金屬凸塊514通常呈梯形。圖20例示本發(fā)明集成電路基板的另一優(yōu)選實(shí)施例，其中有幾項(xiàng)值得注 意的處。首先，如前所述，本實(shí)施例為多種優(yōu)選實(shí)施例中的一者。其次，復(fù) 合層可以是一種多層結(jié)構(gòu)，例如有介電層521、第一圖案化金屬層525與第 二圖案化金屬層526的雙層復(fù)合層。再者，圖案化金屬層間的導(dǎo)孔580不一 定在金屬凸塊514的正下方。還有，接墊540的位置也不一定要在金屬凸塊 514的正下方。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種集成電路基板，包含一絕緣層，其具有一表面與至少第一開(kāi)口；至少一介電層，位于該表面上，該介電層具有第一表面、第二表面及至少第二開(kāi)口；至少一接墊，曝露于該第一開(kāi)口中以電性連接至少一芯片；至少一金屬凸塊，位于該介電層的第一表面并覆蓋該第二開(kāi)口；至少一線路層，位于該介電層的第二表面，用以電性連接該金屬凸塊與該接墊；至少第一金屬覆層，位于該接墊上；以及至少第二金屬覆層，位于該金屬凸塊上。
2. 如權(quán)利要求1所述的集成電路基板，其中該金屬凸塊具有一頂面與一 側(cè)壁且該第二金屬覆層覆蓋該頂面。
3. 如權(quán)利要求2所述的集成電路基板，其中該第二金屬至少覆蓋部分該 側(cè)壁。
4. 如權(quán)利要求1所述的集成電路基板，其中該金屬凸塊的高度約介于 200-80拜。
5. —種制造集成電路基板的方法，包含 提供一金屬片，其具有一上表面與一下表面； 在該下表面上形成第一復(fù)合層，其包含第一介電層與第一金屬層； 在該第 一復(fù)合層中形成至少第一開(kāi)口，使得該第 一開(kāi)口曝露出該金屬片；設(shè)置第 一導(dǎo)電材料于該第 一開(kāi)口中且電性連接該第 一金屬片與該第一選擇性移除部分的該第 一導(dǎo)電材料與該第 一金屬層以成為第 一 圖案化金屬層；選擇性形成一絕緣層以覆蓋該第 一 圖案化金屬層，其具有至少第二開(kāi) 口，以曝露出該第一圖案化金屬層的部分形成至少一接墊，該第一圖案化金 屬層未曝露的部分形成一線路層；在該接墊上形成第一蝕刻阻障層；選擇性在該上表面上形成第二蝕刻阻障層；以及使用該第 一 蝕刻阻障層及該第二蝕刻阻障層作為 一 掩模以蝕刻該金屬 片而形成至少一金屬凸塊，其中該金屬凸塊與該接墊及該線路層電性連接。
6. 如權(quán)利要求5所述的方法，其中該第一蝕刻阻障層為第一金屬層。
7. 如權(quán)利要求6所述的方法，其中該第一金屬層包含一金層與一鎳層。
8. 如權(quán)利要求5所述的方法，其中該第二蝕刻阻障層為第二金屬層。
9. 如權(quán)利要求8所述的方法，其中該第二金屬層包含一金層與一鎳層。
10. 如權(quán)利要求5所述的方法，其中形成該金屬凸塊后還包含以下步驟: 除去該第二蝕刻阻障層； 在該金屬凸塊上形成第二金屬覆層。
11. 如權(quán)利要求IO所述的方法，其中該金屬凸塊具有一頂面與一側(cè)壁且 該第二金屬覆層覆蓋該頂面且完全覆蓋該側(cè)壁。
12. 如權(quán)利要求5所述的方法，其中該金屬片的厚度約為60-80)^m。
13. 如權(quán)利要求5所述的方法，其中介于選擇性移除部分的該第一導(dǎo)電 材料與該第 一金屬層以及形成該絕緣層間進(jìn)一步包含重復(fù)下列步驟至少一 次形成第二復(fù)合層以覆蓋該第一圖案化金屬層，其具有第二介電層與第二 金屬層，且該第二介電層接觸該第一圖案化金屬層；在該第二復(fù)合層中形成第三開(kāi)口，使得該第三開(kāi)口曝露出該第一圖案化 金屬層；以第二導(dǎo)電材料填滿(mǎn)該第三開(kāi)口使得該第二導(dǎo)電材料與該第 一 圖案化 金屬層電性連接；以及選擇性移除部分的該第二導(dǎo)電材料與該第二金屬層成為第二圖案化金屬層。
14. 一種制造集成電路基板的方法，包含 提供一金屬片，其具有一上表面與一下表面； 在該下表面上形成第一復(fù)合層,其包含第一介電層與第一金屬層；在該第 一復(fù)合層中形成至少第 一開(kāi)口 ，使得該第 一開(kāi)口曝露出該金屬片；設(shè)置第 一導(dǎo)電材料于該第一開(kāi)口中且電性連接該第一導(dǎo)電材料與該第 一金屬層；選擇性移除部分的該第 一導(dǎo)電材料與該第 一金屬層以成為第 一 圖案化選擇性移除部分的該金屬片而形成至少 一 凸出；選擇性形成一絕緣層以覆蓋該第一圖案化金屬層，具有至少第二開(kāi)口 ， 以曝露該第一圖案化金屬層形成至少一接墊，該圖案化金屬層未曝露的部分 形成一線路層；形成第一金屬覆層于該接墊上；形成第二金屬覆層以覆蓋該凸出；以及使用該第 一金屬覆層與第二金屬覆層作為 一掩模以蝕刻該金屬片而形 成至少 一金屬凸塊，其中該金屬凸塊與該接墊及該線路電性連接。
15. 如權(quán)利要求14所述的方法，其中該金屬片的厚度約為60-80jim。
16. 如權(quán)利要求14所述的方法，其中介于選擇性移除部分的該第一導(dǎo)電 材料與該第 一金屬層以及形成該絕緣層間進(jìn)一步包含重復(fù)下列步驟至少一 次形成第二復(fù)合層以覆蓋該第一圖案化金屬層，其具有第二介電層與第二 金屬層，且該第二介電層接觸該第一圖案化金屬層；在該第二復(fù)合層中形成第三開(kāi)口 ，使得該第三開(kāi)口曝露出該第一圖案化以第二導(dǎo)電材料填滿(mǎn)該第三開(kāi)口使得該第二導(dǎo)電材料與該第 一 圖案化 金屬層電性連接；以及選擇性移除部分的該第二導(dǎo)電材料與該第二金屬層成為第二圖案化金屬層。
全文摘要
本發(fā)明公開(kāi)了一種集成電路基板及其制造方法。該集成電路基板包含具有表面與至少第一開(kāi)口的絕緣層(insulation layer)、位于表面上的至少一介電層，此介電層具有第一表面、第二表面及至少第二開(kāi)口、曝露于第一開(kāi)口中以電性連接至少一芯片的至少一接墊(chip-side pad)、位于介電層的第一表面并覆蓋第二開(kāi)口的至少一金屬凸塊(metal bump)、位于介電層的第二表面以電性連接金屬凸塊與接墊的至少一線路層、位于接墊上的至少第一金屬覆層以及位于金屬凸塊上的至少第二金屬覆層。本發(fā)明具有多層封裝結(jié)構(gòu)、較低的封裝厚度、良好的連接信賴(lài)度、低成本的組裝以及小間距、高封裝接點(diǎn)密度等等諸多優(yōu)點(diǎn)。
文檔編號(hào)H01L23/485GK101236942SQ200810083250
公開(kāi)日2008年8月6日 申請(qǐng)日期2008年3月4日 優(yōu)先權(quán)日2008年3月4日
發(fā)明者王建皓 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司