專利名稱：半導體組件封裝結構及其方法
技術領域：
本發(fā)明是關于一種半導體組件封裝結構，特別是關于一種具有良好熱膨脹系數(shù)匹配(good CTE matching)的半導體組件多晶封裝結構及其方 法，此多晶封裝結構可避免于制程期間產(chǎn)生的晶粒移位以及翹曲問題進而 簡化制程。
背景技術：
近年來，高科技電子制造工業(yè)推出了更多豐富功能及人性化的電子產(chǎn) 品。半導體科技的高速發(fā)展引導了眾多的進展，如半導體封裝尺寸的縮減、多針腳(multi-pin)的采用、微間距(fine pitch)的采用以及電子組件的小型化(minimization)等。晶圓級封裝(Wafer Level Package,WLP)的目的以及優(yōu)點包含了減少制造成本、降低由較短導線徑(conductive line path)所產(chǎn)生的寄生電容(parasitic capacitance) 及寄生電感(parasitic inductance)效應、及取得較佳的信號噪聲比(Signal to Noise Ratio, SNR)。在半導體組件的領域中，組件的密度是不斷的增加而組件的尺寸則持續(xù)縮小。為了符合上述情形，高密度組件的封裝技術或連接技術的需求也持續(xù)增長。 一般來說，在覆晶連接方法(flip chip attachment method) 中，焊錫凸塊(solder bump)的陣列是形成于晶粒的表面上。焊錫凸塊 的排列可利用一焊錫混合材料(solder composite material)通過一錫 球掩膜(solder mask)來形成一由焊錫凸塊所排列成的所需圖案。芯片 封裝的功能包含電源分配(power distribution),信號分配(signal distribution),散熱(heat dissipation)、保護及支撐等。由于半導體 結構趨向復雜化，而一般傳統(tǒng)技術，例如導線架封裝(lead frame package)、軟性封裝(f lex package)、剛性封裝(rigid package)技術， 已無法達成于晶粒上產(chǎn)生具有高密度組件的小型晶粒。在制造方法中，晶圓級封裝技術是為進階的封裝技術，其中晶粒是于 晶圓上制造及測試，并且進行分割(dicing)成為個別晶粒(singulated)， 以利于在表面粘著線(surface-mount line)內(nèi)組裝。由于一般封裝技術 必須先將晶圓上的晶粒分割為個別晶粒，再將晶粒分別封裝，因此上述技 術的制程十分費時。因為晶粒封裝技術與集成電路的發(fā)展有密切關聯(lián)，因 此當電子組件的尺寸要求越來越高時，封裝技術的要求也越來越高?；?上述的理由，現(xiàn)今的封裝技術己逐漸趨向采用球門陣列封裝(ball grid array, BGA)、覆晶球門陣列封裝(flip chip ball grid array, FC-BGA)、 芯片尺寸封裝(chip scale package, CSP)、晶圓級封裝的技術。應可理 解"晶圓級封裝"指晶圓上所有封裝及交互連接結構，并包含于切割 (singulation)為個別晶粒前所進行的其它制程步驟。 一般而言，在完 成所有裝酉己希U禾呈(assembling processes)或圭寸裝審U禾呈(packaging processes)之后，個別半導體封裝是由具有多個半導體晶粒的晶圓中所分離出來的。上述晶圓級封裝具有極小的尺寸及良好的電性。晶圓級封裝技術是為進階的封裝技術，其中晶粒是于晶圓上制造及測 試，并且進行分割成為個別晶粒，以利于在表面粘著線內(nèi)組裝。由于晶圓 級封裝技術是利用整個晶圓為主體，而非利用單一芯片(chip)或晶粒 (die),因此進行分割制程之前，須先完成封裝與測試。再者，晶圓級封裝是為進階技術，因此可忽略金線接合(wire bonding)、晶粒粘著及底 部填充。利用晶圓級封裝技術，可降低成本及制造時間，并且晶圓級封裝 的最終結構可與晶粒相當，因此上述技術可符合將電子組件微型化(miniaturization)的需求。雖然晶圓級封裝技術具有上述的優(yōu)點，仍有一些待克服的問題影響了 晶圓級封裝技術的接受度。舉例來說，晶圓級封裝結構材料間的熱膨脹系 數(shù)不匹配(CTE mismatching)是為造成結構機械不穩(wěn)定(mechanical instability)的另一關鍵因素。美國專利2 005/0124093號揭 露了一種具有熱膨脹系數(shù)不匹配問題的封裝結構。其是因為上述先前技術 使用封膠包覆硅晶粒。如眾所周知，硅材料的熱膨脹系數(shù)(CTE)為2 . 3 ， 但封膠的熱膨脹系數(shù)是介于2 0至1 8 0之間。由于化合物以及介電層的 材料的固化溫度較高，上述排列將使芯片于制程中移位，而互連墊(inter-connecting pads)也將移位，進而引起產(chǎn)能以及性能上的問題。 于溫度循環(huán)(temperature cycling)中返回原本的位置具有相當?shù)碾y度(當固化溫度接近或高于玻璃轉移溫度(Glass Transition Temperature, Tg)時，其是由環(huán)氧樹脂的屬性所引起)。因此，先前技術的封裝結構無 法于大尺寸上加工，并具有較高的制造成本。再者， 一些技術上的問題包含了直接形成于襯底的上表面的晶粒的處理。如眾所周知，半導體晶粒墊是于包含一重布層(RDL)的重新分配過 程中重新分配為一區(qū)域陣列式的多個金屬墊。上述增層(build叩layer) 將增加封裝的尺寸。因此，封裝的厚度也增加了。上述情形可能與減少芯 片尺寸的需求產(chǎn)生沖突。另外，上述先前技術具有為了形成面板式封裝(panel type package) 而采用復雜制程的缺點。其需要鑄模工具(mold tool)包覆以及灌入 (injection)封膠材料。由于化合物熱固化后的翹曲，故晶粒以及化合 物的表面將不太可能控制于同等程度，可能需要化學機械研磨(chemical mechanical polishing, CMP)制程來處理表面不平處。因而增加了成本。鑒于上述提及的觀點，本發(fā)明提供了一種具有良好熱膨脹系數(shù)性能以 及縮小尺寸的半導體組件封裝結構以克服上述問題并于溫度循環(huán)中提供 更佳的基板層級可靠度測試(board level reliability test)。發(fā)明內(nèi)容在此，本發(fā)明將詳細的敘述一些較佳實施例。然而，值得注意的是除 了這些明確的敘述外，本發(fā)明可以實施在其它廣泛范圍的實施例中。本發(fā) 明的范圍不受限于上述實施例，其當視本發(fā)明的權利要求范圍而定。本發(fā)明的一目的是在于提供一種半導體組件多晶封裝結構及其方法， 可簡化制程，并可方便控制組件表面的粗糙度(roughness)以及晶粒粘 著材料的厚度。本發(fā)明的另一目的是在于提供一種半導體組件多晶封裝結構及其方法，可于制程中避免晶粒移位的問題。本發(fā)明的再一目的是在于提供一種半導體組件多晶封裝結構及其方法，可于制程中免除灌膠模具(injection mold tool)的需求。本發(fā)明的又一目的是在于提供一種半導體組件多晶封裝結構及其方 法，可于制程中避免翹曲的問題。本發(fā)明的再一目的是在于提供一種半導體組件多晶封裝結構及其方 法，可免除化學機械研磨(CMP)制程處理組件表面的必要性。本發(fā)明提供一種半導體組件多晶封裝結構，包含一上表面內(nèi)具有至少 一預形成的晶粒容納凹槽以及端點金屬接墊的襯底；至少一第一晶粒粘著 配置于上述晶粒容納凹槽之內(nèi)； 一第一介電層形成于第一晶粒與襯底之上 并填滿于第一晶粒以及襯底的晶粒容納凹槽的側壁間的間隙，用以吸收其中的熱機械應力(thermal mechanical stress); —第一重布層形成于第 一介電層之上并耦合至第一晶粒； 一第二介電層形成于第一重布層之上； 一第二晶粒配置于第二介電層之上，并由上方具有通孔的粘合膏(core pastes)環(huán)繞于其周圍； 一第二重布層形成于上述粘合膏之上以填滿上述 通孔并耦合至第二晶粒；及一第三介電層形成于第二重布層之上；其中第 一晶粒及第二晶粒分別具有多個接墊耦合至第一重布層及第二重布層以 由通孔而互相達成電性連接。其中還包含由該第一重布層及第二重布層耦合至該第一晶粒及該第 二晶粒的連接金屬。其中還包含一覆蓋層形成于該襯底的下表面上。其中還包含多個焊錫凸塊形成于該連接金屬上。粘著材料形成于該第一晶粒及該襯底之間。 其中該第一晶粒粘著材料的材質包含彈性材料。其中還包含一第二晶粒粘著材料形成于該第二晶粒及該第二介電層 之間。其中該第二晶粒粘著材料的材質包含彈性材料。其中還包含一晶種金屬層濺鍍于該第一重布層及該第二重布層中。 本發(fā)明提供了一種形成一半導體組件多晶封裝的方法，包含提供一上 表面內(nèi)具有一預形成的晶粒容納凹槽以及端點金屬接墊的襯底；利用一揀 選配置精細對準系統(tǒng)(pick and place fine alignment system)重新分 布好的晶粒(即通過測試的晶粒)于一具有所需間距的晶粒重布工具(die redistribution tool)上，其中上述晶粒重布工具包含對準圖形(alignment pattern),位于其上的圖開》膠(pattern glues),及粘貝占于 圖形膠上的第一晶粒的主動面(active surface);粘貼一第一晶粒粘著 材料于晶粒的背面；連接襯底于晶粒的背面上并固化；之后，將粘著材料 印刷于載具(carrier tool)的周圍區(qū)域以粘接上述襯底；接著，將上述 載具與襯底分開；于第一晶粒及襯底上涂布一第一介電層，并由真空程序(vacuum procedure)填滿第一晶粒及晶粒容納凹槽側壁間的間隙；于第 一晶粒的輸入/輸出墊(I/O pads)及襯底上表面的接觸墊上形成開口(opening);形成一第一重布層于第一介電層之上并耦合至第一晶粒；形 成一第二介電層用以覆蓋第一重布層；粘貼一第二晶粒于第二介電層之 上，并由具有通孔的粘合膏覆蓋于其上；形成一第二重布層以耦合至第二 晶粒并填滿通孔以與第一重布層形成電性連接；并形成一第三介電層于第二重布層之上；其中第一晶粒及第二晶粒分別具有多個接墊耦合至第一重布層及第二重布層以由通孔而互相達成電性連接。在下列敘述中，各式特定細節(jié)是用以提供本發(fā)明實施例的通盤了解。 本發(fā)明將配合其較佳實施例與后附的附圖詳述于下，應理解的是本發(fā)明中 所有較佳實施例僅為例示之用，并非用以限制本發(fā)明。熟的該項技術者亦 應理解，本發(fā)明的實施不須一或多特定細節(jié)，.或其它特定方法、組件或材料等。


由參考下列詳細敘述，將可以更快地了解上述觀點以及本發(fā)明的優(yōu)點，并且由下面的描述以及附圖，可以更容易了解本發(fā)明的精神。其中圖1是為根據(jù)本發(fā)明的具有堆棧芯片的半導體組件封裝的剖面圖； 圖2是為根據(jù)本發(fā)明的具有堆棧芯片以及多個錫球的半導體組件封 裝的剖面圖；圖3是為根據(jù)本發(fā)明的一實施例的具有并排結構的半導體組件封裝 的剖面圖；圖4是為根據(jù)本發(fā)明的另一實施例的具有并排以及堆棧結構的半導 體組件封裝的剖面圖；圖5 (a)是為根據(jù)本發(fā)明的半導體組件多晶封裝的一實施例的剖面圖；圖5 (b)是為根據(jù)本發(fā)明的具有一預形成的晶粒容納凹槽的襯底的 半導體組件多晶封裝的剖面圖；圖6 (a)至圖6 (c)是為根據(jù)本發(fā)明的襯底以及工具的組合的剖面圖；圖7是為根據(jù)本發(fā)明的襯底以及工具的組合的俯視圖； 圖8是為根據(jù)本發(fā)明的粘貼于印刷電路板或母板的多晶封裝的組合 的剖面圖。主要組件符號說明10 0:半導體組件封裝10 2:襯底10 4:第一晶粒10 5:晶粒容納凹槽10 6:第一晶粒粘著材料10 8:輸入/輸出墊110:第一介電層112:端點金屬接墊114:第一重布層116:第二介電層118:第二晶粒粘著材料12 0:第二晶粒12 2:連接墊12 4:粘合膏12 6:通孔12 8:第二重布層130 :第三介電層132 :端點墊134 :覆蓋層136 :切割道138 :焊錫凸塊300 :并排結構400 :堆棧結構600 :周圍區(qū)域602 :玻璃載具604 :粘著材料800 :印刷電路板封裝804 :娃晶粒810 :介電層814 :重布層金屬824 :間隙832 :球下金屬層838 :晶粒墊840 :印刷電路板842 :金屬墊具體實施方式
本發(fā)明揭露了一種半導體組件封裝結構，此組件利用了一具有業(yè)己定義端點金屬接墊形成于其上的襯底且此襯底中具有一預設的凹槽。 一晶粒是由粘著而配置于晶粒容納凹槽之內(nèi)。 一感光材料(photosensitive material)是涂布于上述晶粒以及預形成的襯底上。較佳的情況下，上述 感光材料是由彈性材料所形成。參考圖1 ，其是為根據(jù)本發(fā)明的半導體組件封裝的剖面圖。此半導體 組件封裝l 0 0包含 一襯底l 0 2; —第一晶粒l 0 4; —第二晶粒l2 0; —晶粒容納凹槽l 0 5; —第一晶粒粘著材料l 0 6; —第二晶粒粘著材料l 1 8; —第一介電層l 1 0、 一第二介電層l 1 6及一第三介電層1 3 0 ;粘合膏12 4; —通孔126; —第一重布層1 1 4 ; 一第二重布層12 8; —覆蓋層134;端點墊132;及多個錫球138。 在圖1中，襯底1 0 2具有一預形成于襯底1 0 2的上表面內(nèi)的晶粒 容納凹槽1 D 5 ，用以配置一第一晶粒10 4。 一覆蓋層1 3 4是形成于 襯底l 0 2的下表面上，以便于制作激光標記(laser mark)或加以保護。 覆蓋層1 3 4的材料包含了環(huán)氧化物。第一晶粒l 0 4是配置于襯底1 0 2上的晶粒容納凹槽1 0 5內(nèi)，并 由第一晶粒粘著材料l 0 6 (彈性材料為較佳)而固定。如了解，多個連 接墊l 0 8是形成于第一晶粒1 0 4的上表面內(nèi)。 一第一介電層l 1 0是 形成于第一晶粒l 0 4之上并填滿于第一晶粒1 0 4以及晶粒容納凹槽 1 0 5的側壁間的間隙。多個開口是由光刻制程(lithography process) 或曝光與顯影步驟(exposure and develop procedure)形成于第一介電 層l 1 0之內(nèi)。上述多個幵口是分別與連接墊或輸入/輸出墊l 0 8以及 端點金屬接墊l12對準的。第一重布層l 1 4，亦稱為導電布線(conductive trace) 114， 是由選擇性的移除形成于第一介電層l1O上的所特定的部分金屬層(晶 種層，seed layer)而形成于第一介電層1 1 0之上，其中第一重布層1 1 4是通過輸入/輸出墊l 0 8以及端點金屬接墊1 1 2而與第一晶粒10 4保持電性連接。第一重布層l 1 4的部分材料將填滿第一介電層1 1 0內(nèi)的幵口。接著，第二介電層l 1 6是形成于第一介電層1 1 0以及第 一重布層l 1 4之上，換言之，第二介電層l 1 6是填入第一重布層1 1 4間的空間。在將一第二晶粒粘著層l 1 8約略對準第一晶粒1 0 4并粘貼至第 二介電層l 1 6之上后， 一第二晶粒l 2 0是配置于第二介電層1 1 6之 上，上述晶粒粘著層l18以及第二介電層116可為相同材料。如了解， 多個連接墊l 2 2是形成于第二晶粒1 2 0的上表面內(nèi)。粘合膏l(xiāng) 2 4是 形成于第二晶粒l 2 0之上并填入第二晶粒1 2 O下表面下除第二晶粒 粘著材料l 1 8以外的間隙。多個開口是由光刻制程或曝光與顯影步驟或 激光鉆孔制程(laser drill process)形成并對準連接墊或輸入/輸出墊 12 2。需注意的是，粘合膏l(xiāng) 2 4另外具有一通孔1 2 6形成于其上， 可用與第一重布層l 1 4保持連接。 一第二重布層l 2 8是形成于粘合膏1 2 4之上并填入通孔1 2 6之內(nèi)以耦合至第一重布層1 1 4。換句話 說，第一重布層l 1 4以及第二重布層1 2 8可由第二重布層1 2 8而填 滿通孔1 2 6并與對方保持電性連接。第一重布層1 1 4以及第二重布層1 2 8是分別耦合至第一晶粒1 0 4以及第二晶粒12 0，而第一晶粒1 0 4以及第二晶粒1 2 0是由通孔1 2 6與第一重布層1 1 4以及第二重布層l 2 8保持連接。一第三介電層1 3 0是形成于第二重布層1 2 8以及粘合膏1 2 4 之上，并有多個開口形成于第二重布層l 2 8之上。端點墊l 3 2是位于 第三介電層l 3 0之上且連接至第二重布層1 2 8，并連接至第一重布層 1 1 4以及襯底1 0 2的端點金屬接墊112。每封裝單元1 0 0間會定 義為一切割道(scribe line) 13 6，以便于每個單元的切割。在一實施例中，第一介電層l 1 0、第二介電層l 1 6以及第三介電 層l 3 0包含一彈性介電層、 一感光層(photosensitive layer)、 一硅 介電層、 一硅氧烷聚合物(SINR)層、 一聚亞酰胺(polyimide， PI)層 或硅樹脂(silicone resin)層。較佳的材料為包含硅氧烷聚合物(SINR)、 Dow Corning WL 5 Q 0 0是列及其合成物的硅介電材料所做成的彈性介電 材料。在另一實施例中，第一介電層l 1 0、第二介電層l 1 6及第三介 電層l 3 0是由包含聚亞酰胺(PI)或硅樹脂的材料所做成的。在較佳的 情況下，其是一感光層以利于制程的簡化。在一實施例中，第一重布層l 1 4及第二重布層1 2 8的材料是為一 包含鈦/銅/金合金(Ti/Cu/Au alloy)或鈦/銅/鎳/金合金(Ti/Cu/Ni/Au alloy)的合金。另外， 一晶種金屬層(seed metal layer)(未顯示于圖 中)是濺鍍于第一重布層l 1 4及第二重布層1 2 8中(形成重布層的一 部分)。第一介電層l 1 0是形成于第一晶粒1 0 4以及襯底1 Q 2之上并 填滿環(huán)繞于第一晶粒周圍的空間；由于第一介電層具有彈性特質，故可作 為緩沖區(qū)以吸收于溫度循環(huán)中介于第一晶粒l 0 4及襯底1 0 2間的熱機械應力。前述的堆棧結構構成基板柵格陣列(Land Grid Array, LGA) 型的封裝。圖2顯示出另一可行的實施例，導電球體或焊錫凸塊l 3 8是 形成于端點墊l 3 2上。此方式是為球門陣列型(Ball Grid Array, BGA) 的封裝。由于其它部分與圖1相似，因此省略詳細敘述。在球門陣列(BGA) 結構下，端點墊l 3 2是作為焊錫凸塊1 3 8下的球下金屬層(underba11 metal， UBM)。多個端點導電接墊l 3 2是形成于第二重布層1 2 8之上。較佳的情況下，襯底1 0 2的材料是為有機襯底例如FR4 、 FR 5 、 BT (Bismaleimide triazine)、具有己定義凹槽(defined cavity)的印刷 電路板(PCB)或具有預蝕刻電路(pre etching circuit)的Alloy 4 2。 較佳的情況下，具有高玻璃轉移溫度的有機襯底是為環(huán)氧化物型的FR 5或 BT型襯底。襯底1 0 2的材料也可為金屬、合金、玻璃、硅、陶瓷。Alloy 4 2是由4 2%鎳以及5 8%鐵所組成。也可使用Kovar，其成分為2 9% 鎳、1 7%鈷以及5 4%鐵。玻璃、陶瓷、硅亦可做為襯底。須注意的是， 上述材料僅為描述本發(fā)明而非用以限制本發(fā)明。環(huán)氧化物型有機襯底(FR5/BT)的熱膨脹系數(shù)(X/Y方向)約為1 6 而采用玻璃材料所制成的晶粒重布工具(die redistribution tool)則 約為5至8。但是，當采用FR5/BT材料所制成的晶粒重布工具時，由于 襯底與晶粒重布工具的熱膨脹系數(shù)為一致的，故不需要考慮晶粒移位的問 題。由于晶圓級封裝制程需經(jīng)歷數(shù)個高溫制程，而FR 5/BT型襯底無法于 溫度循環(huán)后(接近玻璃轉移溫度)回歸其原始位置，故會造成面板型(panel form)襯底上晶粒的移位。舉例來說，當使用玻璃材料所制成的重布工具 時，在形成介電層、熱固晶粒粘著材料等步驟后必須確保有機襯底可保持在原始位置并確認制程中沒有產(chǎn)生任何翹曲的問題。請參考圖3，其是根據(jù)本發(fā)明的一實施例的具有并排結構(side-by-side structure)的半導體組件封裝的剖面圖。本發(fā)明進一歩 提供了一具有多個個并排晶粒的并排結構3 0 0 。參照圖4 ，其是根據(jù)本發(fā)明的另一實施例的具有并排以及堆棧結構的 半導體組件封裝的剖面圖。本發(fā)明也提供了一具有多個個并排且互相堆棧 的晶粒的并排及堆棧結構4 0 0 。如圖5 (a)所示，襯底l 0 2可為圓型(round type),例如晶圓型 (wafer type),其直徑(diameter)可為2 0 0 、 3 0 0腿或更高。也 可以采用矩型(rectangular type),例如面板型。圖5 (a)為面板型襯 底l 0 2于制程結束后，未切割為個別晶粒前的圖示。如圖所示，襯底 1 0 2及位于其上的晶粒容納凹槽1 0 5是預形成的。在圖5 (a)中， 圖1的封裝單元是排列成矩陣型(matrix form)。參照圖5 (b)，其顯示 出一具有一預形成的晶粒容納凹槽l 0 5的襯底1 0 2的半導體組件封 裝，而覆蓋層l 3 4是形成于襯底1 0 2的下表面上。請參照圖6 (a)，由圖中可看出襯底l 0 2的周圍(邊緣)區(qū)域6 0 O未有任何晶粒容納凹槽形成。 一晶粒重布工具6 0 2，例如玻璃載具， 具有粘著材料(較佳的為UV固化型)6 0 4形成于玻璃工具6 0 2的周 圍區(qū)域6 0 0，用以在晶圓級封裝制程中處理(粘貼)有機襯底l 0 2， 如圖6 (b)所示。圖6 (c)為真空連接(vacuum bonding)及UV固化 后，玻璃載具6 0 2以及襯底1 Q 2的組合。參照圖7，其顯示出襯底l 0 2的邊緣區(qū)域不包含晶粒容納凹槽1 05，而在晶圓級封裝制程中，周圍區(qū)域6 0 0將用以粘貼玻璃載具6 0 2 (其中載具的材料可為玻璃、硅、陶瓷、印刷電路板及Alloy4 2等與晶 粒重布工具的熱膨脹系數(shù)相符的材料，為了克服由高溫固化所產(chǎn)生的晶粒 移位問題，襯底以及晶粒重布工具的材料是以相同材料為佳)。襯底l 0 2將與玻璃載具6 0 2粘接，并將于制程中固定及托住襯底l 0 2。在晶 圓級封裝制程結束后，由虛線所顯示出的區(qū)域6 0 0將由玻璃載具6 0 2 切除，而由虛線所定義的內(nèi)部區(qū)域將執(zhí)行切割制程(sawing process), 以便于封裝切割(package singulation)。在本發(fā)明的一實施例中，上述彈性介電層是為一種熱膨脹系數(shù)大于1 0 0 (ppm/°C)、延伸速率(elongation rate)約4 0 % (較佳的為3 0 。％至5 0 %)及硬度(hardness)介于塑料與橡膠間的材料。彈性介 電層的厚度是依照溫度循環(huán)試驗(temperature cycling test)期間重布 層/介電層界面中所累積的應力(stress)而決定。圖8顯示出粘貼于印刷電路板或母板S 4 0的封裝8 0 0的組合的 剖面圖。在圖8中，其顯示出與熱膨脹系數(shù)問題相關的主要部分。硅晶粒 8 0 4 (熱膨脹系數(shù)為2. 3)是封裝于一封裝結構的中。襯底8 0 2是 釆用FR 5或BT有機環(huán)氧型材料(熱膨脹系數(shù)約為1 6 )，而其熱膨脹系數(shù) 是與印刷電路板或母版8 4 0相同。晶粒8 0 4以及襯底8 0 2的間隙8 2 4是填滿彈性材料，用以吸收(介于晶粒以及FR5/BT襯底間)熱膨脹系數(shù)不相符時所產(chǎn)生的熱機械應力。另外，介電層8 1 0包含用以吸收晶 粒墊8 3 8以及印刷電路板8 4 0間的應力的彈性材料。重布層金屬8 1 4是銅/金的材料，而其熱膨脹系數(shù)是與印刷電路板8 4 0以及有機襯底8 0 2相同，皆約為l 6，而接觸凸塊(contact bump)的球下金屬層8 3 2是位于襯底8 0 2的端點金屬接墊上。印刷電路板的金屬墊8 4 2是 由銅所制成，而其熱膨脹系數(shù)是與印刷電路板8 4 0相同，皆大約為1 6 。 由上述敘述可發(fā)現(xiàn)，本發(fā)明可提供解決擴散式晶圓級封裝(Fan-out WLP) 的熱膨脹系數(shù)問題的方案。顯然的，本發(fā)明的結構可解決堆棧增層(built-up layers)(印刷電 路板以及襯底)下的熱膨脹系數(shù)相符的問題，并提供更加的可靠度(板上 不會產(chǎn)生X/Y方向的熱應力)，以及采用彈性介電層來吸收Z方向的應力。 切割步驟中只需考慮到襯底材料(環(huán)氧化物型)的影響。芯片邊緣以及凹 槽側壁的間隙8 2 4可填滿彈性介電材料用以吸收機械/熱應力。在一實施例中，第一重布層l 1 4以及第二重布層1 2 8的厚度是介 于2pjTi以及l(fā) 之間。鈦/銅合金(Ti/Cu alloy)是利用濺鍍(sputtering)技術所形成，例如晶種金屬層，而銅/金或銅/鎳/金合金 (Cu/Ni/Au alloy)是由電鍍(electroplating)技術所形成，利用電鍍 制程形成第一重布層l 1 4及第二重布層1 2 8可使第一1 1 4及第二 重布層l 2 8具有足夠的厚度以容忍溫度循環(huán)期間的熱膨脹系數(shù)不相符。 金屬墊可為鋁或銅或其組合。如果半導體組件的結構是利用硅氧烷聚合物 (SINR)為彈性介電層而銅為重布層，則根據(jù)未顯示于本說明書的應力分 析，累積于重布層/介電層界面中的應力是降低了。如圖1至圖5 (a)所示，第一重布層1 1 4以及第二重布層1 2 8 是分別由第一晶粒l 0 4以及第二晶粒1 2 0扇出(fans out)(擴散)， 并由通孔l 2 6互相耦合以與端點墊1 3 2連接。其不同于先前技術之處在于，上述第一晶粒l 0 4是配置于襯底1 0 2的預形成的凹槽1 0 5 內(nèi)，從而減低封裝的厚度。上述先前技術違反了減低晶粒封裝厚度的原則。 本發(fā)明的封裝將較先前技術為薄。再者，襯底1 0 2是于封裝前預先制備， 且晶粒容納凹槽l 0 5是于封裝前預先形成。因此，產(chǎn)能(throughput) 可較以往更為增進。本發(fā)明揭露一種具有低厚度以及良好熱膨脹系數(shù)效能 (good CTE performance)的擴散式晶圓級封裝技術。根據(jù)本發(fā)明的觀點，本發(fā)明進一歩提供了一種形成一半導體組件多晶 封裝的方法。其所需的步驟是如下所述。本發(fā)明是提供一襯底l 0 2，襯底l 0 2具有一預形成于其上表面內(nèi) 的晶粒容納凹槽l 0 5以及端點接墊1 1 2。接著，利用一揀選配置精細 對準系統(tǒng)重新分布至少第一晶粒l 0 4于一具有所需間距的晶粒重布工 具(未顯示)上(上述晶粒重布工具具有對準圖形以及用以粘貼第一晶粒 1 0 4的主動面的圖形膠)。載具6 0 2包含了位于載具6 0 2周圍區(qū)域 6 0 0的粘著材料6 0 4，用以粘接襯底102。接著，印刷粘著材料10 6于第一晶粒1 0 4的背面。具有載具6 0 2的襯底1 0 2是連接于第 一晶粒l 0 4的背面上并真空固化(vacuum cured),而后，將晶粒重布 工具由具有第一晶粒1 0 4以及載具6 0 2的襯底1 0 2分離。 一第一介 電層l 1 0是涂布于第一晶粒1 0 4以及襯底1 0 2上，并于后實行真空 程序。 一第一重布層l 1 4是形成于第一介電層1 1 0之上并耦合至第一 晶粒l 0 4。而一第二介電層l 1 6則形成于其上，用以覆蓋第一重布層1 1 4以及第一介電層110。接下來，至少第二晶粒l 2 0是配置于第二介電層1 1 6之上并由具有通孔1 2 6的粘合膏1 2 4覆蓋于其上。形成一第二重布層1 2 8以耦 合至第二晶粒1 2 0并填滿通孔1 2 6以與第一重布層1 1 4形成電性 連接。 一第三介電層l 3 0是形成于第二重布層1 2 8之上。第一晶粒l 0 4以及第二晶粒1 2 0分別具有多個接墊1 0 8以及多個接墊1 2 2 耦合至第一重布層1 1 4以及第二重布層1 2 8以由通孔1 2 6而互相 達成電性連接。之后，多個錫球(soldering balls) 1 3 8是焊接于第 二重布層l 2 8之上。在形成第一重布層l 1 4之前， 一晶種金屬層(未顯示)是濺鍍于第 一介電層l 1 0、金屬接墊l 1 2以及連接墊1 0 8的表面上。同樣的， 在形成第二重布層l 2 8之前， 一晶種金屬層也是濺鍍于通孔l 2 6的內(nèi) 表面以及粘合膏1 2 4與連接墊1 2 2的表面上。上述晶種金屬層的材料 包含鈦/銅。接著，于晶種金屬層上涂布光阻層(photoresist layer)(未 顯示)，并于光阻層蓋上掩膜(photo masking),以形成第一重布層1 1 4以及第二重布層1 2 8。 一銅/金或銅/鎳/金薄膜(film)是電鍍于封 裝的表面上。然后，剝離上述光阻層并由一種濕式蝕刻法(wet etching method)移除上述晶種金屬層，以形成封裝表面上的重布層。須注意的是，上述所提及的結構的材料以及排列僅為描述而非用以限 定本發(fā)明。根據(jù)不同導電的需求，上述結構的材料以及排列可依需求而加 以更動。本發(fā)明的制程包含了提供一具有對準圖形形成于其上的晶粒重布工 具。接著，在印刷圖形膠于上述工具上X用以粘貼晶粒的表面)后，利用 具有覆晶功能Xflip chip function)的揀選配置精細對準系統(tǒng)重新分布已知的好晶粒X即通過測試的晶粒)于一具有所需間距的晶粒重布工具 上。晶粒將由上述圖形膠粘貼于工具上。接下來，第一晶粒粘著材料是印刷于第一晶粒的背面X以彈性材料為佳)。之后，利用面板連接器Xpanel bonder)連接上述襯底于晶粒的背面；除了晶粒配置凹槽之外，襯底的上 表面是粘貼于圖形膠上，接著進行真空固化并將面板晶圓(panel wafer) 以及上述工具分離。另一可行的方法是采用具有精細對準的晶粒連接機(die bonder machine),分配第一晶粒粘著材料于襯底1 0 2的晶粒容納凹槽1 0 5上 方或者具有粘貼膠帶(tape)于其背面的第一晶粒l 0 4。第一晶粒l 0 4是配置于襯底1 0 2的晶粒容納凹槽1 0 5之上。第一晶粒粘著材料l 0 6是經(jīng)由熱固化(thermally cured)來確保第一晶粒1 0 4是粘貼于 襯底l 0 2之上。在將晶粒重新分布于襯底之上后，接著執(zhí)行由濕式(wet)及/或干式 清洗(dry clean)而清理晶粒表面的清理步驟。下一歩是將第一介電材 料涂布于面板上，接著執(zhí)行真空步驟以確保面板內(nèi)沒有氣泡產(chǎn)生。接下來， 執(zhí)行光刻蝕刻制程以形成連接通孔部位(via)(金屬接墊)、鋁連接墊及/ 或切割道(選擇性)，或者也可實行激光鉆孔制程。接著實行電槳清理步 驟(plasma clean st印)，以清理鋁連接墊及連接通孔的表面。下一步驟 是濺鍍鈦/銅以作為晶種金屬層，并將光阻涂布于介電層及晶種金屬層之 上，以利于形成重布金屬層(RDL)的圖案。接著，進行電鍍制程形成銅/ 金或銅/鎳/金以作為重布層金屬，之后，剝離上述光阻并由濕式蝕刻步驟 形成重布層金屬布線(RDL metal trace)。而后，下一步驟是以涂布或印刷方式制作頂介電層(top dielectric layer)并在其上形成接觸凸塊通 孔(contact bump via)以產(chǎn)生球下金屬層及/或形成切割線(選擇性)。在錫球配置或焊錫粘膠印刷之后，進行熱回流制程(heat re-flow procedure)以回流至襯底側邊(BGA型)。進行測試。面板晶圓級的最后 測試是利用垂直式探針卡(vertical probe card)執(zhí)行。在測試之后， 襯底是經(jīng)由切割以將上述封裝分割成為個別單元。接著，將上述封裝分別 揀選及配置于托盤(tray)或膠膜(tape)及巻帶(reel)等傳輸裝置上。根據(jù)本發(fā)明的觀點，本發(fā)明的優(yōu)點是如下所述。本發(fā)明的制程是為形 成面板晶圓的簡易方法，且容易在晶圓級制程中控制面板表面的粗糙度。 在制程中，面板(晶粒附于其上)的厚度可容易控制且不會產(chǎn)生晶粒移位 的問題?？擅獬⑸淠＞叩男枨蟛⒖杀苊饴N曲以及化學機械研磨制程(CMP process)。另外，具有預形成的晶粒容納凹槽以及端點金屬接墊(有機襯 底)的襯底是預先制備的；晶粒容納凹槽的尺寸等于晶粒的尺寸再于晶粒 每一邊加上大約5 Opim至l 0 0(im。其可填入彈性介電材料藉以吸收由硅 晶粒與襯底(FR5/BT)間的熱膨脹系數(shù)不相符所產(chǎn)生的熱應力，以作為 應力緩沖釋放區(qū)域。由于將簡易增層應用于晶粒的上表面，故可增加封裝 產(chǎn)率(減少制造周期的時間)。端點墊是形成于晶粒主動面的同一表面上。此外，上述晶粒配置制程是與目前的制程相同。本發(fā)明不需要填入任 何粘合膏(樹脂、環(huán)氧化合物、硅橡膠等)。熱膨脹系數(shù)不相符的問題是 于面板形成制程中克服，而晶粒及襯底FR4中間的深度只有約2 0 pm至 5 0,(作為晶粒配置后的厚度)，當晶粒配置于襯底的晶粒容納凹槽之 后，晶粒以及襯底的表面層級(surface level)將會是相同的。僅有硅介電材料(以硅材料的硅氧烷聚合物(SINR)為佳)是涂布于主動面以及 襯底(以FR5或BT為佳)的表面上。由于介電層(硅氧烷聚合物(SINR)) 是以感光層而形成接觸開口 (contacting open),故接墊是利用掩膜制程 (photo mask process)而形成。為了避免于填滿晶粒以及襯底的凹槽側 壁的間隙時產(chǎn)生氣泡，涂布介電材料(硅氧垸聚合物(SINR)時是采用真 空制程。在襯底與晶粒(芯片)連接之前，晶粒粘著材料是印刷于晶粒的 背面。封裝與基板層級的可靠度是較已知技術為佳，特別是在基板層級溫 度循環(huán)試驗，由于襯底與印刷電路板母板的熱膨脹系數(shù)完全相同，因此并 無熱機械應力提供至焊錫凸塊/球；而基板測試的溫度循環(huán)期間所造成的 先前失效模式(previous failure mode)(如錫球碎裂(solder ball crack))便較不易發(fā)生。因此可降低成本及簡化制程。亦易于形成多重晶 粒的封裝。根據(jù)上述，本發(fā)明所揭露的半導體組件多晶封裝結構及其方法可提供 先前技術所無法預期的效果，并解決先前技術的問題。需注意的是，本發(fā) 明可應用于晶圓或面板(LCD顯示器，印刷電路板/襯底)產(chǎn)業(yè)，并可修改及應用于其它方面上。本發(fā)明以較佳實施例說明如上，然其并非用以限定本發(fā)明所主張的專利權利范圍。其專利保護范圍當視本發(fā)明所附的權利要求范圍及其等同領域而定。凡熟悉此領域的技術者，在不脫離本專利精神或范圍內(nèi)，所作的更動或潤飾，均屬于本發(fā)明所揭示精神下所完成的等效改變或設計，且應 包含在本發(fā)明的權利要求范圍內(nèi)。
權利要求
1、一種半導體組件封裝結構，其特征在于，包含一襯底、具有至少一預設的晶粒容納凹槽及端點接墊形成于該襯底的上表面內(nèi)及其上；至少一第一晶粒配置于該晶粒容納凹槽內(nèi)；一第一介電層形成于該第一晶粒及該襯底上并填滿該第一晶粒及該襯底的間隙用以吸收其中的熱機械應力；一第一重布層形成于該第一介電層上并耦合至該第一晶粒；至少一第二介電層形成于該第一重布層上；一第二晶粒配置于該第二介電層上并由其上具有通孔的粘合膏環(huán)繞于其周圍；一第二重布層形成于該粘合膏上并填入該通孔；以及一第三介電層形成于該第二重布層上；其中該第一晶粒及該第二晶粒分別具有多個接墊耦合至該第一重布層及該第二重布層并由該通孔而互相達成電性連接。
2、 如權利要求l所述的半導體組件封裝結構，其特征在于，其中還 包含由該第一重布層及第二重布層耦合至該第一晶粒及該第二晶粒的連 接金屬。
3、 如權利要求l所述的半導體組件封裝結構，其特征在于，其中還 包含一覆蓋層形成于該襯底的下表面上。
4、 如權利要求l所述的半導體組件封裝結構，其特征在于，其中還 包含多個焊錫凸塊形成于該連接金屬上。—
5、 如權利要求1所述的半導體組件封裝結構，其特征在于，其中還包含一第一晶粒粘著材料形成于該第一晶粒及該襯底之間。
6、 如權利要求5所述的半導體組件封裝結構，其特征在于，其中該 第一晶粒粘著材料的材質包含彈性材料。
7、 如權利要求l所述的半導體組件封裝結構，其特征在于，其中還 包含一第二晶粒粘著材料形成于該第二晶粒及該第二介電層之間。
8、 如權利要求7所述的半導體組件封裝結構，其特征在于，其中該 第二晶粒粘著材料的材質包含彈性材料。
9、 如權利要求l所述的半導體組件封裝結構，其特征在于，其中還 包含一晶種金屬層濺鍍于該第一重布層及該第二重布層中。
10、 一種形成一半導體組件封裝的方法，其特征在于，包含提供一襯底、具有至少一預設的晶粒容納凹槽及端點接墊形成于該襯 底的上表面內(nèi)及其上；采用一揀選配置精細對準系統(tǒng)以重新分布至少一第一晶粒于一具有 所需間距的晶粒重布工具，且該晶粒重布工具包含粘著材料于其周圍區(qū)域 用以粘接該襯底；粘貼一粘著材料于該第一晶粒的背面上；連接該襯底至該晶粒背面，并于固化后將該襯底從該晶粒重布工具分離；涂布一第一介電層于該第一晶粒及該襯底上，接著實行真空步驟；形成一第一重布層于該第一介電層上并耦合至該第一晶粒； 形成一第二介電層用以覆蓋該第一重布層；粘貼一第二晶粒于該第二介電層上并由具有通孔的粘合膏所覆蓋； 形成一第二重布層以耦合至該第二晶粒并填滿該通孔以與第一重布 層電性連接；以及形成一第三介電層于該第二重布層上；其中該第一晶粒及該第二晶粒分別具有多個接墊耦合至該第一重布 層及該第二重布層并由該通孔而互相達成電性連接。
全文摘要
本發(fā)明是提供一種半導體組件封裝結構，包含一上表面具有至少一預形成的晶粒容納凹槽以及端點金屬接墊的襯底。至少一第一晶粒是配置于上述晶粒容納凹槽之內(nèi)。一第一介電層是形成于第一晶粒與襯底之上并填滿于第一晶粒以及襯底間的間隙，用以吸收其中的熱機械應力(thermal mechanical stress)。一第一重布層(RDL)是形成于第一介電層之上并耦合至第一晶粒。一第二介電層是形成于第一重布層之上，而一第二晶粒是配置于第二介電層之上，并由具有通孔在其上的粘合膏(core pastes)環(huán)繞于其周圍。一第二重布層是形成于上述粘合膏之上以填滿上述通孔，而一第三介電層是形成于第二重布層之上。
文檔編號H01L21/60GK101261984SQ20081008348
公開日2008年9月10日 申請日期2008年3月7日 優(yōu)先權日2007年3月8日
發(fā)明者楊文焜, 許獻文 申請人:育霈科技股份有限公司