專利名稱：具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種發(fā)光二極管芯片封裝結(jié)構(gòu)及其封裝方法，尤指一種具 有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)及其封裝方法。
背景技術(shù)：
請參閱圖l所示，其為習(xí)知發(fā)光二極管的封裝方法流程圖。由流程圖中可 知，現(xiàn)有發(fā)光二極管的封裝方法，其步驟包括首先，提供多個(gè)封裝完成的發(fā)
光二極管(pACkAgedLED) (S100);接著，提供一條狀基板本體(stripped suBstrAte Body)，其上具有一正極導(dǎo)電軌跡(positive eleCtrode trACe)與-一 負(fù)極導(dǎo)電軌跡(negAtive eleCtrodetrACe) (S102);最后，依序?qū)⒚恳粋€(gè)封 裝完成的發(fā)光二極管(pACkAgedLED)設(shè)置在該條狀基板本體上，并將每一 個(gè)封裝完成的發(fā)光二極管(pACkAgedLED)的正、負(fù)極端分別電性連接于該 條狀基板本體的正、負(fù)極導(dǎo)電軌跡(S104)。
然而，關(guān)于上述現(xiàn)有發(fā)光二極管的封裝方法，由于每一顆封裝完成的發(fā)光 二極管(pACkAgedLED)必須先從一整塊發(fā)光二極管封裝切割下來，然后再 以表面粘著技術(shù)(SMT)工藝，將每一顆封裝完成的發(fā)光二極管(pACkAged LED)設(shè)置于該條狀基板本體上，因此無法有效縮短其工藝時(shí)間。再者，由于 現(xiàn)有發(fā)光二極管的封裝結(jié)構(gòu)無任何的保護(hù)裝置，因此常造成供電或其它不穩(wěn)定 的情形發(fā)生。
由上可知，目前現(xiàn)有發(fā)光二極管的封裝方法及其封裝結(jié)構(gòu)，顯然具有不便 與缺失存在，而待加以改善者。
因此，本發(fā)明人有感上述缺失的可改善，且依據(jù)多年來從事此方面的相關(guān) 經(jīng)驗(yàn)，悉心觀察且研究，并配合學(xué)理的運(yùn)用，而提出一種設(shè)計(jì)合理且有效改善 上述缺失的本發(fā)明
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，在于提供一種具有多功能整合芯片的發(fā)光二 極管封裝結(jié)構(gòu)及其封裝方法。本發(fā)明的發(fā)光二極管芯片封裝結(jié)構(gòu)使用一芯片單 元(Chip unit)，并且將該芯片單元整合于發(fā)光二極管芯片封裝結(jié)構(gòu)中，因此 該發(fā)光二極管芯片封裝結(jié)構(gòu)的發(fā)光二極管芯片能得到較佳的保護(hù)，并且能發(fā)揮 較佳的發(fā)光效果及延長使用壽命。
再者，本發(fā)明通過芯片直接封裝(ChipOnBoArd， COB)工藝并利用壓 模(die mold)的方式，以使得本發(fā)明可有效地縮短其工藝時(shí)間，而能進(jìn)行大 量生產(chǎn)。此外，本發(fā)明的結(jié)構(gòu)設(shè)計(jì)更適用于各種光源，諸如背光模塊、裝飾燈 條、照明用燈、或是掃描儀光源等應(yīng)用，皆為本發(fā)明所應(yīng)用的范圍與產(chǎn)品。
為了解決上述技術(shù)問題，根據(jù)本發(fā)明的其中一種方案，提供一種具有多功 能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其包括 一基板單元(suBstrAteunit)、 一發(fā)光單元(light-emitting unit)、 一芯片單元(Chip unit)、及一封裝膠體單 元(pACkAge Colloid unit)。
再者，該發(fā)光單元具有多個(gè)電性地設(shè)置于該基板單元上的發(fā)光二極管芯片 (LED Chip)。該芯片單元電性地設(shè)置于該基板單元上，并且該芯片單元設(shè) 置于該發(fā)光單元與一電源(power sourCe)之間。該封裝膠體單元覆蓋于該等 發(fā)光二極管芯片上。
再者，上述發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步包括下列七種實(shí)施態(tài)樣
第一種實(shí)施態(tài)樣該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀 熒光膠體(stripped fluoresCent Colloid)。
第二種實(shí)施態(tài)樣該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀
熒光膠體(stripped fluoresCent Colloid)，并且該條狀熒光膠體的上表面及前 表面分別具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面 (Colloid light-exiting surfACe)。此外，該發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步 包括 一框架單元(frAme unit)，其用于包覆該條狀熒光膠體而只露出該條 狀熒光膠體的側(cè)表面。
第三種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluoresCentColloid)。
第四種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的
熒光膠體(fluoresCent Colloid)。此外，該發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步包括.. 一框架單元(frAme unit)，其具有多個(gè)框架層，并且每一個(gè)框架層用 于圍繞該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的上表面。
第五種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluorescent Colloid)。此外，該發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步 包括 一框架單元(frAme unit)，其用于圍繞該等熒光膠體而只露出該等熒 光膠體的上表面，其中該框架單元為一不透光框架層(opAque frAme lAyer)。
第六種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluorescent Colloid)，并且每一個(gè)熒光膠體的上表面及前表面分別 具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面(Colloid light-exiting surfACe)。此外，該發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步包括一 框架單元(frAme unit)，其具有多個(gè)框架層，并且每一個(gè)框架層用于包覆該 相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的側(cè)表面。
第七種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluorescent Colloid)，并且每一個(gè)熒光膠體的上表面及前表面分別 具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面(Colloid light-exiting surfACe)。此外，該發(fā)光二極管芯片封裝結(jié)構(gòu)更進(jìn)一步包括一 框架單元(frAme unit)，其用于包覆該等熒光膠體而只露出該等熒光膠體的 側(cè)表面。
為了解決上述技術(shù)問題，根據(jù)本發(fā)明的其中一種方案，提供一種具有多功 能整合芯片的發(fā)光二極管芯片封裝方法，其包括下列步驟首先，提供一基板 單元(suBstrAteunit);接著，電性地設(shè)置一發(fā)光單元(light-emitting unit)于 該基板單元上，其中該發(fā)光單元具有多個(gè)發(fā)光二極管芯片(LED Chip);然 后，電性地設(shè)置一芯片單元(Chip unit)于該基板單元上，其中該芯片單元設(shè) 置于該發(fā)光單元與一電源(power sourCe)之間；接下來，覆蓋一封裝膠體單 元(pACkAge Colloid unit)于該等發(fā)光二極管芯片上。
另外，該發(fā)光二極管芯片封裝方法更進(jìn)一步包括下例七種實(shí)施態(tài)樣 第一種實(shí)施態(tài)樣該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀 熒光膠體(stripped fluoresCent Colloid)。
第二種實(shí)施態(tài)樣該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀
熒光膠體(stripped fluoresCent Colloid)，并且該條狀熒光膠體的上表面及前表面分別具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面 (Colloid light-exiting surfACe)。此外，上述覆蓋該封裝膠體單元于該等發(fā)光 二極管芯片上的步驟后，更進(jìn)一步包括通過一框架單元(frAme unit)，以 包覆該條狀熒光膠體而只露出該條狀熒光膠體的側(cè)表面。
第三種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluoresCent Colloid)。
第四種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的
熒光膠體(fluoresCent Colloid)。此外，上述覆蓋該封裝膠體單元于該等發(fā)光 二極管芯片上的步驟后，更進(jìn)一步包括提供一具有多個(gè)框架層的框架單元 (frAme unit),并且每一個(gè)框架層用于圍繞該相對應(yīng)的熒光膠體而只露出該 相對應(yīng)熒光膠體的上表面。
第五種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluoresCent Colloid)。此外，上述覆蓋該封裝膠體單元于該等發(fā)光 二極管芯片上的步驟后，更進(jìn)一步包括通過一框架單元(frAme unit)，以 圍繞該等熒光膠體而只露出該等熒光膠體的上表面。
第六種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluoresCent Colloid)，并且每一個(gè)熒光膠體的上表面及前表面分別 具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面(Colloid light-exiting surfACe)。此外，上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯 片上的步驟后，更進(jìn)一步包括提供一具有多個(gè)框架層的框架單元(frAme unit)，并且每一個(gè)框架層用于包覆該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒 光膠體的側(cè)表面。
第七種實(shí)施態(tài)樣該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的 熒光膠體(fluoresCent Colloid)，并且每一個(gè)熒光膠體的上表面及前表面分別 具有一膠體弧面(Colloid CAmBered surfACe)及一膠體出光面(Colloid light-exiting surfACe)。此外，上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯 片上的步驟后，更進(jìn)一步包括通過一框架單元(frAme unit)，以包覆該等 熒光膠體而只露出該等熒光膠體的側(cè)表面。
因此，該等發(fā)光二極管芯片通過該芯片單元的使用，能得到較佳的保護(hù)， 并且能發(fā)揮較佳的發(fā)光效果及延長使用壽命，并且本發(fā)明通過芯片直接封裝(ChipOnBoArd， COB)工藝并利用壓模(diemold)的方式，以使得本發(fā)明 可有效地縮短其工藝時(shí)間，而能進(jìn)行大量生產(chǎn)。
為了能更進(jìn)一步了解本發(fā)明為達(dá)成預(yù)定目的所采取的技術(shù)、手段及功效， 請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，相信本發(fā)明的目的、特征與特點(diǎn)， 當(dāng)可由此得一深入且具體的了解，然而所附圖式僅提供參考與說明用，并非用 來對本發(fā)明加以限制。


圖1為習(xí)知發(fā)光二極管封裝方法的流程圖2為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第一實(shí) 施例的流程圖2A至圖2C分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝 方法的第一實(shí)施例的封裝流程示意圖； 圖2D為第2C圖的2—2剖面圖3A為本發(fā)明芯片單元的第一種排列方式的示意圖； 圖3B為本發(fā)明芯片單元的第二種排列方式的示意圖； 圖4為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第二實(shí) 施例的流程圖4A至圖4B分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝 方法的第二實(shí)施例的部分封裝流程示意圖； 圖4C為圖4B的4_4剖面圖5為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第三實(shí) 施例的流程圖5A為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第三實(shí) 施例的部分封裝流程示意圖5B為圖5A的5 — 5剖面圖6為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第四實(shí) 施例的流程圖6A至圖6B分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝 方法的第四實(shí)施例的部分封裝流程示意圖；圖6C為圖6B的6 — 6剖面圖7為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第五實(shí)
施例的流程圖7A至第圖7B分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封 裝方法的第五實(shí)施例的部分封裝流程示意圖； 圖7C為圖7B的7 — 7剖面圖8為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第六實(shí) 施例的流程圖8A至圖8B分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝 方法的第六實(shí)施例的部分封裝流程示意圖； 圖8C為圖8B的8 — 8剖面圖9為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第七實(shí) 施例的流程圖9A至圖9B分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝 方法的第七實(shí)施例的部分封裝流程示意圖；以及
圖9C為圖9B的9 一9剖面圖。
其中，附圖標(biāo)記為
基板單元 1基板本體10
金屬層10A
電木層10B
正極導(dǎo)電軌跡11
負(fù)極導(dǎo)電軌跡12
發(fā)光單元 2發(fā)光二極管芯片20
正極端201
負(fù)極端202
芯片單元 3定電流芯片31
脈沖寬度調(diào)變控制芯片32
區(qū)域控制芯片33
過熱保護(hù)芯片34
過電流保護(hù)芯片35過電壓保護(hù)芯片36
抗電磁干擾芯片37
抗靜電芯片38
電源p正極順Pl
負(fù)極端P2
封裝膠體單元4A
封裝膠體單元4B膠體弧面權(quán)
膠體出光面41B
封裝膠體單元4C熒光膠體40C
封裝膠體單元4D熒光膠體40D
封裝膠體單元4e熒光膠體40e
封裝膠體單元4f熒光膠體40f
膠體弧面400f
膠體出光面401f
封裝膠體單元4g熒光膠體40g
膠體弧面400g
膠體出光面401g
框架單元5B
框架單元5D框架層50D
框架單元5e
框架單元5f框架層50f
框架單元5g
具體實(shí)施例方式
請參閱圖2、圖2A至圖2C、及圖2D所示，其中圖2為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第一實(shí)施例的流程圖；圖2A至圖2C 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第一實(shí)施例 的封裝流程示意圖；圖2D為圖2C的2 — 2剖面圖。
請配合圖2及圖2A所示，本發(fā)明的第一實(shí)施例提供一種具有多功能整合 芯片的發(fā)光二極管芯片封裝方法，其包括下列步驟首先，提供一基板單元(suBstrAteunit) 1，其中該基板單元具有一基板本4本(suBstrAte Body) 10、 及分別形成于該基板本體10上的一正極導(dǎo)電軌跡(positive electrode trACe) ll與一負(fù)極導(dǎo)電軌跡(negAtive eleCtrode trACe) 12 (S200)。
再者，依據(jù)設(shè)計(jì)者的需要，該基板單元l可為一印刷電路板(PCB)、 一 軟基板(flexiBlesuBstrAte)、 一鋁基板(Aluminum suBstrAte)、-一陶瓷基板
(CerAmiC suBstrAte)、或一銅基豐反(Copper suBstrAte)。此夕卜，該基板本 體10包括一金屬層(metAllAyer) 10A及一成形在該金屬層10A上的電木層
(BAkelite lAyer) 10B，并且該正、負(fù)極導(dǎo)電軌跡(11、 12)可為鋁線路
(Aluminum CirCuit)或銀線路(silver CirCuit)。
請配合圖2及圖2B所示，本發(fā)明的第一實(shí)施例更進(jìn)一步包括電性地設(shè) 置一發(fā)光單元(light-emitting unit) 2于該基板本體10上，其中該發(fā)光單元2 具有多個(gè)發(fā)光二極管芯片(LED Chip) 20 (S202);然后，電性地設(shè)置一芯 片單元(Chip unit) 3于該基板本體10上，其中該芯片單元3設(shè)置于該發(fā)光單 元2與一電源(power sourCe) P之間(S204)，其中該電源P具有一電性連 接于該正極導(dǎo)電軌跡11的正極端P1及一電性連接于該負(fù)極導(dǎo)電軌跡12的負(fù) 極端P2。
再者，每一個(gè)發(fā)光二極管芯片20具有分別電性連接于該基板單元1的正、 負(fù)極導(dǎo)電軌跡(11、 12)的一正極端(positive eleCtrode side) 201與一負(fù)極端 (negAtive eleCtrode side) 202。另外，依據(jù)不同的設(shè)計(jì)需求，該芯片單元3 可為一定電流芯片(ConstAnt-Current Chip)、 一脈沖寬度調(diào)變(Pulse Width ModulAtion， PWM)控制芯片、 一區(qū)域控制芯片(zone Control Chip)、 一過 熱保護(hù)(Over-TemperAture Protection, OTP)芯片、 一過電流保護(hù)(Over-Current Protection, OCP)芯片、 一過電壓保護(hù)(Over-VoltAge Protection, OVP)芯 片、 一抗電磁干擾(Anti-EleCtromAgnetiC Interference, Anti-EMI)芯片、或 一抗靜電(Anti-EleCtrostAtiCDisChArge， Anti-ESD)芯片?；蛘撸撔酒瑔?元3為一定電流芯片、 一脈沖寬度調(diào)變控制芯片、 一區(qū)域控制芯片、 一過熱保 護(hù)芯片、 一過電流保護(hù)芯片、 一過電壓保護(hù)芯片、 一抗電磁干擾芯片、及一抗 靜電芯片的任意組合。
此外，請參閱圖3A及圖3B所示，其分別為本發(fā)明芯片單元的第一種及 第二種排列方式的示意圖。由該等圖中可知，該芯片單元3可由一定電流芯片31、 一脈沖寬度調(diào)變控制芯片32、 一區(qū)域控制芯片33、 一過熱保護(hù)芯片34、 一過電流保護(hù)芯片35、 一過電壓保護(hù)芯片36、 一抗電磁干擾芯片37、及一抗 靜電芯片38組合而成。再者，該定電流芯片31、該脈沖寬度調(diào)變控制芯片32、 該區(qū)域控制芯片33、該過熱保護(hù)芯片34、該過電流保護(hù)芯片35、該過電壓保 護(hù)芯片36、該抗電磁干擾芯片37、及該抗靜電芯片38可并聯(lián)(pArAlld)在 一起(如圖3A所示)，或者該定電流芯片31、該脈沖寬度調(diào)變控制芯片32、 該區(qū)域控制芯片33、該過熱保護(hù)芯片34、該過電流保護(hù)芯片35、該過電壓保 護(hù)芯片36、該抗電磁干擾芯片37、及該抗靜電芯片38可串聯(lián)(series)在一 起(如圖3B所示)。
請配合圖2、圖2C及圖2D所示，本發(fā)明的第一實(shí)施例更進(jìn)一步包括 覆蓋一封裝膠體單元(pACkAge Colloid unit) 4A于該等發(fā)光二極管芯片20 上(S206)。再者，該封裝膠體單元4A為一相對應(yīng)該等發(fā)光二極管芯片20 的條狀熒光膠體(stripped fluorescent Colloid)，并且該條狀熒光膠體可「由 一硅膠(siliCon)與一熒光粉(fluorescentpowder)混合而成」或「由一環(huán)氧 樹脂(epoxy)與一熒光粉(fluorescentpowder)混合而成」。
請參閱圖4、圖4A至圖4B、及圖4C所示，其中圖4為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第二實(shí)施例的流程圖；圖4A至圖4B 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第二實(shí)施例 的部分封裝流程示意圖；圖4C為圖4B的4一4剖面圖。
由圖4的流程圖中可知，第二實(shí)施例的步驟S300至S304分別與第一實(shí)施 例的步驟S200至S204相同。亦即，步驟S300等同于第一實(shí)施例的圖2A的 示意圖說明；步驟S302及S304等同于第一實(shí)施例的圖2B的示意圖說明。
請參閱圖4及圖4A所示，本發(fā)明第二實(shí)施例的步驟S304之后，更進(jìn)一 步包括覆蓋一封裝膠體單元(pACkAge Colloid unit) 4B于該等發(fā)光二極管 芯片20上，并且該封裝膠體單元4B的上表面及前表面分別具有一膠體弧面 (Colloid CAmBered surfACe) 40B及一膠體出光面(Colloid light-exiting surfACe) 41B (S306)。再者，該封裝膠體單元4B可為一相對應(yīng)該等發(fā)光二 極管芯片20的條狀熒光膠體(stripped fluoresCent Colloid)，因此該條狀熒光 膠體的上表面及前表面分別為該膠體弧面(Colloid CAmBered surfACe) 40B 及該膠體出光面(Colloid light-exiting surfACe) 41B。請參閱圖4、圖4B及圖4C所示，本發(fā)明第二實(shí)施例更進(jìn)一步包括通過
一框架單元(frAme unit) 5B，以包覆該封裝膠體單元4B而只露出該封裝膠 體單元4B的側(cè)表面(即為該膠體出光面41B) (S308)，并且該框架單元5B 為一不透光框架層(opAque frAme 1 Ayer)。
請參閱圖5、圖5A及圖5B所示，其中圖5為本發(fā)明具有多功能整合芯 片的發(fā)光二極管芯片封裝方法的第三實(shí)施例的流程圖；圖5A為本發(fā)明具有多 功能整合芯片的發(fā)光二極管芯片封裝方法的第三實(shí)施例的部分封裝流程示意 圖；圖5B為圖5A的5 — 5剖面圖。
由圖5的流程圖中可知，第三實(shí)施例的步驟S400至S404分別與第一實(shí)施 例的步驟S200至S204相同。亦即，步驟S400等同于第-一實(shí)施例的圖2A的 示意圖說明；步驟S402及S404等同于第一實(shí)施例的圖2B的示意圖說明。再 者，配合圖5A及圖5B所示，本發(fā)明第三實(shí)施例的歩驟S404之后，更進(jìn)一歩 包括分別覆蓋多個(gè)熒光膠體(fluorescent Colloid) 40C于該等發(fā)光二極管芯 片20上(S406)，其中該等熒光膠體40C組成一封裝膠體單元4C。
請參閱圖6、圖6A至圖6B、及圖6C所示，其中圖6為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第四實(shí)施例的流程圖;圖6A至圖6B 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第四實(shí)施例 的部分封裝流程示意圖；圖6C為圖6B的6—6剖面圖。
由圖6的流程圖中可知，第四實(shí)施例的步驟S500至S504分別與第一實(shí)施 例的歩驟S200至S204相同。亦即，步驟S500等同于第一實(shí)施例的圖2A的 示意圖說明；步驟S502及S504等同于第一實(shí)施例的圖2B的示意圖說明。
請參閱圖6及圖6A所示，本發(fā)明第四實(shí)施例的步驟S504之后，更進(jìn)一 歩包括分別覆蓋多個(gè)熒光膠體(fluorescent Colloid) 40D于該等發(fā)光二極管 芯片20上(S506)，其中該等熒光膠體40D組成一封裝膠體單元4D;然后， 提供一具有多個(gè)框架層50D的框架單元(frAmeimit) 5D，并且每一個(gè)框架層 50D用于圍繞該相對應(yīng)的熒光膠體40D而只露出該相對應(yīng)熒光膠體40D的上 表面(S508)，其中該等框架層50D為多個(gè)不透光框架層(opAquefrAme 1Ayer)。
請參閱圖7、圖7A至圖7B、及圖7C所示，其中圖7為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第五實(shí)施例的流程圖；圖7A至圖7B 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第五實(shí)施例的部分封裝流程示意圖；圖7C為圖7B的7 — 7剖面圖。
由圖7的流程圖中可知，第五實(shí)施例的步驟S600至S604分別與第一實(shí)施 例的步驟S200至S204相同。亦即，步驟S600等同于第一實(shí)施例的圖2A的 示意圖說明；步驟S602及S604等同于第一實(shí)施例的圖2B的示意圖說明。
請參閱圖7及圖7A所示，本發(fā)明第五實(shí)施例的步驟S604之后，更進(jìn)一 步包括分別覆蓋多個(gè)熒光膠體(fluorescent Colloid) 40e于該等發(fā)光二極管 芯片20上(S606)，其中該等熒光膠體40e組成一封裝膠體單元4e;然后， 通過一框架單元(frAme unit) 5e,以圍繞該等熒光膠體40e而只露出該等熒 光膠體40e的上表面(S608)，其中該框架單元5e為一不透光框架層(opAque frAme 1Ayer)。
請參閱圖8、圖8A至圖8B、及圖8C所示，其中圖8為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第六實(shí)施例的流程圖;倒8A至圖8B 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第六實(shí)施例 的部分封裝流程示意圖；圖8C為圖8B的8 — 8剖面圖。
由圖8的流程圖中可知，第六實(shí)施例的步驟S700至S704分別與第一實(shí)施 例的步驟S200至S204相同。亦即，步驟S700等同于第一實(shí)施例的圖2A的 示意圖說明；步驟S702及S704等同于第一實(shí)施例的圖2B的示意圖說明。
請參閱圖8及圖8A所示，本發(fā)明第六實(shí)施例的步驟S704之后，更進(jìn)一 步包括分別覆蓋多個(gè)熒光膠體(fluorescent Colloid) 40f于該等發(fā)光二極管 芯片20上，并且每一個(gè)熒光膠體40f的上表面及前表面分別具有一膠體弧面 (Colloid CAmBered surfACe) 400f及一膠體出光面(Colloid light-exiting surfACe) 401f (S706)。再者，該等熒光膠體40f組合成一封裝膠體單元 (pACkAge Colloid unit) 4f。
請參閱圖8、圖8B及圖8C所示，本發(fā)明第六實(shí)施例更進(jìn)一步包括提供 一具有多個(gè)框架層50f的框架單元(frAme unit) 5f，并且每一個(gè)框架層50f 用于包覆該相對應(yīng)的熒光膠體40f而只露出該相對應(yīng)熒光膠體40f的側(cè)表面 (S708)，其中該等框架層50f為多個(gè)不透光框架層(opAque frAme lAyer)。
請參閱圖9、圖9A至圖9B、及圖9C所示，其中圖9為本發(fā)明具有多功 能整合芯片的發(fā)光二極管芯片封裝方法的第七實(shí)施例的流程圖；圖9A至圖9B 分別為本發(fā)明具有多功能整合芯片的發(fā)光二極管芯片封裝方法的第七實(shí)施例的部分封裝流程示意圖；圖9C為圖9B的9 一 9剖面圖。
由圖9的流程圖中可知，第七實(shí)施例的步驟S800至S804分別與第一實(shí)施 例的步驟S200至S204相同。亦即，步驟S800等同于第一實(shí)施例的圖2A的 示意圖說明；步驟S802及S804等同于第一實(shí)施例的圖2B的示意圖說明。
請參閱圖9及圖9A所示，本發(fā)明第七實(shí)施例的步驟S804之后，更進(jìn)一 步包括分別覆蓋多個(gè)熒光膠體(fluorescent Colloid) 40g于該等發(fā)光二極管 芯片20上，并且每一個(gè)熒光膠體40g的上表面及前表面分別具有一膠體弧面 (Colloid CAmBered surfACe) 400g及一膠體出光面(Colloid light-exiting surfACe) 401g (S806)。再者，該等熒光膠體40g組合成一封裝膠體單元 (pACkAge Colloid unit) 4g。
請參閱圖9、圖9B及圖9C所示，本發(fā)明第七實(shí)施例更進(jìn)一步包括通過 一框架單元(frAme unit) 5g，以包覆該等熒光膠體40g而只露出該等熒光膠 體40g的側(cè)表面(S808)，其中該框架單元5g為一不透光框架層(opAque frAme lAyer)。
綜上所述，本發(fā)明的發(fā)光二極管芯片封裝結(jié)構(gòu)使用一芯片單元(Chip unit)，并且將該芯片單元整合于發(fā)光二極管芯片封裝結(jié)構(gòu)中，因此該發(fā)光二 極管芯片封裝結(jié)構(gòu)的發(fā)光二極管芯片能得到較佳的保護(hù)，并且能發(fā)揮較佳的發(fā) 光效果及延長使用壽命。
再者，本發(fā)明通過芯片直接封裝(Chip OnBoArd， COB)工藝并利用壓 模(die mold)的方式，以使得本發(fā)明可有效地縮短其工藝時(shí)間，而能進(jìn)行大 量生產(chǎn)。此外，本發(fā)明的結(jié)構(gòu)設(shè)計(jì)更適用于各種光源，諸如背光模塊、裝飾燈 條、照明用燈、或是掃描儀光源等應(yīng)用，皆為本發(fā)明所應(yīng)用的范圍與產(chǎn)品。
因此，該等發(fā)光二極管芯片通過該芯片單元的使用，能得到較佳的保護(hù)， 并且能發(fā)揮較佳的發(fā)光效果及延長使用壽命，并且本發(fā)明通過芯片直接封裝 (ChipOnBoArd， COB)工藝并利用壓模(diemold)的方式，以使得本發(fā)明 可有效地縮短其工藝時(shí)間，而能進(jìn)行大量生產(chǎn)。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，在 不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明 作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的 權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1、一種具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于，包括一基板單元；一發(fā)光單元，其具有多個(gè)電性地設(shè)置于該基板單元上的發(fā)光二極管芯片；一芯片單元，其電性地設(shè)置于該基板單元上，并且該芯片單元設(shè)置于該發(fā)光單元與一電源之間；以及一封裝膠體單元，其覆蓋于該等發(fā)光二極管芯片上。
2、 如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該基板單元為一印刷電路板、 一軟基板、 一鋁基板、 一陶瓷基板、 或一銅基板。
3、 如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于該基板單元具有一基板本體、及分別形成于該基板本體上的一正極 導(dǎo)電軌跡與一負(fù)極導(dǎo)電軌跡。
4、 如權(quán)利要求3所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于該基板本體包括一金屬層及一成形在該金屬層上的電木層。
5、 如權(quán)利要求3所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于該正、負(fù)極導(dǎo)電軌跡為鋁線路或銀線路。
6、 如權(quán)利要求3所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于每一個(gè)發(fā)光二極管芯片具有分別電性連接于該基板單元的正、負(fù)極導(dǎo)電軌跡的一正極端與一負(fù)極端。
7、 如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該芯片單元為一定電流芯片(ConstAnt-Current Chip)、 一脈沖寬 度調(diào)變控制芯片(PWM Control Chip)、 一區(qū)域控制芯片(zone Control Chip)、 一過熱保護(hù)芯片(OTP Chip)、 一過電流保護(hù)芯片(OCP Chip)、 一過電壓 保護(hù)芯片(OVP Chip)、 一抗電磁干擾芯片(Anti-EMI Chip)、或一抗靜電 芯片(Anti-ESDChip)。
8、 如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該芯片單元為一定電流芯片(ConstAnt-Current Chip)、 一脈沖寬 度調(diào)變控制芯片(PWM Control Chip)、 一區(qū)域控制芯片(zone Control Chip)、--過熱保護(hù)芯片(OTP Chip)、 一過電流保護(hù)芯片(OCP Chip)、 一過電壓保護(hù)芯片(OVP Chip)、 一抗電磁干擾芯片(Anti-EMI Chip)、及一抗靜電 芯片(Anti-ESDChip)的任意組合。
9 、如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該芯片單元由一定電流芯片(ConstAnt-Current Chip)、 一脈沖寬 度調(diào)變控制芯片(PWM Control Chip)、 一區(qū)域控制芯片(zone Control Chip)、 一過熱保護(hù)芯片(OTP Chip)、 一過電流保護(hù)芯片(OCP Chip)、-一過電壓 保護(hù)芯片(OVP Chip)、 一抗電磁干擾芯片(Anti-EMI Chip)、及一抗靜電 芯片(Anti-ESDChip)組合而成。
10、如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀熒光膠體。 .
11、如權(quán)利要求IO所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于該條狀熒光膠體由一硅膠(silicon)與一熒光粉(fluorescent powder)混合而成或由一環(huán)氧樹月旨(epoxy)與一熒光粉(fluoresCent powder) 混合而成。
12、 如權(quán)利要求IO所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于，更進(jìn)一步包括 一框架單元，其用于包覆該條狀熒光膠體而只露 出該條狀熒光膠體的側(cè)表面，其中該條狀熒光膠體的上表面及前表面分別具有 一膠體弧面及一膠體出光面，并且該框架單元為一不透光框架層。
13、 如權(quán)利要求1所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其 特征在于該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的熒光膠體。
14、 如權(quán)利要求13所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于每一個(gè)熒光膠體由一硅膠(silicon)與一熒光粉(fluorescent powder)混合而成或由一環(huán)氧禾對月旨(epoxy)與一熒光教、(fluoresCentpowder) 混合而成。
15、 如權(quán)利要求13所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于，更進(jìn)一步包括 一框架單元，其具有多個(gè)框架層，并且每一個(gè)框 架層用于圍繞該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的上表面，其中 該等框架層為多個(gè)不透光框架層。
16、 如權(quán)利要求13所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)，其特征在于，更進(jìn)一歩包括 一框架單元，其用于圍繞該等熒光膠體而只露出 該等熒光膠體的上表面，其中該框架單元為一不透光框架層。
17、 如權(quán)利要求13所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于，更進(jìn)一步包括 一框架單元，其具有多個(gè)框架層，并且每一個(gè)框 架層用于包覆該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的側(cè)表面，其中 每一個(gè)熒光膠體的上表面及前表面分別具有一膠體弧面及一膠體出光面，并且 該等框架層為多個(gè)不透光框架層。
18、 如權(quán)利要求13所述的具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)， 其特征在于，更進(jìn)一步包括 一框架單元，其用于包覆該等熒光膠體而只露出 該等熒光膠體的側(cè)表面，其中每一個(gè)熒光膠體的上表面及前表面分別具有一膠 體弧面及一膠體出光面，并且該框架單元為一不透光框架層。
19、 一種具有多功能整合芯片的發(fā)光二極管芯片封裝方法，其特征在于， 包括下列步驟提供一基板單元；電性地設(shè)置一發(fā)光單元于該基板單元上，其中該發(fā)光單元具有多個(gè)發(fā)光二 極管芯片；電性地設(shè)置一芯片單元于該基板單元上，其中該芯片單元設(shè)置于該發(fā)光單 元與一電源之間；以及覆蓋一封裝膠體單元于該等發(fā)光二極管芯片上。
20、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該基板單元為一印刷電路板、 一軟基板、 一鋁基板、 一陶瓷基板、或一銅基板。
21、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方法，其特征在于該基板單元具有一基板本體、及分別形成于該基板本體上的一正極導(dǎo)電軌跡與一負(fù)極導(dǎo)電軌跡。
22、 如權(quán)利要求21所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該基板本體包括一金屬層及一成形在該金屬層上的電木層(BAkelite 1Ayer)。
23、 如權(quán)利要求21所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該正、負(fù)極導(dǎo)電軌跡為鋁線路或銀線路。
24、 如權(quán)利要求21所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于每一個(gè)發(fā)光二極管芯片具有分別電性連接于該基板單元的正、 負(fù)極導(dǎo)電軌跡的一正極端與一負(fù)極端。
25、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該芯片單元為一過電流保護(hù)(Over-Current Protection, OCP) 芯片、 一過電壓保護(hù)(Over-VoltAge Protection, OVP)芯片、 一抗電磁干擾(Anti-EleCtromAgnetiC Interference ， Anti陽EMI ) 芯片、或 一 抗靜電 (Anti-EleCtrostAtiCDisChArge， Anti-ESD)芯片。
26、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該芯片單元為一過電流保護(hù)(Over-Current Protection, OCP) 芯片、 一過電壓保護(hù)(Over-VoltAge Protection, OVP)芯片、 一抗電磁干擾(Anti-EleCtromAgnetiC Interference ， Anti-EMI ) 芯片、及 一 抗靜電 (Anti-EleCtrostAtiC DisChArge， Anti-ESD)芯片的任意組合。
27、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該芯片單元由一過電流保護(hù)(Over-Current Protection, OCP) 芯片、 一過電壓保護(hù)(Over-VoltAge Protection, OVP)芯片、 一抗電磁干擾(Anti-EleCtromAgnetiC Interference ， Anti-EMI ) 芯片、及 一 抗靜電 (Anti-EleCtrostAtiC DisChArge， Anti-ESD)芯片組合而成。
28、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀熒光 膠體。
29 、如權(quán)利要求28所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于該條狀熒光膠體由一硅膠(siliCon)與一熒光粉(fluorescent powder)混合而成或由一環(huán)氧樹脂與一熒光粉(fluorescent powder)混合而成。
30、 如權(quán)利要求28所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯片上的步驟后， 更進(jìn)一步包括通過一框架單元，以包覆該條狀熒光膠體而只露出該條狀熒光 膠體的側(cè)表面，其中該條狀熒光膠體的上表面及前表面分別具有一膠體弧面及 一膠體出光面，并且該框架單元為一不透光框架層。
31、 如權(quán)利要求19所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方法，其特征在于該封裝膠體單元具有多個(gè)相對應(yīng)該等發(fā)光二極管芯片的熒光 膠體。
32、 如權(quán)利要求31所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于每一個(gè)熒光膠體由一硅膠(siliCon)與一熒光粉(fluorescent powder)混合而成或由一環(huán)氧樹月旨(epoxy)與一熒光粉(fluoresCent powder)混合而成。
33、 如權(quán)利要求31所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯片上的步驟后，更進(jìn)一步包括提供一具有多個(gè)框架層的框架單元，并且每一個(gè)框架層用于圍繞該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的上表面，其中該等框架層 為多個(gè)不透光框架層。
34、 如權(quán)利要求31所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方 法，其特征在于上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯片上的步驟后，更進(jìn)一步包括通過一框架單元，以圍繞該等熒光膠體而只露出該等熒光膠體的上表面，其中該框架單元為一不透光框架層。
35、 如權(quán)利要求31所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方法，其特征在于上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯片上的步驟后， 更進(jìn)一步包括提供一具有多個(gè)框架層的框架單元，并且每一個(gè)框架層用于包 覆該相對應(yīng)的熒光膠體而只露出該相對應(yīng)熒光膠體的側(cè)表面，其中每一個(gè)熒光 膠體的上表面及前表面分別具有一膠體弧面及一膠體出光面，并且該等框架層 為多個(gè)不透光框架層。
36、 如權(quán)利要求31所述的具有多功能整合芯片的發(fā)光二極管芯片封裝方法，其特征在于上述覆蓋該封裝膠體單元于該等發(fā)光二極管芯片上的步驟后， 更進(jìn)一步包括通過一框架單元，以包覆該等熒光膠體而只露出該等熒光膠體 的側(cè)表面，其中每一個(gè)熒光膠體的上表面及前表面分別具有一膠體弧面及一膠 體出光面，并且該框架單元為一不透光框架層。
全文摘要
本發(fā)明公開了一種具有多功能整合芯片的發(fā)光二極管封裝結(jié)構(gòu)及其封裝方法，該發(fā)光二極管封裝結(jié)構(gòu)包括一基板單元(suBstrAte unit)、一發(fā)光單元(light-emitting unit)、一芯片單元(Chip unit)、及一封裝膠體單元(pACkAgeColloid unit)。再者，該發(fā)光單元具有多個(gè)電性地設(shè)置于該基板單元上的發(fā)光二極管芯片(LED Chip)。該芯片單元電性地設(shè)置于該基板單元上，并且該芯片單元設(shè)置于該發(fā)光單元與一電源(power sourCe)之間。該封裝膠體單元覆蓋于該等發(fā)光二極管芯片上，并且該封裝膠體單元為一相對應(yīng)該等發(fā)光二極管芯片的條狀熒光膠體(stripped fluoresCent Colloid)。
文檔編號H01L25/16GK101546756SQ200810084548
公開日2009年9月30日 申請日期2008年3月25日 優(yōu)先權(quán)日2008年3月25日
發(fā)明者吳文逵, 巫世裕, 汪秉龍 申請人:宏齊科技股份有限公司