專利名稱：屏蔽柵極溝槽技術(shù)中對蝕刻深度的測定的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別涉及半導(dǎo)體裝置制造過程對蝕刻深度的控制。
背景技術(shù)：
M0SFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)裝置在電子方面有很多的應(yīng) 用，包括在無線電頻率/微波放大器中的應(yīng)用。在這些應(yīng)用中，柵極漏極反饋 電容必須減少到最小，以使得無線電頻率的倍率最大化，并使得信號失真最 小化。在一種硅功率MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)中，基于適 當(dāng)?shù)臇艠O偏壓，柵極電極提供接通和斷開控制。用于減少DM0S (雙擴散金屬氧化物半導(dǎo)體)裝置的柵極漏極電容Cgd的 傳統(tǒng)技術(shù)仍然面臨的技術(shù)限制和困難。特別地，溝槽型的DMOS裝置配置有溝 槽漏極，其中柵極和漏極間的大電容Cgd限制了裝置開關(guān)轉(zhuǎn)換的速度。電容 是主要由溝槽型柵極底部和漏極之間的耦合電場產(chǎn)生。為了減少柵極漏極電 容， 一種改良的屏蔽柵極溝槽(SGT)被引入溝槽柵極底部，以屏蔽溝槽柵極 和漏極。美國專利5,126,807和5,998,833闡述了具有屏蔽柵極溝槽(SGT)的 M0SFET可以作為一種可行的解決方案，用于具有SGT功能的高速轉(zhuǎn)換應(yīng)用， 如同作為溝槽較低區(qū)域的移動式柵極或固定源極電壓。然而，上述參考文獻 也提出了一個挑戰(zhàn)，即控制移動式柵極的深度，以避免MOSFET故障。蝕刻深 度的控制尤其重要，例如，背部蝕刻多晶硅趨向柵極溝槽中部時，由于這不 是一個終止點，該控制十分重要。由于特征尺寸連續(xù)縮小，移動式柵極蝕刻 控制開始成為更具挑戰(zhàn)和重要的任務(wù)了 。用于控制蝕刻深度的通常工藝技術(shù)，此處所提到的是時間控制，包括蝕 刻持續(xù)時間控制。在這項技術(shù)中，蝕刻速率的測定和蝕刻深度的計算是由實 時蝕刻程序控制的，并且蝕刻速率隨著蝕刻持續(xù)時間而曾加。很不幸，多晶 硅的蝕刻速率極高地依賴于諸多因素，其中包括，例如，多晶硅顆粒尺寸， 摻雜質(zhì)，溝槽的尺寸和所有負載影響。因而，多晶硅的蝕刻速率難以測定。發(fā)明內(nèi)容本發(fā)明涉及一種測定蝕刻深度的方法，其特征在于，包含以下步驟 步驟1:在具有溝槽的底層的一部分上形成一個材料層，通過這一方法在所述的溝槽內(nèi)填充該材料；步驟2:在材料層的測試區(qū)域上放置涂層，所述的涂層不覆蓋所述的溝 步驟3:同方向地蝕刻所述的材料層；步驟4:基于涂層的一部分下面材料的蝕刻特性，測定溝槽內(nèi)材料的蝕 刻深度DT。所述的蝕刻特性是涂層下面的測試區(qū)域的橫向底切的數(shù)量，所述的步驟 4進一步包括步驟4.1:測量橫向底切DL的數(shù)值；步驟4. 2:從底切數(shù)值DL測定溝槽中材料被蝕刻長度的深度。所述的涂層包括矩形形狀。所述的涂層包括圓形形狀。所述的涂層包括具有尖端的區(qū)域，所述的尖端具有尖角e。所述的測試區(qū)域上面的涂層包括徽章形狀。所述的測試區(qū)域上面的涂層包括三角形或者刺形。所述的測量橫向底切DL數(shù)值的步驟包括測量測試區(qū)域長度AL的變化；從長度AL的變化中，測定橫向底切DL的數(shù)值。所述的一種測定蝕刻深度的方法，進一步包括步驟5:在接近測試區(qū)域 處形成標識標尺，采用所述的標識標尺可更容易地測量測試區(qū)域長度AL的改 變。所述的從長度AL的改變測定橫向底切DL的數(shù)值的步驟，包括DL近似 取值為^ AZxtan6>/2 。所述的涂層由透明材料制成。所述的透明材料包括透明氧化物材料。所述的材料層包含多晶硅層。本發(fā)明涉及一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特征在于，包 含如下步驟步驟l:將多晶硅填充在溝槽內(nèi)，在所述的溝槽上形成多晶硅膜； 步驟2:在多晶硅的一部分上放置涂層； 步驟3:同方向蝕刻多晶硅；步驟4:基于涂層下多晶硅區(qū)域的蝕刻特性，測定溝槽內(nèi)多晶硅的蝕刻深度o所述的蝕刻特性為涂層下測試區(qū)域的橫向底切的數(shù)值，所述的步驟4進 一步包括測量橫向底切DL的數(shù)值；從底切DL的數(shù)值來測定溝槽內(nèi)多晶硅蝕刻長度的深度。所述的涂層包括一個具有三角形尖角e的區(qū)域。 所述的測量橫向底切DL的數(shù)值的步驟，進一步包括 測量測試區(qū)域長度AL的改變； 從長度AL的改變來測定橫向底切DL的數(shù)值。所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，進一步包括步驟5:在接近測試區(qū)域處放置標識標尺，采用所述的標識標尺可更容易地測量測試區(qū)域長度AL的改變。所述的從長度AL的改變測定橫向底切DL的數(shù)值的步驟，包括DL近似取值為D丄》 AIxtan6>/2 。本發(fā)明涉及一種半導(dǎo)體裝置晶圓包括測試結(jié)構(gòu)，其特征在于，所述的測 試結(jié)構(gòu)進一步包括材料層，所述的材料層包括一個三角形測試區(qū)域，所述的測試區(qū)域至少 位于半導(dǎo)體晶圓表層的一部分上；標尺，所述的標尺標識在接近于測試區(qū)域的半導(dǎo)體晶圓表面上；所述的標尺標識易于測量測試區(qū)域長度的改變。所述的一種半導(dǎo)體裝置晶圓，進一步包括位于一部分材料層上的透明氧 化物材料。所述的三角形測試區(qū)域包括一個具有尖角^的區(qū)域。 所述的材料層包括多晶硅材料。所述的一種半導(dǎo)體裝置晶圓，進一步包括在底層上形成的溝槽，所述的 材料層至少填充溝槽的一部分。
圖1A-1E是根據(jù)本發(fā)明的，在溝槽的較低部位制造SGT移動式柵極的各處 理步驟的截面視圖。圖1F是根據(jù)本發(fā)明的， 一個用于測定蝕刻深度的測試結(jié)構(gòu)和標尺的俯視2是根據(jù)本發(fā)明的，在制造過程的中間階段，具有測試結(jié)構(gòu)和標尺的半 導(dǎo)體晶圓的俯視圖。
具體實施方式
雖然下列詳細資料的描述包括很多用于舉例說明的具體細節(jié)，本領(lǐng)域的 普通技術(shù)人員將承認下列細節(jié)的各種變種和變更都位于本發(fā)明的范圍之中。 因此，本發(fā)明以下所描述的具體實施方式
并不喪失一般性，而且并不限制本 發(fā)明。圖1A-1E是根據(jù)本發(fā)明的，在溝槽的較低部位制造SGT移動式柵極的各處理步驟的截面視圖。如圖1所示， 一個溝槽104被蝕刻在一個半導(dǎo)體層102上， 如硅層，通過各向異性蝕刻技術(shù)，例如利用溝槽涂層面具的活性離子蝕刻(沒 有顯示)。溝槽104在大約0. 3微米到1微米寬度之間，并且深度在大約1到 3微米之間。如圖1B所示，采用熱氧化技術(shù)，在材料上以及溝槽104內(nèi)部的 材料上形成電絕緣層106，如硅氧化物膜。在圖1C中，在底層上形成材料層108。材料108填充在溝槽104中。舉 例來說，材料108可以是沉積的多晶硅，如，利用低壓化學(xué)氣相沉積(LPCVD) 技術(shù)。材料層108的一部分上放置有涂層110。涂層110可由一層材料組成， 例如多晶硅或者其他抗蝕劑，其曝露在光，輻射和帶電粒子下會被激發(fā)。當(dāng) 被激發(fā)時， 一部分抗蝕劑可能對蝕刻材料層108的過程有抗蝕力。涂層110 最好不覆蓋溝槽104。形成涂層110的材料層可以包括最接近溝槽104的區(qū) 域，如圖ID所示。材料層108上的測試區(qū)域109位于涂層110的下面。涂層 110可以由透明材料組成，以易于測量涂層下的測試區(qū)域109的長度。 除了用光致抗蝕劑或者其他抗蝕劑來制成軟涂層，透明介電層，如硅氧化物 材料可以沉積覆蓋在材料108上，然后與軟涂層共同構(gòu)成硬涂層。在溝槽104內(nèi)部，材料層108在相同方向上背面蝕刻至一預(yù)定深度Dt， 以形成一個如圖1E所示的屏蔽柵極電極114。隨著溝槽104中的材料108被 垂直蝕刻至深度Dt，圖層110下面的多晶硅被底切了一個總量為Dl的深度。 在本發(fā)明的實施例中，深度dt能通過監(jiān)測橫向底切深度dl來測定。該橫向底 切深度DL與溝槽深度DT的關(guān)系可根據(jù)函數(shù)F (Dl)來確定 Dt=F (Dl) (1) 一旦得到Dl的數(shù)據(jù)以及Dt和Dl的關(guān)系，溝槽的深度dt就能夠被確定。Dt和 DL的關(guān)系函數(shù)F (Dl)可根據(jù)實驗確定。例如，進行實驗，用材料108填充不 同已知深度的溝槽。當(dāng)蝕刻深度DT到達每條溝槽的底部時，橫向底切深度Dl 可被測量。函數(shù)F (Dl)可由深度DL的測量值和己知溝槽的深度來確定。標識標尺112是由在涂層110下的材料108的一部分形成的，用來幫助 測量測試區(qū)域109的長度L。舉例來說，標識標尺112包含一系列間隔充分規(guī) 則的平行特征物113，如鋸齒形或者三角形。如該結(jié)構(gòu)的俯視1F所示， 標尺由標尺涂層下面同樣被底切蝕刻的材料108形成，但是標尺涂層113的 側(cè)面區(qū)域保持相同?？蛇x擇地，標尺沿著溝槽形成，同時該溝槽通過整合標 尺到溝槽涂層上來形成。在這種情況下，因為標尺已經(jīng)蝕刻進入底層，并且 沒有受到后來的多晶硅蝕刻影響，涂層110只覆蓋測試結(jié)構(gòu)區(qū)域109。在蝕刻 過程中標尺112有助于連續(xù)合適地測量材料層108的一部分109的長度，該 區(qū)域109位于涂層110的下面。直接讀取讀數(shù)dl有困難，而且如果讀數(shù)dl太小會受誤差影響。為了使 底切的讀數(shù)dl稍微方便地被測量，涂層110包含了有特征的尖銳三角^靠近 標尺112。舉例來說，并且不失一般性，如圖1F所示，涂層110有一個尖的 形狀或包含一個尖的形狀，該尖的形狀部分的長度為Lq，并位于標尺112旁。 可選擇地，涂層110或者其中的一部分有一個圓形，徽章形或者刺形，例如三角形。實線指出了涂層110的形狀。虛線指出在蝕刻材料108—段時間后的測試區(qū)域109的形狀。由于橫向底切影響刺形涂層110下面的測試區(qū)域109的側(cè)面，測試區(qū)域109的長度會改變。如果尖角^充分尖銳，有一個相對數(shù)值小的底切深度Dl，剌形區(qū)域下面的材料層108長度的改變將會容易測量并具有意義。橫向底切Dl的數(shù)值通過下列公式近似推算 Z)丄《 AZxtan6>/2AL是蝕刻后涂層110的刺形區(qū)域下面的測試區(qū)域109的長度變化的測量值， 并且^是刺形的尖角。如果尖角充分小，小數(shù)值的橫向底切dl中會導(dǎo)致測試 區(qū)域109中相對大和容易測量的長度變化AL，該長度變化AL在標尺標記113 的幫助下能容易準確的讀出。刺形結(jié)構(gòu)和標記標尺在半導(dǎo)體晶圓中的使用是在半導(dǎo)體制造過程中的一 個中間步驟，并且更適合構(gòu)成在測試區(qū)域內(nèi)作為測試結(jié)構(gòu)來檢驗裝置制造過 程中的臨界尺寸(CD)。圖2是俯視圖，圖解了一個具有刺形結(jié)構(gòu)109的晶圓 202和一個臨界尺寸測試區(qū)域中的標識標尺112。刺形測試結(jié)構(gòu)109包含一個 材料層，該材料層設(shè)置在半導(dǎo)體晶圓202表面的至少一個區(qū)域，該圓片和涂 層110組成圖案，涂層110具有刺形結(jié)構(gòu)的測試區(qū)域，該測試區(qū)域位于材料 層一區(qū)域之上。標尺112臨近測試區(qū)域為了便于測量測試區(qū)域長度的L。刺 形結(jié)構(gòu)109的形成過程與溝槽底部屏蔽電極的形成過程一樣，除了向測試結(jié) 構(gòu)所做的額外的涂層處理過程。帶有刺形結(jié)構(gòu)109的晶圓202和標識標尺112 被用于作為半導(dǎo)體裝置制造過程的一個中間步驟，其中，晶圓202上形成的 溝槽結(jié)構(gòu)的蝕刻深度必須控制合適。涂層110在最后深蝕刻過程中剝落，或 者在使用的涂層是硬涂層時仍然保留。在任何情況下，更可取的是涂層110 頂部排列有一個特殊T型的標尺，從而掩膜頂部能被鑒定，即使是在掩膜被 移除的情況下。本發(fā)明的實施例提供了一種采用簡單直接方法的，更精確的對蝕刻深度 的實時測定。刺形結(jié)構(gòu)結(jié)合標識標尺同樣提供了一個工具，用于檢驗多晶硅 深蝕刻過程中的控制精度。
權(quán)利要求
1、一種測定蝕刻深度的方法，其特征在于，包含以下步驟步驟1在具有溝槽的底層的一部分上形成一個材料層，通過這一方法在所述的溝槽內(nèi)填充該材料；步驟2在材料層的測試區(qū)域上放置涂層，所述的涂層不覆蓋所述的溝槽；步驟3同方向地蝕刻所述的材料層；步驟4基于涂層的一部分下面材料的蝕刻特性，測定溝槽內(nèi)材料的蝕刻深度DT。
2、 如權(quán)利要求1所述的一種測定蝕刻深度的方法，其特征在于，所述的蝕刻 特性是涂層下面的測試區(qū)域的橫向底切的數(shù)量，所述的步驟4進一步包括步驟4. 1:測量橫向底切DL的數(shù)值；步驟4. 2:從底切數(shù)值DL測定溝槽中材料被蝕刻長度的深度。
3、 如權(quán)利要求2所述的一種測定蝕刻深度的方法，其特征在于，所述的涂層包括矩形形狀。
4、 如權(quán)利要求2所述的一種測定蝕刻深度的方法，其特征在于，所述的涂層包括圓形形狀。
5、 如權(quán)利要求2所述的一種測定蝕刻深度的方法，其特征在于，所述的涂層 包括具有尖端的區(qū)域，所述的尖端具有尖角e。
6、 如權(quán)利要求5所述的一種測定蝕刻深度的方法，其特征在于，所述的測試 區(qū)域上面的涂層包括徽章形狀。
7、 如權(quán)利要求5所述的一種測定蝕刻深度的方法，其特征在于，所述的測試 區(qū)域上面的涂層包括三角形或者刺形。
8、 如權(quán)利要求5所述的一種測定蝕刻深度的方法，其特征在于，所述的測量 橫向底切DL數(shù)值的步驟包括 測量測試區(qū)域長度AL的變化； 從長度AL的變化中，測定橫向底切DL的數(shù)值。
9、 如權(quán)利要求8所述的一種測定蝕刻深度的方法，其特征在于，進一步包括步驟5:在接近測試區(qū)域處形成標識標尺，采用所述的標識標尺可更容易地 測量測試區(qū)域長度AL的改變。
10、 如權(quán)利要求8所述的一種測定蝕刻深度的方法，其特征在于，所述的從長度AL的改變測定橫向底切DL的數(shù)值的步驟，包括DL近似取值為 A ^AZxtan6V2 。
11、 如權(quán)利要求2所述的一種測定蝕刻深度的方法，其特征在于，所述的涂層由透明材料制成。
12、 如權(quán)利要求ll所述的一種測定蝕刻深度的方法，其特征在于，所述的透明材料包括透明氧化物材料。
13、 如權(quán)利要求2所述的一種測定蝕刻深度的方法，其特征在于，所述的材 料層包含多晶硅層。
14、 一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特征在于，包含如下步驟 步驟l:將多晶硅填充在溝槽內(nèi)，在所述的溝槽上形成多晶硅膜； 步驟2:在多晶硅的一部分上放置涂層；步驟3:同方向蝕刻多晶硅；步驟4:基于涂層下多晶硅區(qū)域的蝕刻特性，測定溝槽內(nèi)多晶硅的蝕刻 深度。
15、 如權(quán)利要求14所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特 征在于，所述的蝕刻特性為涂層下測試區(qū)域的橫向底切的數(shù)值，所述的步驟 4進一步包括測量橫向底切dl的數(shù)值；從底切Dl的數(shù)值來測定溝槽內(nèi)多晶硅蝕刻長度的深度。
16、 如權(quán)利要求15所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特 征在于，所述的涂層包括一個具有三角形尖角0的區(qū)域。
17、 如權(quán)利要求16所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特 征在于，所述的測量橫向底切dl的數(shù)值的步驟，進一步包括測量測試區(qū)域長度al的改變；從長度al的改變來測定橫向底切dl的數(shù)值。
18、 如權(quán)利要求17所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特征在于，進一步包括步驟5:在接近測試區(qū)域處放置標識標尺，采用所述的標識標尺可更容 易地測量測試區(qū)域長度al的改變。
19、 如權(quán)利要求17所述的一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法，其特 征在于，所述的從長度AL的改變測定橫向底切dl的數(shù)值的步驟，包括Dl 近似取值為<formula>formula see original document page 3</formula>
20、 一種半導(dǎo)體裝置晶圓包括測試結(jié)構(gòu)，其特征在于，所述的測試結(jié)構(gòu)進一步包括材料層，所述的材料層包括一個三角形測試區(qū)域，所述的測試區(qū)域至少 位于半導(dǎo)體晶圓表層的一部分上；標尺，所述的標尺標識在接近于測試區(qū)域的半導(dǎo)體晶圓表面上； 所述的標尺標識易于測量測試區(qū)域長度的改變。
21、 如權(quán)利要求20所述的一種半導(dǎo)體裝置晶圓，其特征在于，進一步包括位 于一部分材料層上的透明氧化物材料。
22、 如權(quán)利要求20所述的一種半導(dǎo)體裝置晶圓，其特征在于，所述的三角形 測試區(qū)域包括一個具有尖角0的區(qū)域。
23、 如權(quán)利要求20所述的一種半導(dǎo)體裝置晶圓，其特征在于，所述的材料層包括多晶硅材料。
24、如權(quán)利要求20所述的一種半導(dǎo)體裝置晶圓，其特征在于，進一步包括在 底層上形成的溝槽，所述的材料層至少填充溝槽的一部分。
全文摘要
本發(fā)明公開了一種測定蝕刻深度的方法，一種形成屏蔽柵極溝槽(SGT)結(jié)構(gòu)的方法以及一種半導(dǎo)體裝置晶圓。在具有溝槽的底層的一部分上形成材料層。用材料填充所述的溝槽。在材料層測試區(qū)域之上設(shè)有抗蝕性涂層。所述的抗蝕性涂層不覆蓋所述的溝槽。所述的材料層被同方向地蝕刻。從涂層下材料的蝕刻特性來測定蝕刻深度。上述方法可應(yīng)用于形成SGT結(jié)構(gòu)。晶圓包括材料層，所述的材料層至少設(shè)置在半導(dǎo)體晶圓表面的一部分上；抗蝕性涂層，所述的抗蝕性涂層包括一個設(shè)置在材料層一部分上的三角形測試區(qū)域；標尺，所述的標尺標識在接近于測試區(qū)域的底層表面上。
文檔編號H01L21/66GK101271855SQ200810086658
公開日2008年9月24日 申請日期2008年3月21日 優(yōu)先權(quán)日2007年3月23日
發(fā)明者安荷·叭剌, 李鐵生, 樓盈盈, 宇 王 申請人:萬國半導(dǎo)體股份有限公司