專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并且涉及例如在應(yīng)用于在天線電 路等中所使用的可變電容二極管時(shí)有效的技術(shù)。
背景技術(shù)：
已知的日本未審專利申請(qǐng)No. 2006-319477作為在對(duì)應(yīng)于蟲奪窩電 話頻帶和數(shù)字TV (電視)頻帶的便攜式無線設(shè)備和移動(dòng)無線設(shè)備中 實(shí)施的解碼天線的示例。同一出版物公開了以相反極串行連接的兩 個(gè)可變電容二極管，從而以低電壓獲得電容的大的變化。

發(fā)明內(nèi)容
在可變電容二極管中，已經(jīng)將在給定的特定電壓下的電容標(biāo)準(zhǔn) 化，而端到端電容c根據(jù)施加到其上的反向電壓而變化。 一般將在 低電壓側(cè)和高電壓側(cè)上的所施加的多個(gè)電壓處的電容值進(jìn)行標(biāo)準(zhǔn) 化，并且將用低電壓側(cè)上的電容值除以高電壓側(cè)上的電容值而獲得 的值稱作"電容變化比"。在維持電容變化比的同時(shí)將可變電容二 極管帶到低電容時(shí)所獲得的模擬結(jié)果如圖8和圖9所示。在此，等 效串聯(lián)電阻Rs用以下近似表達(dá)式(1)來表示。關(guān)于此模擬，當(dāng)S (結(jié)區(qū)域)設(shè)置為一半時(shí)，電容值c應(yīng)當(dāng)為1/4,如圖8所示，而等 效串聯(lián)電阻Rs變?yōu)樗谋渡踔粮螅鐖D9所示。
Rs = pepi (depi/S)十psub ( dsub/S ) +Rc …(l)其中 pepi和psub分另'J表示epi層禾口4于底的電阻率，dsub表示4于底的 厚度，depi表示執(zhí)行的epi層的厚度(從epi層的厚度減去p區(qū)的厚 度和消耗層的厚度而得的)，Rc表示Al(鋁)電極和金電極與硅之 間的接觸電阻，S表示pn結(jié)區(qū)域。
當(dāng)利用電容根據(jù)施加到其上的電壓而變化的這種特征時(shí)，使用 針對(duì)數(shù)字T V調(diào)諧器的可變電容二極管，并且將其調(diào)諧到期望接收的 無線電波(分配給每個(gè)信道的頻率)。已經(jīng)從2006年4月開始使用 數(shù)字陸地廣播(所謂的單段廣播)用于移動(dòng)終端。通過諸如蜂窩電 話和車載TV的移動(dòng)設(shè)備，可以實(shí)現(xiàn)觀看單段廣播節(jié)目。在功耗方面， 已經(jīng)要求針對(duì)低電壓范圍(小于或者等于3V)的測(cè)量或者支持用于 這些對(duì)應(yīng)于單段廣播的、能夠通過便攜式設(shè)備進(jìn)行觀看的TV調(diào)諧器 產(chǎn)品。而來自蜂窩電話制造商的第一代模型現(xiàn)在正在銷售，全部采 用了條形天線，通過將該條形天線從它們的主體內(nèi)伸展出來而對(duì)其 進(jìn)行使用。然而，從移動(dòng)設(shè)備的設(shè)計(jì)特征來看，內(nèi)置天線是主流。 即使在單段廣播的情況下也非常需要內(nèi)置天線。
考慮為了利用上述內(nèi)置天線有效接收用于單段廣播的大范圍的 頻帶，將需要低電壓范圍內(nèi)(約為0V到3V)的高電容變化比用于 可調(diào)諧天線的可變電容二極管，其適應(yīng)共振波長(zhǎng)的變化。另一方面， 可變電容二極管需要具有高Q值(選擇性)從而提高調(diào)諧電路的選 擇性并且防止增益的減小。該Q值用以下近似表達(dá)式(2)給出。盡 管該Q值如方程(2)所示明顯根據(jù)頻率f變化，但是其可以表示為 與頻率f無關(guān)的量，其中Q值用等效串聯(lián)電阻Rs來表示。 Q= 1/ (2兀.f'Ct.Rs) ... (2)
其中f表示頻率，Ct表示電容值，并且Rs表示等效串聯(lián)電阻。這樣， 在需要保持低電容并且減小Rs從而提高Q值的同時(shí)，Q值與電容變 化比存在折中關(guān)系。盡管相關(guān)領(lǐng)域的專利文獻(xiàn)1滿足了上述在低電 壓可以獲得電容的較大變化的條件，但其具有以下問題。首先，需 要使用兩個(gè)可變電容元件并且部件的數(shù)目增加。其次，因?yàn)閮蓚€(gè)可 變電容元件以串聯(lián)布置來連接，電容值可以減小到1/2,而等效串聯(lián)電阻Rs增加兩倍，因此減小了 Q值。這包括了類似于以下情況中的 問題，即減小結(jié)區(qū)域S從而減小電容值C，如圖8和圖9所示。因 此這導(dǎo)致本發(fā)明的產(chǎn)生從而獲得保持在低Ct和低Rs的同時(shí)能夠維 持較大電容變化比的半導(dǎo)體器件。
本發(fā)明的目的是提供一種半導(dǎo)體器件，其已經(jīng)在保持低電容和 低電阻的同時(shí)實(shí)現(xiàn)了較大電容變化比。根據(jù)本說明書的描述和附圖， 本發(fā)明的上述和其它目的以及新穎特征將變得更加明顯。
根據(jù)本申請(qǐng)的一個(gè)實(shí)施方式如下在半導(dǎo)體襯底上形成具有比
半導(dǎo)體襯底雜質(zhì)濃度低的雜質(zhì)濃度的第 一導(dǎo)電類型的第 一半導(dǎo)體 層。在第一半導(dǎo)體層的主表面的第一區(qū)域中形成具有比第一半導(dǎo)體 層雜質(zhì)濃度高的雜質(zhì)濃度的第一導(dǎo)電類型第二半導(dǎo)體層。在第二半 導(dǎo)體層的表面中形成具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的第 三半導(dǎo)體層。在第三半導(dǎo)體層上形成第一電極并且將其電連接到第 三半導(dǎo)體層。在第一半導(dǎo)體層的主表面的第二區(qū)域中形成具有第二 導(dǎo)電類型的第四半導(dǎo)體層，該第二區(qū)域不同于第一區(qū)域。在第四半 導(dǎo)體層上形成電連接到第四半導(dǎo)體層的第二電極。在半導(dǎo)體襯底的 后表面形成電連接到半導(dǎo)體襯底的第三電極。配置包括由第二半導(dǎo) 體層和第三半導(dǎo)體層形成的PN結(jié)的二極管元件。形成包括第一半導(dǎo) 體層、半導(dǎo)體村底和第二區(qū)域中的第四半導(dǎo)體層的電容元件。將可 變?yōu)V波器電路配置為其中第三電極連接到控制電壓端，第一電極和 第二電極分別連接到第 一信號(hào)端和第二信號(hào)端，并且通過施加到控 制電壓端的電壓而對(duì)二極管元件的電容進(jìn)行控制。第四半導(dǎo)體層的 底部形成于比第三半導(dǎo)體的層的下部更靠近半導(dǎo)體襯底的位置處。
在一個(gè)半導(dǎo)體襯底上提供有可變電容部分和基本上作為固定電 容的電容部分。通過共同使用半導(dǎo)體襯底的串聯(lián)電路來減小電容值。 另外，第四半導(dǎo)體層的底部形成在比第三半導(dǎo)體層的下部更靠近半 導(dǎo)體的襯底的位置處，由此減小了低濃度的第一半導(dǎo)體層(外延層) 處的電阻分量，從而可以防止串聯(lián)電路處Rs的增加。


圖1A和圖1B是示出了根據(jù)本發(fā)明的配置可變電容二極管的半 導(dǎo)體芯片的一個(gè)實(shí)施方式的配置圖2A和圖2B是示出了根據(jù)本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)施方 式的配置圖3是示出了根據(jù)本發(fā)明的半導(dǎo)體器件的 一個(gè)實(shí)施方式的后視
實(shí)施方式的電路圖5A至圖5C是描述根據(jù)本發(fā)明的半導(dǎo)體芯片的一個(gè)實(shí)施方式 的制造工藝剖面圖6是示出根據(jù)本發(fā)明的半導(dǎo)體芯片的另一實(shí)施方式的剖面圖7A、圖7B1以及圖7B2是示出了在圖6中所示的半導(dǎo)體芯片 的一個(gè)實(shí)施方式的制造工藝剖面圖8是示出了所討論的可變電容二極管在本發(fā)明之前的電容值 的模擬結(jié)果的特征圖；以及
圖9是示出了所討論的可變電容二極管在本發(fā)明之前的電阻值 的模擬結(jié)果的特征圖。
具體實(shí)施例方式
圖1A和圖1B示出了根據(jù)本發(fā)明的配置可變或者可編程濾波器 電路的半導(dǎo)體芯片的一個(gè)實(shí)施方式的配置圖，在此半導(dǎo)體芯片意味 著半導(dǎo)體器件，其包括含有單晶硅的半導(dǎo)體襯底、含有在半導(dǎo)體襯
底上外延生長(zhǎng)的單晶硅的半導(dǎo)體層、通過將雜質(zhì)摻雜進(jìn)半導(dǎo)體層而 形成的半導(dǎo)體層、連接到半導(dǎo)體層的金屬電極、用于保護(hù)每個(gè)半導(dǎo) 體層的表面的諸如氧化硅薄膜的絕緣薄膜等。
圖1A示出了剖面部分，并且圖1B示出了上表面部分。在圖1A 中，外延層(epi (N--):第一半導(dǎo)體層)2形成于半導(dǎo)體襯底的 主表面中，該外延層的雜質(zhì)濃度低于配置可變電容二極管VC的陰
7極側(cè)的N-型半導(dǎo)體襯底(N-SUB) 1。通過具有溝槽結(jié)構(gòu)的器件絕緣 區(qū)域6將外延層(epi (N—) )2劃分為對(duì)應(yīng)于可變電容二極管VC (Cl )的第一區(qū)域和對(duì)應(yīng)于基本工作為固定電容器的電容器SW (C2)的第二區(qū)域。器件絕緣區(qū)域6主要形成用于抑制工作時(shí)添加 到可變電容二極管VC的寄生電容和消耗層的橫向擴(kuò)展的目的。
盡管沒有特別的限制，但是對(duì)應(yīng)于可變電容二極管VC(C1)的 第 一 區(qū)域圓形地形成在形狀為正方形的半導(dǎo)體芯片的中心部分，如 圖1B所示的平面圖。使得形成了包圍圓形第一區(qū)域的形狀為環(huán)形的 器件絕緣區(qū)域6 。正方形之內(nèi)的半導(dǎo)體芯片的環(huán)形器件絕緣區(qū)域6 的外部被定義為對(duì)應(yīng)于用作基本固定電容器的電容器SW (C2)的 第二區(qū)域。
配置電容器SW ( C2)的一個(gè)電極側(cè)的P+十型半導(dǎo)體區(qū)域3 (第 四半導(dǎo)體層)形成于第二區(qū)域的外延層(epi (N—) )2中。半導(dǎo) 體區(qū)域3形成得較深從而減小與半導(dǎo)體襯底(N-SUB) 1的主表面的 距離。換言之，P十+型半導(dǎo)體區(qū)域3 (第四半導(dǎo)體層)的底部以下文 將描述的以下方式形成在比P十+型半導(dǎo)體區(qū)域5 (第三半導(dǎo)體層)的 下部更靠近半導(dǎo)體襯底的位置處，該方式即插入在半導(dǎo)體區(qū)域(P+十) 3和半導(dǎo)體襯底(N-SUB )之間的外延層(epi ( N— ) )2的厚度基
本上形成得較薄。
盡管沒有特別的限制，但是N型半導(dǎo)體區(qū)域4 (第二半導(dǎo)體層) 形成在第一區(qū)域的外延層(epi (N--) )2中。配置可變電容二極 管VC (Cl )的陽極側(cè)的P+十型半導(dǎo)體區(qū)域5 (第三半導(dǎo)體層)形成 在半導(dǎo)體區(qū)域4中。這樣，可變電容二極管VC充當(dāng)PN結(jié)二極管， 其中將P+十型半導(dǎo)體區(qū)域5設(shè)置作為陽極側(cè)，并且將包含N型半導(dǎo) 體區(qū)域4、外延層(epi (N—) ) 2以及半導(dǎo)體襯底(N-SUB)的N 型半導(dǎo)體區(qū)域設(shè)置作為陰極側(cè)。
令可變電容二極管VC (Cl )的外延層(epi (N—) )2的厚度 厚于電容器SW (C2)的外延層(epi (N—) )2的厚度。增加根據(jù) 控制電壓而變化的消耗層的擴(kuò)展從而具有或者獲得電容的較大變化。N型半導(dǎo)體區(qū)域4以以下方式工作，即在控制電壓低時(shí)，減小 消耗層的擴(kuò)展從而獲得較大電容值，并且在施加較大控制電壓時(shí)， 將消耗層的擴(kuò)展引到外延層(epi (N—) )2的垂直方向。即，通 過N型半導(dǎo)體區(qū)域4來降低消耗層的橫向擴(kuò)展從而就控制電壓而言 減小電容值，由此增加電容改變。
參考標(biāo)號(hào)7表示由氧化硅薄膜和氮化硅薄膜的層疊薄膜所形成 的保護(hù)薄膜。保護(hù)薄膜7提供在除了可變電容二極管VC (Cl )和電 容器SW(C2)的陽極電極，以及分別配置了各自一個(gè)電極的電極 8a (第一電極)和8b (第二電極)的表面部分處。如圖1B中所示， 電極8a和電極8b包括諸如鋁的金屬薄膜。電極8a和8b分別作為 用于連接鍵合導(dǎo)線的鍵合部分并且連接到第一信號(hào)端和第二信號(hào) 端，該第一信號(hào)端和第二信號(hào)端用作可變電容元件(可變?yōu)V波器電 路)。金(Au)層9 (第三電極)形成于半導(dǎo)體襯底(N-SUB) 1的 背表面?zhèn)壬喜⑶遗渲霉策B接到可變電容二極管VC(C1 )和電容器 SW(C2)的陰極電極2(第三電極)。通過管芯鍵合將這種半導(dǎo)體 芯片鍵合到包含板極狀的引線框的金屬引線等，半導(dǎo)體芯片連接到 用作可變電容元件的電壓控制端的引線。
盡管沒有特別限制，但是半導(dǎo)體襯底l設(shè)置為砷(As)濃度范 圍從大約lxE19至lxE20。外延層(epi ( N—) )2設(shè)置為磷(P) 濃度范圍從大約lxE15至lxE16。 N型半導(dǎo)體區(qū)域4設(shè)置為磷(P) 濃度范圍從大約lxE17至lxE18。 P十+型半導(dǎo)體區(qū)域5設(shè)置為硼(B) 濃度范圍從大約lxE19至lxE20。 P十+型半導(dǎo)體區(qū)域3設(shè)置為硼(B) 濃度范圍從大約lxE19至lxE20。
圖2A和圖2B示出了根據(jù)本發(fā)明的半導(dǎo)體器件(樹脂模制型半 導(dǎo)體封裝)的配置圖。兩種類型半導(dǎo)體器件的剖面和平面形式示于 同一圖中。每個(gè)半導(dǎo)體芯片IC具有管芯鍵合到引線LD3的背電極(第 三電極)使得接觸到引線LD3的表面?zhèn)取０雽?dǎo)體芯片的中心部分和 引線LD1通過諸如金的鍵合導(dǎo)線Wl彼此連接。半導(dǎo)體芯片的周邊 部分和引線LD2通過鍵合導(dǎo)線W2彼此連接。位于半導(dǎo)體芯片中心部分的鍵合部分對(duì)應(yīng)于可變電容二極管VC (Cl )的陽極電極。位于 半導(dǎo)體芯片周邊部分的鍵合部分對(duì)應(yīng)于電容器SW (C2)的一個(gè)電 極。利用例如樹脂模制體MD，諸如環(huán)氧樹脂，將半導(dǎo)體芯片IC和 鍵合導(dǎo)線Wl以及W2密封。引線LD1至LD3的背表面?zhèn)确謩e暴露 并且用作表面安裝外部電極。
圖2A是一種稱作"0805"的類型，其平面尺寸設(shè)置為大約 0.8mmx0.5mm并且厚度設(shè)置為大約0.3mm。圖2B是一種稱作"0603" 的類型，以類似于上述的方式將其平面尺寸設(shè)置為大約 0.6mmx0.3mm并且厚度設(shè)置為大約0.3mm。
圖3中示出了根據(jù)本發(fā)明的半導(dǎo)體器件的后視圖。半導(dǎo)體器件 的背表面?zhèn)染哂袑?duì)應(yīng)于引線LD1的第一端A、對(duì)應(yīng)于第二引線LD2 的第二端C以及對(duì)應(yīng)于第三引線LD3的第三端B。如同一圖中虛線 所示，如上所迷的這種半導(dǎo)體芯片IC和鍵合導(dǎo)線Wl以及W2提供 在半導(dǎo)體器件內(nèi)部并且電連接到引線LD1和LD2。半導(dǎo)體芯片IC 管芯鍵合到第三引線LD3從而將半導(dǎo)體芯片的半導(dǎo)體襯底以及在其 背表面處共享的陰極電極連接到引線LD3 。
圖4示出了使用根據(jù)本發(fā)明半導(dǎo)體器件的共振電路(可變或者 可編程濾波器電路)的一個(gè)實(shí)施方式的電路圖。配置共振電路的電 感器L1和L2分別連接在半導(dǎo)體器件的A端和C端與電路的接地電 勢(shì)點(diǎn)之間。形成于半導(dǎo)體芯片中的可變電容二極管VC(C1)的陽極 電極連接到A端。形成于半導(dǎo)體芯片中的電容器SW (C2)的一個(gè) 電極連接到C端。經(jīng)由電感器L3將控制電壓VR提供到B端，B端 用作對(duì)應(yīng)于公共連接在可變電容二極管VC(C1 )和電容器SW(C2) 之間的陰極電極(電容器SW的另一側(cè)上的電極)的控制電壓端。 電感器L3設(shè)置為就共振頻率而言具有高阻抗。即，電感器L3在dc 方面提供控制電壓VR到可變電容二極管VC ( Cl )并且?guī)韆c方 面的高阻抗。這樣，可以用高電阻元件代替電感器L3。
根據(jù)本實(shí)施方式的半導(dǎo)體器件包括可變電容二極管VC和電容 器SW的串聯(lián)電路。因此，假設(shè)它們的電容值是C1和C2,它們組合的電容C可以減小到1/Cl+1/C2。在如上所述的電容器SW的情況 下，如果？++層形成得與電容器的一個(gè)電極側(cè)一樣深，并且配置PN 結(jié)的外延層(epi (N—) )2的厚度充分地減小，則與可變電容二 極管VC的depi相比，上述方程(1 )的depi可以極大的減小。這樣， 因?yàn)樵诿總€(gè)電容值通過串聯(lián)電路來減小的同時(shí)，等效電阻值可以保 持在基本上一個(gè)可變電容二極管VC的等效電阻值，所以可以實(shí)現(xiàn) 低Ct和低Rs。
因?yàn)殡娙萜鱏W也是由PN結(jié)電容或者電容器組成的，嚴(yán)格地講， PN結(jié)部分處的電容值以類似于可變電容二極管VC的方式最低程度 地響應(yīng)于控制電壓VR而變化。然而，因?yàn)殡娙萜鱏W的電容的小量 變化顯著小于可變電容二極管VC的電容的變化量，所以可以假設(shè) 電容器SW的電容為固定電容。即，因?yàn)榭勺冸娙荻O管VC的電容 Cl的變化就相組合的電容C( 1/C1+1/C2)來說對(duì)相組合的電容的變 化施加控制，所以電容器SW的電容C2可以基本上設(shè)置為固定電容。
圖5A至圖5C示出了根據(jù)本發(fā)明的半導(dǎo)體芯片的一個(gè)實(shí)施方式 的制造工藝剖面視圖。盡管為了方便參見附圖，本實(shí)施方式僅示出 一個(gè)半導(dǎo)體芯片，但是類似的半導(dǎo)體芯片實(shí)際上以多個(gè)的形式形成
于已知的半導(dǎo)體晶片上。通過最后工藝中的切割將半導(dǎo)體晶片分割 成單個(gè)半導(dǎo)體芯片。在圖5A中，用作N—型2的外延層在N-型半導(dǎo) 體襯底上生長(zhǎng)。光刻膠薄膜形成于外延層epi的對(duì)應(yīng)于電容器SW的 表面上，并且摻雜硼并且在其中進(jìn)行熱擴(kuò)散從而將B (硼)注入到 外延層epi中。然后，在氮?dú)庵袑?duì)其進(jìn)行加熱處理從而執(zhí)行退火，由 此形成設(shè)置到較深深度的P十+型半導(dǎo)體層3。另外，光刻膠薄膜形成 于對(duì)應(yīng)于可變電容二極管VC的表面中并且在其中摻雜磷并且在其 中進(jìn)行熱擴(kuò)散從而形成N型半導(dǎo)體層4。其后，形成光刻膠薄膜10a 如同一圖中所示，并且4參雜上述硼以及在其中進(jìn)行熱擴(kuò)散從而形成 P+十型半導(dǎo)體層5。通過在整個(gè)表面上形成光刻膠并且在其上執(zhí)行選 擇性蝕刻，對(duì)上述的各光刻膠薄膜進(jìn)行構(gòu)圖從而形成諸如上述的各 半導(dǎo)體區(qū)域。在圖5B中，通過高溫和低壓CVD將氧化硅薄膜沉積在半導(dǎo)體 襯底的整個(gè)主表面上，并且在氧化硅薄膜的全部表面上形成光刻膠。 對(duì)光刻膠進(jìn)行曝光和顯影，接著將其構(gòu)圖為具有在預(yù)定溝槽6形成 區(qū)域的中心部分處的圓形開口的抗蝕掩模。然后通過使用此抗蝕掩 模的干燥蝕刻來去除氧化硅薄膜，從而使外延層epi曝露。通過使用 上述抗蝕掩模以及氧化硅薄膜10b作為掩模的各向異性蝕刻，在外 延層epi中形成中間溝槽6'。
在圖5中，在使用臭氧執(zhí)行灰化后執(zhí)行清潔工藝從而去除抗蝕 掩模10b,之后在整個(gè)表面上形成光刻膠。對(duì)光刻膠進(jìn)行曝光和顯影， 接著將其構(gòu)圖為具有在預(yù)定溝槽6形成區(qū)域的中心部分處的圓形開 口的抗蝕掩模。然后，通過使用此抗蝕掩模的濕蝕刻來去除氧化硅 薄膜從而曝露外延層epi和中間層6'。使用在濕蝕刻中的抗蝕掩模的 開口區(qū)域大于在干燥蝕刻中使用的抗蝕掩模10b的開口區(qū)域。利用 抗蝕掩模和氧化硅薄膜10c作為掩模，將外延層epi和N型半導(dǎo)體 襯底1的部分蝕刻得比通過使用各向同性氣體的干燥蝕刻從中間溝 槽6'的底面算起的中間溝槽6'深。在各向異性蝕刻中，蝕刻分別從 半導(dǎo)體襯底1的主表面和中間溝槽6'的側(cè)面和底面開始，該主表面 以及側(cè)面和底面從抗蝕掩模10c曝露。因此，溝槽6的剖面形狀包 括從半導(dǎo)體襯底的主表面連續(xù)的表面層部分、與表面層部分相連接 的連續(xù)的中間部分、以及從中間部分連續(xù)的深層部分。表面層部分 的側(cè)壁、中間部分以及深層部分分別成形為正向錐形形狀，該錐形
的上部的寬度寬于其下部。
調(diào)整干燥蝕刻時(shí)的蝕刻氣體的流速和用于蝕刻的時(shí)間從而使溝 槽6成形為正向錐形形狀，該錐形的溝槽的剖面形狀中的下部比上 部薄。盡管未在圖中示出，但是執(zhí)行使用臭氧的灰化從而去除抗蝕 掩模10c并且通過濕蝕刻去除氧化硅薄膜。隨后，例如保護(hù)薄膜7 形成在包括溝槽6的內(nèi)部的半導(dǎo)體襯底的全部主表面上，該保護(hù)薄 膜7包括通過在例如作為保護(hù)絕緣薄膜的基于熱氧化的氧化硅薄膜 上層積基于CVD的PSG (硅酸磷玻璃)薄膜、等離子體氮化硅薄膜等而形成的層疊的薄膜。通過光刻蝕法對(duì)于保護(hù)薄膜7形成具有作 為開口的電極8a和8b的連結(jié)區(qū)域的抗蝕掩模。通過使用抗蝕掩模
圖，這樣半導(dǎo)體襯底的主表面的P十+半導(dǎo)體層3和5曝露，其作為 連結(jié)區(qū)域。在用于開口的抗蝕掩模已經(jīng)被去除之后，通過濺射等在 半導(dǎo)體襯底的整個(gè)主表面上沉積使用了其中含有硅的鋁的金屬薄 膜。通過光刻蝕法來形成抗蝕掩模，其覆蓋電極8a和8b的形成區(qū) 域。通過使用抗蝕掩模的干燥蝕刻來選擇性地去除金屬薄膜從而實(shí) 現(xiàn)對(duì)其的構(gòu)圖，這樣形成相應(yīng)的電極8a和8b。
在已經(jīng)去除了電極形成抗蝕掩模之后，放置在半導(dǎo)體襯底的主 表面的相對(duì)一側(cè)上的背表面經(jīng)過研磨處理從而使半導(dǎo)體襯底的厚度 變薄。然后，例如，包含層疊的Au (金)的金屬薄膜通過蒸發(fā)等沉 積在具有背表面的半導(dǎo)體襯底1上。對(duì)金屬薄膜進(jìn)行濕蝕刻從而形 成陰極電極9用作圖1A和圖1B中所示的控制電壓端。
在本實(shí)施方式中，溝槽6的表面層部分的側(cè)壁、中間部分以及 深層部分分別成形為正向錐形形式，該錐形上部的寬度寬于下部， 從而使得可以在溝槽6的側(cè)壁和底面穩(wěn)定地沉積保護(hù)絕緣薄膜7。這 樣，因?yàn)樾纬捎跍喜?內(nèi)部的保護(hù)絕緣薄膜7可以形成為足夠的厚 度，所以可以克服保護(hù)絕緣薄膜7的厚度的缺點(diǎn)。
圖6示出了根據(jù)本發(fā)明的半導(dǎo)體芯片的另 一實(shí)施方式的剖面視 圖。在本實(shí)施方式中，保護(hù)薄膜7埋入溝槽中用作器件絕緣區(qū)域并 且因此保護(hù)薄膜配置為器件絕緣區(qū)域。因此，其中埋入了保護(hù)薄膜 的溝槽通過外延層epi2到達(dá)半導(dǎo)體襯底的主表面部分。本實(shí)施方式 的另一種配置類似于圖1A和圖1B中所示的實(shí)施方式。
圖7A、圖7B1以及圖7B2示出了圖6中所示的半導(dǎo)體芯片的一 個(gè)實(shí)施方式的制造工藝剖面視圖。圖7A和圖7B1類似于圖5A和圖 5C。然而圖7B1示出了到達(dá)N—型(或者I-型半導(dǎo)體層)2的中間溝 槽6'是通過執(zhí)行使用等效于圖5A至圖5C的掩模10b的抗蝕掩模10b' 和氧化硅薄膜1 Ob〃的各向同性干燥蝕刻而形成。在圖7B2中，去除光阻材料薄膜10b'并且利用氧化硅薄膜10b〃 作為掩模來執(zhí)行第二次蝕刻。在第二次蝕刻時(shí)，提供具有以下這種 深度的溝槽6〃，即其延伸通過外延層epi (I-型半導(dǎo)體層)2并且到 達(dá)半導(dǎo)體襯底l。其后，形成堆疊的薄膜并且將其埋入到溝槽6〃中， 該堆疊的薄膜通過在例如用作包含溝槽6〃的保護(hù)絕緣薄膜的基于熱 氧化的氧化硅薄膜上堆疊基于CVD的PSG (硅化磷玻璃)薄膜、等 離子體氮化硅薄膜等而獲得。隨后，形成如上所述的這種電極8a、 8b以及9。
雖然本發(fā)明人已經(jīng)基于優(yōu)選實(shí)施方式對(duì)本發(fā)明詳細(xì)進(jìn)行了上述 描述，但是本發(fā)明不限于上述實(shí)施方式。在不偏離其要點(diǎn)的前提下， 可以進(jìn)行各種改變。每個(gè)半導(dǎo)體層的雜質(zhì)濃度可以以以下方式采用 各種實(shí)施方式，該方式即例如半導(dǎo)體襯底設(shè)置為N+型。將導(dǎo)電類型 反向并且具有基本固定電容的電極可以與可變電容二極管公用從而 提供串聯(lián)形式?？梢圆捎眠@種省略可變電容二極管VC的N型半導(dǎo) 體層4并且溝槽的側(cè)壁接觸PN結(jié)的形式。只要器件絕緣區(qū)域可以如 上所述劃分為兩個(gè)區(qū)域，就可以采用。本發(fā)明可以廣泛地利用作為 低電容及低電阻的可變電容二極管。
權(quán)利要求
1.一種用于配置可變?yōu)V波器電路的半導(dǎo)體器件，包括具有第一導(dǎo)電類型的半導(dǎo)體襯底；具有第一導(dǎo)電類型的第一半導(dǎo)體層，形成于半導(dǎo)體襯底上，該第一半導(dǎo)體層具有低于半導(dǎo)體襯底雜質(zhì)濃度的雜質(zhì)濃度；具有第一導(dǎo)電類型的第二半導(dǎo)體層，形成于第一半導(dǎo)體層的主表面的第一區(qū)域中，該第二半導(dǎo)體層具有高于第一半導(dǎo)體層雜質(zhì)濃度的雜質(zhì)濃度；第三半導(dǎo)體層，形成于第二半導(dǎo)體層的表面中并且具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型；第一電極，形成于第三半導(dǎo)體層上并且電連接到第三半導(dǎo)體層；具有第二導(dǎo)電類型的第四半導(dǎo)體層，形成于第一半導(dǎo)體層的主表面的第二區(qū)域中，所述第二區(qū)域不同于所述第一區(qū)域；第二電極，形成于第四半導(dǎo)體層上并且被電連接到第四半導(dǎo)體層；以及第三電極，形成于半導(dǎo)體襯底的背表面并且被電連接到半導(dǎo)體襯底，其中形成有包含PN結(jié)的二極管元件，所述PN結(jié)由第二半導(dǎo)體層和第三半導(dǎo)體層形成，其中形成有電容元件，所述電容元件包括第一半導(dǎo)體層、半導(dǎo)體襯底以及第二區(qū)域中的第四半導(dǎo)體層，其中第三電極被連接到控制電壓端，其中第一和第二電極分別連接到第一信號(hào)端和第二信號(hào)端，以及其中二極管元件的電容通過施加到控制電壓端的電壓來控制。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中半導(dǎo)體襯底和第 一半導(dǎo)體層分別成形為平面上視為正方形 的形狀，以及其中所述第一區(qū)域提供在所述第一半導(dǎo)體層的中間部分，并且其中所述第二區(qū)域形成在所述第一半導(dǎo)體層中并且提供在第一 半導(dǎo)體層的外圍側(cè)上，從而用限定著第 一 區(qū)域和第二區(qū)域并且插在 二者之間的器件絕緣區(qū)域來圍繞第 一 區(qū)域。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述第一區(qū)域成形 為圓形形狀。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中所述器件絕緣區(qū)域 具有溝槽結(jié)構(gòu)。
5. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中所述器件絕緣區(qū)域 包括延伸通過所述第 一半導(dǎo)體層并且到達(dá)半導(dǎo)體襯底的主表面的溝 槽，以及埋入所述溝槽中的絕緣體。
6. 根據(jù)權(quán)利要求4或者5所述的半導(dǎo)體器件，其中所述第四半 導(dǎo)體層的底部形成于比所述第三半導(dǎo)體層的下部更靠近半導(dǎo)體村底 的位置處。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，進(jìn)一步包括樹脂模制體， 其密封包括板極形狀的引線框的第 一引線、第二引線以及第三引線, 密封所述第一引線、第二引線以及第三引線的各部分，并且密封包 括半導(dǎo)體襯底和所述第一半導(dǎo)體層的半導(dǎo)體芯片，其中所述第一電極和所述第一引線通過第一鍵合導(dǎo)線來連接， 其中所述第二電極和所述第二引線通過第二鍵合導(dǎo)線來連接，以及其中將所述半導(dǎo)體芯片管芯鍵合到所述第三引線的主表面。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述二極管元件是 可變電容二極管。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述電容元件經(jīng)由 半導(dǎo)體村底連接到可變電容二極管并且與經(jīng)由第一信號(hào)終端和第二 信號(hào)終端延伸的信號(hào)路徑串聯(lián)連接。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，其通過低電容和低電阻實(shí)現(xiàn)大電容變化比。外延層形成于第一導(dǎo)電類型半導(dǎo)體襯底的主表面中。通過器件絕緣區(qū)域?qū)⑼庋訉觿澐譃榈谝粎^(qū)域和第二區(qū)域。在第一區(qū)域的外延層的表面處配備有PN結(jié)部分，其具有第二導(dǎo)電類型半導(dǎo)體層并且配置可變電容元件。在第二區(qū)域的外延層的表面處配備有PN結(jié)部分，該P(yáng)N結(jié)具有第二導(dǎo)電類型半導(dǎo)體層，該層的下部形成為比配置上述可變電容PN結(jié)的第二導(dǎo)電類型的半導(dǎo)體層更靠近半導(dǎo)體襯底，并且該層配置為固定電容。半導(dǎo)體襯底的背表面連接到控制電壓端，配置可變電容PN結(jié)的第二導(dǎo)電類型半導(dǎo)體層連接到第一信號(hào)端，并且配置固定電容PN結(jié)的第二導(dǎo)電類型半導(dǎo)體層連接到第二信號(hào)端，由此配置可變?yōu)V波器電路。
文檔編號(hào)H01L27/06GK101295714SQ200810091260
公開日2008年10月29日 申請(qǐng)日期2008年4月23日 優(yōu)先權(quán)日2007年4月24日
發(fā)明者二井手亮, 野澤俊哉, 飯島至 申請(qǐng)人:株式會(huì)社瑞薩科技