專利名稱：相變存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種相變存儲器裝置，可在1個存儲器單元中保持2位數(shù)據(jù)。本申請根據(jù)2007年2月28日向日本申請的專利2007-049947號，主張優(yōu)先權(quán)，這里引用其內(nèi)容。
背景技術(shù)：
作為使用相變膜作為存儲元件的存儲器單元(相變存儲器單元)的多 進制化(例如，2位/l存儲器單元)方法，提出4階段控制并存儲存儲器 單元的電阻值的方式等。這時，為了寫入中間電平的電阻，通過控制寫入 時流過元件的電流量來控制電阻值，形成中間狀態(tài)的電阻值。在讀出時， 通過將這些電阻值與3種參照電位(或參照電流)比較來讀出數(shù)據(jù)。提出 通過這種方式存儲多進制的數(shù)據(jù)的方法。圖8A是表示電阻變化型多進制(multilevel)存儲器單元的電阻分布 圖。由于是2位/l存儲器單元，所以控制成4個值的電阻值分布后寫入。 圖8B是表示相變存儲器的寫入電流和電阻值的關(guān)系圖。根據(jù)橫軸的電流 值，寫入后的電阻值變化。從電流為500pA左右附近起，電阻值上升，在 寫入后開始相變存儲器的非晶化。為了控制電阻值，控制寫入的電流，使電阻值變化。在此例情況下， 通過施加(1) (4)的電流，形成圖8A示出的電阻分布。作為該多進制化寫入的方法，提出控制寫入時的電壓或電流的方法、 和改變寫入脈沖的施加次數(shù)來控制電阻值的方式等。無論是哪種寫入方 式，都是通過使l部位的相變區(qū)域的電阻值變化來存儲數(shù)據(jù)的方式，并無 變化。另外，圖9A及圖9B表示現(xiàn)有類型的1位/存儲器單元的截面構(gòu)造圖 和電路模式圖。圖9A是相變形存儲器單元的構(gòu)造的一例。在圖9A中，在硅(Si)基板1上配置柵極電極2，形成存儲器單元晶 體管，將VSS接點(contact) 3及D接點5連接在存儲器單元晶體管上。 VSS接點3連接于地(ground)線4。另外，在D接點5上形成Mid接點 6，在Mid接點6的上部配置有下部電極7b，在下部電極7b上形成用于 產(chǎn)生相變的加熱器(匕一夕，heater) 9。為了削減加熱器9的寫入電流， 開口后，在開口部內(nèi)形成絕緣膜(側(cè)壁，sidewall) 8，使下部電極7b的尺 寸比開口部直徑小。在該加熱器9上形成相變膜(GST) 10，在其上形成 作為金屬布線的上部電極(位線BL) 11。圖9B示出現(xiàn)有類型存儲器單元的等效電路。構(gòu)成為在1個晶體管 (MOS (Metal Oxide Semiconductor)晶體管)上連接1個電阻元件(相變 元件)R的構(gòu)成。相變區(qū)域可以是下部電極7b和相變膜10的接觸部分。 這是因為在向該電路施加電流時，該部分的電流密度最高，最易因發(fā)熱變 成高溫。如上述說明那樣，提出為以現(xiàn)有類型的多進制存儲器單元控制該 1部位的相變區(qū)域的結(jié)晶化的程度，使電阻值模擬地變化，存儲4進制或 8進制的數(shù)據(jù)的方式(參照圖8A及圖8B)。上述的現(xiàn)有方式的優(yōu)點在于讀出為非破壞的，若能正確控制電阻值， 則可使存儲的位數(shù)如2進制、4進制那樣增加。另外，該方式的缺點在于 由于電阻值的范圍變窄，所以必需提高寫入后的電阻值的精度。因此，提 出邊執(zhí)行核實(Verify)動作邊高精度地控制電阻的方式(參照特開 2006-155700號公報(以下，稱為專利文獻l))。但是，在該方式的情況下，由于必需核實動作，所以在寫入時花費時 間，由于電阻具有溫度特性，所以必需高精度地控制電阻精度或讀出時使 用的參照電位(參照電流)值。另外，在奧田昌宏監(jiān)修「第二代光記錄技術(shù)和材料」^一二^〉一出 版，2004年1月31日、pp'89-90 (以下，稱為非專利文獻1)中記載有相 變雙向存儲器的16等級多進制記錄結(jié)果，記載有通過控制寫入電流，將 5Kn 500KQ之間按16等級寫入的結(jié)果。并且，存在現(xiàn)有技術(shù)的相變存儲器裝置(例如，參照特表2005-522045 號公報(以下，稱為專利文獻2))。在該現(xiàn)有技術(shù)的相變存儲器裝置中， 例如，將由4個相變層構(gòu)成的可變電阻元件經(jīng)選擇晶體管共同連接于字線WL上，同時，在各電阻元件上連接位線BL，以流過各位線的電流為基準， 表現(xiàn)16進制。但是，在該現(xiàn)有技術(shù)的相變存儲器裝置中存在以下問題，必需提高寫 入后的電流檢測精度，另外，電路結(jié)構(gòu)及寫入次序(s叫uence)變復(fù)雜。另外，存在現(xiàn)有技術(shù)的半導(dǎo)體裝置(例如，參照特開2005-317713號 公報(以下，稱為專利文獻3))。但是，在該現(xiàn)有技術(shù)的半導(dǎo)體裝置中， 將在電路形成后，通過加熱使相變膜的結(jié)晶狀態(tài)變化，變更連接于相變膜 的電路的連接狀態(tài)作為目的，目的和構(gòu)成與本發(fā)明不同。如上所述，在以前的方式中，由于電阻值的范圍變窄，所以必需提高 寫入后的電咀值的精度，因此，提出邊執(zhí)行核實(Verify)動作邊高精度 地控制電阻的方式。但是，存在由于必需進行核實動作，所以在寫入時花費時間，由于電 阻具有溫度特性，所以必須高精度地控制電阻精度或讀出時使用的參照電 位(參照電流)的值等問題。發(fā)明內(nèi)容本發(fā)明為解決這種問題而作出，本發(fā)明的目的在于提供一種相變存儲 器裝置，讀出的參照電位可以為1種，另外，不需核實動作，電路構(gòu)成、 寫入次序(s叫uence)可變簡單，并且，可在以前的1位存儲器單元區(qū)域 中寫入2位。本發(fā)明為了解決上述問題而作出，本發(fā)明的相變存儲器裝置是具有使 用相變膜作為存儲元件的存儲器單元的相變存儲器裝置，其特征在于，具 有形成于所述相變膜的一個面?zhèn)鹊牡?相變區(qū)域；和在所述相變膜的其 他面?zhèn)壬吓c所述第1相變區(qū)域相對應(yīng)的位置形成的第2相變區(qū)域，在所述 第1相變區(qū)域及所述第2相變區(qū)域上，利用基于非晶化的高電阻狀態(tài)和基 于結(jié)晶化的電阻值比所述高電阻狀態(tài)低的低電阻狀態(tài)的組合，來存儲2位 數(shù)據(jù)。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，串聯(lián)地連接2個由 2個相變區(qū)域形成的相變元件(電阻元件)，使這2個相變元件分別具有高 電阻狀態(tài)、低電阻狀態(tài)2種狀態(tài)，通過該組合記錄2位(4進制)的數(shù)據(jù)。由此，可通過2個相變元件(電阻元件)的組合記錄2位的數(shù)據(jù)。另 夕卜，在數(shù)據(jù)的讀取時，就串聯(lián)連接的相變元件(電阻元件)的全部電阻值 而言，由于邊判定高電阻或低電阻邊讀取，所以讀出的參照電位可以是1 種，另外，不需核實動作，電路構(gòu)成、寫入次序可變簡單。另外，可在以前的1位存儲器單元區(qū)域中寫入2位的數(shù)據(jù)。另外，本發(fā)明的相變存儲器裝置的特征在于所述第l相變區(qū)域形成 于按照與所述相變膜的所述一面或該一面的凹部接觸的方式配置的第1電 極和所述相變膜之間的接觸面的附近，所述第2相變區(qū)域形成于按照與所述相變膜的所述另一面或該另一面的凹部接觸的方式配置的第2電極和所述相變膜之間的接觸面的附近，形成為所述第1電極和所述相變膜之間的所述接觸面的面積與所述第2電極和所述相變膜之間的所述接觸面的面積不同，并且，共同電流經(jīng)過構(gòu)成所述存儲器單元的晶體管并在所述第1電極及所述第2電極中流動。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，經(jīng)過第1電極，使 電流在第1相變區(qū)域中流動，經(jīng)過第2電極，使電流在第2相變區(qū)域流動。 這時，第1電極和相變膜之間的接觸面的面積與第2電極和相變膜之間的 接觸面的面積不同。另外，流過第1電極及第2電極的電流是相同的電流。 己知在非晶化(高電阻化)或結(jié)晶化(低電阻化)相變膜時所需的電流示 出與接觸面積成比例的特性，利用該特性，使第1相變區(qū)域和第2相變區(qū) 域特性具有差異。由此，利用第1相變區(qū)域和第2相變區(qū)域的特性差異(流動的電流導(dǎo) 致的特性差異)，可通過該組合記錄2位(4進制)的數(shù)據(jù)。另外，本發(fā)明的相變存儲器裝置的特征在于在所述第l電極與所述 相變膜接觸的部分形成第1加熱器；在所述第2電極與所述相變膜接觸的 部分形成第2加熱器。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，在第1電極的與相 變膜接觸的部分形成第1加熱器，在第2電極的與相變膜接觸的部分形成 第2加熱器。由此，可高效地進行相變膜中的向結(jié)晶化狀態(tài)、非晶化狀態(tài)的轉(zhuǎn)變。 另外，本發(fā)明的相變存儲器裝置的特征在于構(gòu)成為所述第l電極連接于形成所述存儲器單元的位線的金屬布線側(cè)，并且，所述第2電極連接 于所述存儲器單元的所述晶體管側(cè)。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，將第1電極設(shè)置在 形成位線的金屬布線側(cè)，將第2電極設(shè)置在晶體管側(cè)。因此，可在連接于形成在硅基板等上的晶體管的第2電極和連接于形 成位線的金屬布線的第1電極之間，配置具有第1相變區(qū)域和第2相變區(qū) 域的相變膜。由此，可在以前的l位存儲器單元區(qū)域中寫入2位，同時， 可縮小用于1位存儲所需的存儲器單元區(qū)域。另外，本發(fā)明的相變存儲器裝置的特征在于所述第1相變區(qū)域形成 為利用經(jīng)過所述第1電極而流動的第1電流電平Iresetl的電流，從所述 高電阻狀態(tài)轉(zhuǎn)變到所述低電阻狀態(tài)；利用經(jīng)過所述第1電極而流動的第3 電流電平Ireset3的電流，從所述低電阻狀態(tài)轉(zhuǎn)變到所述高電阻狀態(tài)；所述 第2相變區(qū)域形成為利用經(jīng)過所述第2電極而流動的第2電流電平Ireset2 的電流，從所述高電阻狀態(tài)轉(zhuǎn)變到所述低電阻狀態(tài)；利用經(jīng)過所述第2電 極而流動的第4電流電平Ireset4 (Iresetl<Ireset2<Ireset3<Ireset4)，從 所述低電阻狀態(tài)轉(zhuǎn)變到所述高電阻狀態(tài)。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，設(shè)使第1相變區(qū)域 轉(zhuǎn)變成低電阻狀態(tài)的電流范圍(Iresetl Ireset3)和使第2相變區(qū)域轉(zhuǎn)變 成低電阻狀態(tài)的電流范圍(Ireset2 Ireset4)為不同范圍，僅一部分范圍 重疊。由此，控制在第1相變區(qū)域及第2相變區(qū)域中流動的電流，執(zhí)行將每 個第1相變區(qū)域及第2相變區(qū)域設(shè)為高電阻狀態(tài)、或設(shè)為低電阻狀態(tài)的設(shè) 定(數(shù)據(jù)的寫入)。另外，本發(fā)明的相變存儲器裝置的特征在于，具備第l電阻值寫入 部件，為了將所述第l相變區(qū)域設(shè)定成所述高電阻狀態(tài)，將所述第2相變 區(qū)域設(shè)定成所述高電阻狀態(tài)，在所述第1電極及所述第2電極中流動所述 第4電流電平Ireset4的電流；第2電阻值寫入部件，為了將所述第1相變 區(qū)域設(shè)定成所述低電阻狀態(tài)，將所述第2相變區(qū)域設(shè)定成所述高電阻狀態(tài)， 在所述第1電極及所述第2電極中流動所述第4電流電平Ireset4的電流后， 流動所述第1電流電平Iresetl的電流；第3電阻值寫入部件，為了將所述第1相變區(qū)域設(shè)定成所述低電阻狀態(tài)，將所述第2相變區(qū)域設(shè)定成所述低電阻狀態(tài)，在所述第1電極及所述第2電極中流動所述第4電流電平Ireset4 的電流后，流動所述第2電流電平Ireset2的電流；和第4電阻值寫入部件， 為了將所述第1相變區(qū)域設(shè)定成所述高電阻狀態(tài)，將所述第2相變區(qū)域設(shè) 定成所述低電阻狀態(tài)，在所述第1電極及所述第2電極中流動所述第4電 流電平Ireset4的電流后，流動所述第3電流電平Ireset3的電流。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，在執(zhí)行將每個第1 相變區(qū)域及第2相變區(qū)域設(shè)為高電阻狀態(tài)、或設(shè)為低電阻狀態(tài)的設(shè)定(寫 入數(shù)據(jù))時，流過1次或2次電流(例如，施加脈沖電壓)。在將第1相變區(qū)域及第2相變區(qū)域設(shè)定成高電阻狀態(tài)時，僅流過1次 Ireset4電平的電流。在將第1相變區(qū)域設(shè)定成低電阻狀態(tài)、第2相變區(qū)域設(shè)定成高電阻狀 態(tài)時，在流過Ireset4電平的電流后，流過Iresetl電平的電流。在將第1相變區(qū)域設(shè)定成低電阻狀態(tài)、第2相變區(qū)域設(shè)定成低電阻狀 態(tài)時，在流過Ireset4電平的電流后，流過Ireset2電平的電流。在將第1相變區(qū)域設(shè)定成高電阻狀態(tài)、第2相變區(qū)域設(shè)定成低電阻狀 態(tài)時，在流過Ireset4電平的電流后，流過Ireset3電平的電流。由此，通過1次或2次寫入，可在以前的1位的存儲器單元區(qū)域中寫 入2位。另外，本發(fā)明的相變存儲器裝置的特征在于，具備第l電阻值讀取 部件，施加不使所述第1相變區(qū)域及所述第2相變區(qū)域的結(jié)晶狀態(tài)變化的 范圍的電壓后，讀取所述第1相變區(qū)域及所述第2相變區(qū)域的全部電阻值 比規(guī)定電阻值高的高電阻狀態(tài)或者比所述規(guī)定電阻值低的低電阻狀態(tài)；第 1電流施加部件，在利用所述第1電阻值讀取部件判定為所述高電阻狀態(tài) 時，按照施加于所述第1電極和所述第2電極的電壓不超過所述各相變區(qū) 域的閾值電壓的2倍電壓的方式進行限制，并在所述第1相變區(qū)域及所述 第2相變區(qū)域中流動所述第1電流電平Iresetl的電流；第2電阻值讀取部 件，在利用所述第l電流施加部件流動電流后，讀取所述全部電阻值為所 述高電阻狀態(tài)或所述低電阻狀態(tài)；第2電流施加部件，在利用所述第2電 阻值讀取部件判定為所述高電阻狀態(tài)時，按照施加于所述第1電極和所述第2電極的電壓不超過所述各相變區(qū)域的所述閾值電壓的2倍電壓的方式進行限制，并在所述第1相變區(qū)域及所述第2相變區(qū)域中流動所述第2電 流電平Ireset2的電流；和第3電阻值讀取部件，在利用所述第2電流施加 部件流動電流后，讀取所述全部電阻值為所述高電阻狀態(tài)或所述低電阻狀 態(tài)。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，就每個第1相變區(qū) 域及第2相變區(qū)域而言，在讀取為高電阻狀態(tài)或低電阻狀態(tài)時，按以下的 步驟進行。首先，利用第1電阻值讀取部件，讀取第1相變區(qū)域及所述第2相變 區(qū)域的全部電阻值。這時，在全部電阻值為低電阻時，判定第l相變區(qū)域 為低電阻狀態(tài)，第2相變區(qū)域為低電阻狀態(tài)。在利用所述第1電阻值讀取部件判定為高電阻時，利用第1電流施加 部件，在第1相變區(qū)域及第2相變區(qū)域中流動所述kesetl的電流后，利用 第2電阻值讀取部件，讀取全部電阻值。這時，在全部電阻值為低電阻時， 判定為第l相變區(qū)域為高電阻狀態(tài)，第2相變區(qū)域為低電阻狀態(tài)。另外， 在流過Iresetl電流時，限制成施加于第1電極和第2電極間的電壓不超過 各相變區(qū)域的閾值(電流開始流動的電壓)的2倍，在第1及第2的相變 區(qū)域為高電阻狀態(tài)時，仍維持該電壓不變。在利用所述第2電阻值讀取部件判定為高電阻時，利用第2電流施加 部件，在流過所述Ireset2的電流后，利用第3電阻值讀取部件讀取全部電 阻值。這時，在全部電阻值為低電阻的情況下，判定第l相變區(qū)域為低電 阻狀態(tài)，第2相變區(qū)域為高電阻狀態(tài)。另外，在流動Ireset2電流時，限制 成施加于第1電極和第2電極間的電壓不超過各相變區(qū)域的閾值(電流開 始流動的電壓)的2倍，在第l及第2相變區(qū)域為高電阻狀態(tài)時，仍維持 該電壓不變。在利用所述第3電阻值讀取部件判定為高電阻時，判定為第1相變區(qū) 域為高電阻狀態(tài)，第2相變區(qū)域為高電阻狀態(tài)。由此，就每個第l相變區(qū)域及第2相變區(qū)域而言，可讀取為高電阻狀 態(tài)或低電阻狀態(tài)。另外，本發(fā)明的相變存儲器裝置的特征在于所述第1電流施加部件及所述第2電流施加部件具備進行再次寫入的部件，該進行再次寫入的部件 在所述第1相變區(qū)域及所述第2相變區(qū)域中流動電流時，為了使所述第1 相變區(qū)域及所述第2相變區(qū)域轉(zhuǎn)變成最初的狀態(tài)，而進行再次寫入。在由上述結(jié)構(gòu)構(gòu)成的本發(fā)明的相變存儲器裝置中，由于每個第1相變區(qū)域及第2相變區(qū)域是高電阻狀態(tài)還是低電阻狀態(tài)的讀出為破壞讀出，所以，對應(yīng)于讀取的數(shù)據(jù)(高電阻狀態(tài)或低電阻狀態(tài))，進行使第1相變區(qū)域及第2相變區(qū)域轉(zhuǎn)變成最初狀態(tài)的再次寫入。由此，就每個第l相變區(qū)域及第2相變區(qū)域而言，在讀取為高電阻狀 態(tài)或低電阻狀態(tài)之后，可將每個第1相變區(qū)域及第2相變區(qū)域恢復(fù)成最初 的狀態(tài)(高電阻狀態(tài)或低電阻狀態(tài))。另外，本發(fā)明的相變存儲器裝置的特征在于形成為所述第l電極和所述相變膜之間的所述接觸面的面積變成所述第2電極和所述相變膜之間 的所述接觸面的面積的約2/3倍，形成為所述第1電流電平Iresetl、所述 第2電流電平Ireset2、所述第3電流電平Ireset3大致為Iresetl= (1/3) X Ireset4、 Ireset2= (1/2) Xlreset4、 Ireset3= (2/3) Xlreset4。由此，可高平衡地設(shè)定在第1相變區(qū)域及第2相變區(qū)域中流動的電流。發(fā)明效果本發(fā)明的相變存儲器裝置中的第1效果如下在相變存儲器單元中，由于通過置位/復(fù)位(SET/RESET)的4種組合來多進制化上部電極和下部電極附近的相變膜(GST)的狀態(tài)，所以讀出的參照電位可以是l種，由于高電阻和低電阻時的電阻差也取大的值，所以也可以是與通常的l位 /存儲器單元時相同的參照電位。第2效果如下由于存儲器單元的電阻僅存在「復(fù)位狀態(tài)的高電阻」 和「置位狀態(tài)的低電阻」2種狀態(tài)，所以由于寫入時的電阻值的控制的精 度也低，所以不需要以前的核實動作，電路構(gòu)成、寫入次序可變簡單。另外，本發(fā)明的第3效果如下由于可通過在上部電極和下部電極2 部位形成相變區(qū)域來多進制化，所以可在以前的1位存儲器單元區(qū)域中寫 入2位，可縮小存儲1位數(shù)據(jù)所需的存儲器單元區(qū)域。


圖1A是本發(fā)明實施方式的相變存儲器裝置中相變存儲器單元(2位/ 單元)的截面構(gòu)造。圖1B是圖1A示出的相變存儲器單元的電路模式圖。圖2A及圖2B是表示接觸面積不同導(dǎo)致的I一R特性的差異圖，圖2A 是表示上部電極正下方的相變元件特性圖，圖2B是表示下部電極正上方 的相變元件特性圖。圖3A及圖3B是用于說明2位/單元的寫入(Write)方法圖，圖3A 是表示4個狀態(tài)的電流區(qū)域圖，圖3B是表示4個狀態(tài)的寫入方法圖。圖4A 圖4D是用于說明2位/單元的4個狀態(tài)的I-V特性和讀取 (Read)方法圖。圖5A 圖5C是表示用于形成4狀態(tài)的寫入脈沖的施加方法圖。 圖6是表示本發(fā)明實施方式的相變存儲器裝置的電路構(gòu)成例圖。 圖7A 圖7F是表示4狀態(tài)的讀出方法圖。圖8A及圖8B是表示現(xiàn)有類型的多進制單元的電阻分布和參照電位 圖，圖8A是表示電阻變化類型的多進制單元的電阻分布圖，圖8B是表 示相變換存儲器的寫入電流和電阻值的關(guān)系圖。圖9A是現(xiàn)有類型的1位/單元的截面構(gòu)造。圖9B是現(xiàn)有類型的1位/單元的電路模式圖。符號說明l一硅基板；2 —柵極電極；3—VSS接點；4 —地線；5—D接點；6 — Mid接點；7a—上部電極；7b—下部電極；8—側(cè)壁；9一加熱器；9a—上部加熱器；9b —下部加熱器；IO —相變膜；ll一金屬布線；21—讀出放大 器；31—寫入放大器。
具體實施方式
「概要」作為在相變存儲器單元的1個存儲器單元中存儲2位數(shù)據(jù)的多進制化 方法、相變存儲器單元的多進制化(2位/1存儲器單元)的方法，提出4階段控制并存儲存儲器單元的電阻值的方式等。另外，作為該多進制化寫 入方法，提出上述說明的控制寫入時的電壓或電流的方法和改變寫入脈沖的施加次數(shù)、控制電阻值的方式等。但是，無論是哪種寫入方式，都是通 過使1部位的相變區(qū)域的電阻值變化來存儲數(shù)據(jù)的方式，并沒有變化。該方式的優(yōu)點在于讀出為非破壞的，若能正確控制電阻值，則可如 2進制、4進制等使存儲的位數(shù)增加。另外，該方式的缺點在于由于電 阻值的容許范圍寬度變窄，所以必需提高寫入后的電阻值的精度，及由于 電阻值具有溫度特性，所以參照電位(參照電流)要求高精度。本發(fā)明為了避免該缺點，其特征在于，串聯(lián)地連接2個由2個相變區(qū) 域形成的相變元件(電阻元件)，使該2個相變元件分別具有高電阻、低電阻2個狀態(tài)，利用該組合記錄2進制數(shù)據(jù)，提高作為存儲器單元的集成度?！副景l(fā)明實施方式的相變存儲器裝置的結(jié)構(gòu)說明J下面，參照附圖詳細說明本發(fā)明實施方式的相變存儲器裝置。圖1A及圖1B表示本實施方式的相變存儲器裝置內(nèi)的相變存儲器單元 的截面構(gòu)造圖和電路模式圖。圖1A表示相變存儲器單元的截面構(gòu)造圖， 圖1B作為電路模式圖，表示現(xiàn)有類型電路圖和本實施方式的2位/存儲器 單元的電路圖。另外，向與圖9A及圖9B示出的以前的相變存儲器單元 相同的要素附以相同符號。圖1A及圖1B示出的本實施方式的相變存儲器單元與圖9A及圖9B 示出的以前的相變存儲器單元在構(gòu)成上的不同點在于如圖1B所示，在 本實施方式的2位/存儲器單元中除現(xiàn)有例的電阻元件r外，在該電阻元 件r上再串聯(lián)地連接1個電阻元件r。通過圖1A示出的截面構(gòu)造可知，可構(gòu)造成分別在上部電極7a下配置 的上部加熱器9a和相變膜10的接觸部分、及在下部電極7b上配置的下 部加熱器9b與相變膜10的接觸部分中形成相變的區(qū)域。另外，上部電極7a不是圖9A示出的以前的上部電極(金屬布線)11， 而形成與下部電極7b同樣的插頭狀，在其上部連接位線(BL)的上部電 極(金屬布線)11。并且，在形成(設(shè)計)該存儲器單元時，設(shè)下部電極 7b與相變膜10的相變區(qū)域之間的接觸部分(下部電極7b上的下部加熱器 9與相變膜10的接觸部分)的面積比上部電極7a與相變膜IO之間的接觸 部分(上部電極7a下的上部加熱器9a與相變膜10的接觸部分)的面積大。在此后說明的實例中，構(gòu)成為大致具有1.5倍的面積(不用說，不限 于1.5倍)。根據(jù)上述構(gòu)成，上部電極7a與相變膜10的接觸面積變成下部電極7b 與相變膜10的接觸面積的2/3。已知非晶化或結(jié)晶化相變膜10時所需的 電流示出與接觸面積成比例的特性。若以Ireset表示非晶化(高電阻化)下部電極7b側(cè)正上方的存儲器單 元的電流(RESET電流)，則上部電極7a側(cè)的存儲器單元的RESET電流 變成「(2/3) xlreset」。另一方面，若將結(jié)晶化(低電阻化)下部電極7b 側(cè)的相變部時所需的電流調(diào)整為「(1/2) xlreset」，則結(jié)晶化上部電極7a 側(cè)的相變部時所需的電流變成「0/3) xireset」左右。控制存儲器單元和相變膜(相變材料)的接觸面積，以形成具有這種 2個特性的元件。圖2A及圖2B示出該2個元件的I一R (電流一電阻) 特性。圖2A及圖2B示出的I一R特性是表示某電流流過元件后，施加低電 壓(不引起相變的低電壓)，測定元件的電阻值，寫入時施加于元件的電 流和寫入后的電阻值的關(guān)系的曲線。圖2A表示上部電極7a正下方的相變 膜10的相變元件特性，圖2B表示下部電極7b正上方的相變膜10的相變 元件特性。圖3A及圖3B重疊表示圖2A及圖2B示出的2個元件的I一R (電流 一電阻)特性的曲線。若觀察該曲線，則對于橫軸的施加電流，可知作為 2個元件的電阻值的組合，存在4種狀態(tài)。本實施方式的多進制存儲器單 元的特征在于通過這樣的2個元件的電阻值的組合來存儲2位數(shù)據(jù)。另外，所述的本發(fā)明的第1電極相當于上部電極7a;第1加熱器相當 于上部加熱器9a;第2電極相當于下部電極7b;第2加熱器相當于下部 加熱器9b。另外，所述的本發(fā)明的「Iresetl」相當于「(l/3)xlreset」；「Ireset2」 相當于「(1/2) xlreset」；「Ireset3」相當于「(2/3) xlreset」；「Ireset4j相 當于「Ireset」。「對相變存儲器單元的寫入方法的說明」首先，說明形成該4種電阻值組合的寫入方法的一例。下面，按「上部電極7a側(cè)的相狀態(tài)」/ 「下部電極7b側(cè)的相狀態(tài)」的順序記載電阻值的組合。作為一例，將上部電極7a部分的相變膜10 (相變區(qū)域)是「SET狀 態(tài)(電阻值低的狀態(tài))」，下部電極7b部分的相變膜10 (相變區(qū)域)是 「RESET狀態(tài)(電阻值高的狀態(tài))」的情況記載為「SET/RESET」?？赏ㄟ^1次寫入完成用于實現(xiàn)4種電阻值的組合中、圖3A及圖3B示 出的(S2) (S4)之前的3種狀態(tài)的寫入。這可通過將圖3A示出的各 個區(qū)域的電流流過元件來形成該狀態(tài)。另外，不能通過1次寫入來形成(Sl)的「SET/RESET」狀態(tài)。因此， 如圖3B所示，向元件施加一次變成(S4)狀態(tài)的「RESET/RESET」狀態(tài) 的電流。然后，若流過(Sl)示出的區(qū)域的電流，則僅上部電極7a側(cè)變 成SET狀態(tài)，但下部電極7b側(cè)由于僅流過比SET (結(jié)晶化)所需電流少 的電流，所以保持RESET狀態(tài)。通過該寫入方式形成「SET/RESET」狀 態(tài)。S卩，為了形成(Sl)狀態(tài)，必需2次寫入動作?！赶嘧兇鎯ζ鲉卧淖x出方法的說明J下面，說明讀出方式。為了區(qū)別并讀出相變膜中的4種狀態(tài)，進行下 面的讀出。圖4A 圖4D是表示區(qū)別并讀出4種狀態(tài)時的讀出電壓和電流的設(shè)定 例圖。在讀出時，為了區(qū)別4種狀態(tài)必需3次讀出。在讀出存儲器單元的 電阻狀態(tài)時，通常，施加圖4A示出的VI (不引起相變的低電壓)電壓 來執(zhí)行。在第1次讀出時，讀出為低電阻狀態(tài)的僅是4種狀態(tài)中的「SET/SET」 狀態(tài)。除此以外的情況下，由于上部電極7a側(cè)或下部電極7b側(cè)內(nèi)的任一 個相變膜10處于RESET狀態(tài)(高電阻狀態(tài))，所以識別電阻值為高電阻。 但是，通過該第1次讀出，無法區(qū)別上部電極側(cè)/下部電極側(cè)的哪個為高電 阻，或其雙方為高電阻。因此，如圖4B所示，作為下一順序，向元件施加僅在上部電極7a側(cè) 能以SET狀態(tài)寫入的條件的脈沖(電壓V2的脈沖)。這時，為了轉(zhuǎn)變成 SET狀態(tài)，該脈沖被施加Vth (在各相變區(qū)域中電流開始流動的閾值電壓) 以上的電壓，但電流通過寫入(Write)驅(qū)動器等加以限制，僅流過「(1/2) xlreset」以下的電流。施加該脈沖后，在上部電極7a側(cè)為RESET狀態(tài)時，將其改寫成SET 狀態(tài)。然后，再次進行讀出(Read)動作，判定元件為高電阻或低電阻。 若在該讀出時為低電阻(SET/SET)，則可判定2個元件的狀態(tài)為 「RESET/SET」。然后，若不變成低電阻(SET/SET)(若為高電阻狀態(tài))，如圖4C所 示，這次施加能將下部電極7b側(cè)變成SET狀態(tài)的條件脈沖(電壓V3的 脈沖)。然后，再次進行讀出(Read)動作，判定元件為高電阻或低電阻。 如果該讀出時為低電阻(SET/SET)，則可判定2個元件的狀態(tài)為 「SET/RESET」?？墒?，如圖4D所示，在2元件均處于RESET狀態(tài)時，由于各個元件 具有Vth的閾值(threshold)電壓，所以若不對元件施加2xVth以上的電 壓，則不流過能SET的電流。因此，利用2次SET寫入動作時施加的電 壓(Vth)，不流過電流，保持狀態(tài)。若既便是第2次寫入后仍舊是高電阻， 則也判定2個元件處于「RESET/RESET」狀態(tài)。通過取得該讀出次序，可區(qū)別4種狀態(tài)，保持4進制數(shù)據(jù)，并可讀出。 另夕卜，該讀出結(jié)束后，元件的狀態(tài)變成「SET/SET」或「RESET/RESET」 任一狀態(tài)。由于該讀出為破壞讀出，所以必需以讀出的數(shù)據(jù)為基準進行重 寫。該寫入執(zhí)行先前示出的4進制寫入方式并進行重寫，完成一系列的讀 出動作?！笇ο嘧兇鎯ζ鲉卧膶懭朊}沖的產(chǎn)生方法的說明」 圖5A 圖5C表示實現(xiàn)對所述相變膜的讀出及寫入的寫入脈沖的產(chǎn)生 方法的實例。如上述說明，為了將上部電極7a側(cè)的相變膜IO變成SET、下部電極 7b側(cè)的相變膜10變成RESET,必需2次寫入脈沖，除此以外，可通過施 加1次寫入脈沖來寫入。這里，參照圖5A 圖5C說明為了寫入次序的簡單化，通過2次寫入 脈沖的組合來寫入的方式。產(chǎn)生2次寫入脈沖。第1次脈沖施加將兩方電極7a、 7b的各側(cè)的相變 膜10變成RESET狀態(tài)的高電流。這里，電極附近的相變膜10變成 「RESET7RESET」狀態(tài)。相反，在最終完成「RESET/RESET」以外的組合時，施加第2次脈沖， 形成各自的狀態(tài)。例如，為了形成狀態(tài)(Sl)的「SET/RESET」狀態(tài)，通過第1次脈沖， 施加「Ireset」的電流，通過第2次脈沖，流過「(1/3) xlreset」電流，僅 將上部電極7a側(cè)的相變膜10變成SET狀態(tài)。為了形成狀態(tài)(S2)的「SET/SET」狀態(tài)，通過第1次脈沖施加「Ireset」 的電流，通過第2次脈沖流過「(1/2) xlreset」的電流，將上部電極7a、 下部電極7b側(cè)的兩方相變膜10變成SET狀態(tài)。為了形成狀態(tài)(S3)的「RESET/SET」狀態(tài)，通過第1次的脈沖施加 「Ireset」的電流，通過第2次脈沖流過「(2/3) xlreset」的電流，將上部電 極7a側(cè)的相變膜10變成RESET狀態(tài)，將下部電極7b側(cè)的相變膜變成SET 狀態(tài)。為了形成狀態(tài)(S4)的「RESET/RESET」狀態(tài)，艮口，為了將兩方的電 極7a、 7b側(cè)的各個相變膜10變成RESET狀態(tài)，施加第2次脈沖。 「使用本實施方式的相變存儲器的電路構(gòu)成例的說明」 圖6表示用于實現(xiàn)基于本實施方式的方式的多進制化的電路構(gòu)成例。 讀出(Read)放大器21由將位線GBL箝位在偏置電壓(Vbias)的電 路22;將流過相變膜(電阻)的電流轉(zhuǎn)換成電壓的PMOS 二極管連接元 件23;和比較讀出的參照電位(Vref)和讀出數(shù)據(jù)的電位的差動放大器24 構(gòu)成。寫入(Write)放大器31由具有可控制電流以實現(xiàn)相變膜的4種狀態(tài) 的結(jié)構(gòu)的4種寫入緩沖器(Write Buffer、電流源)32 35;與寫入緩沖器 32 35分別串聯(lián)連接的PMOS41 44;和用于不使位線電壓上升至 「2xVth」以上的箝位電路45構(gòu)成。另外，為了方便，存儲器單元部的相變膜(GST)用1個電阻表述， 但實際上是將2個電阻串聯(lián)地連接。另外，這里，采用將2條位線連接于1組讀出/寫入(Read/Write)放 大器21、 31的階段化位線構(gòu)成。字線變成由MWL線和FX線組合來選擇 的階段化字線方式。另外，連接于該1組的讀出/寫入(Read/Write)放大 器21、 31的位線的條數(shù)并不限于2條，既便是4條、8條或其以上的條數(shù)也無妨。寫入(Write)放大器31對應(yīng)于寫入數(shù)據(jù)，選擇驅(qū)動的PMOS41 44， 通過脈沖信號驅(qū)動選擇的PMOS41 44的柵極，控制施加于存儲器單元的 相變膜(GST)的電流。在讀出時，使用讀出(Read)放大器21來讀出數(shù)據(jù)。偏置電壓(Vbias) 是用于將位線GBL固定成恒定電壓的限制電壓。VREF是作為讀出數(shù)據(jù)時 的基準的電壓(參照電位)，將流過存儲器單元的電流轉(zhuǎn)換成電壓后與該 電壓進行比較，判定存儲器單元的電阻是「SET狀態(tài)(低電阻狀態(tài))」還 是「RESET狀態(tài)(高電阻狀態(tài))J。4狀態(tài)(4進制數(shù)據(jù))的讀出方法通過圖7A 圖7F示出的次序進行。首先，作為第1步驟(Sl)，施加讀出電壓(VI)后，判定該串聯(lián)連 接的相變膜(GST)全部電阻是低電阻還是高電阻(參照圖7A)。僅在2 個電極部分的相變膜是「SET/SET」狀態(tài)時，判定為低電阻。除此以外的 情況，識別存儲器單元的電阻為高電阻。接著，作為第2步驟(S2)，向存儲器單元施加作為電壓(V2)條件 的電流「(1/3) xlreset」，僅將上部電極7a側(cè)變成SET狀態(tài)(參照圖7B)。作為步驟(S3)，在基于步驟(S2)的寫入后，判定相變膜(GST) 全部的電阻是低電阻還是高電阻。如果在其寫入后變成低電阻，則判定存 儲器單元為「RESET/SET」狀態(tài)。若其寫入后也變?yōu)楦唠娮?，則存儲器單元變成「SET/RESET」或 「RESET/RESET」狀態(tài)之一。在寫入該電壓(V2)時，將圖6示出的寫入 放大器31中的箝位電壓(Vclp)的電平變成比「2xVth (閾值)」稍高的 電平，位線電壓未上升至「2xVth」以上，執(zhí)行寫入。由此，可防止存儲 器單元的初期狀態(tài)為「RESET/RESET」時，上部電極7a側(cè)的相變膜也因 電壓(V2)的寫入而變成SET狀態(tài)。若兩方的電極變成RESET狀態(tài)，則 在上部和下部的電極間不施加「2xVth」以上的電壓時，由于存儲器單元 不開關(guān)(switching),所以不流過電流，上部電極7a側(cè)不變成SET狀態(tài)。再以后，作為步驟(S4)，施加成為電壓(V3)條件的電流「(l/2)xIreset」， 將下部電極7b側(cè)變成SET狀態(tài)(參照圖7C)。這時也將電壓Vclp的電平 變成比「2xVth」稍高的電平，位線電壓未上升至「2xVth」以上，執(zhí)行寫入。由此，僅「SET/RESET」狀態(tài)的存儲器單元的下部電極7b側(cè)的相變 膜轉(zhuǎn)變成SET狀態(tài)?！窻ESET/RESET」狀態(tài)的存儲器單元也如上述說明， 但由于若未施加超過「2xVth」的電壓，則基本上不流過電流，所以下部 電極7b側(cè)未變成SET狀態(tài)。在該寫入脈沖后，作為步驟(S5)，判定是否進行寫入(Read),存儲 器單元是低電阻還是高電阻。低電阻時，存儲器單元為「SET/RESETJ， 該寫入后，在高電阻時也為「RESET/RESET」狀態(tài)。通過以上順序進行 讀出，讀出2位(4進制)數(shù)據(jù)。在進行該讀出后，由于存儲器單元的狀態(tài)成為「SET/SET」或 「RESET/RESET」2狀態(tài)之一，所以必需再次寫入。寫入以讀出的數(shù)據(jù)為 基準，施加圖5C所示的各個脈沖后進行寫入。但是，由于在該寫入時不 必將位線固定在「2xVth」以下，所以箝位電壓(Vclp)提供「2xVth」以 上的電壓來執(zhí)行寫入(參照圖7D)。[其他實施方式]作為改變上部電極7a側(cè)的相變膜和下部電極7b側(cè)的相變膜的寫入電 流值的方法，可不改變接觸面積，而使用不同比電阻的電極材料來改變電 流值。己知通常若使用高電阻的電極材料，則寫入電流降低，在上部電極 7a使用高電阻材料，在下部電極7b使用低電阻材料，來控制各個電極側(cè) 的器件特性。如上述說明那樣，在本實施方式的相變存儲器裝置中，作為第1效果，在相變多進制存儲器單元中，由于通過置位/復(fù)位(SET/RESET)的4種組合來多進制化上部電極7a和下部電極7b附近的相變膜(GST) 10的狀態(tài)，所以讀出的參照電位可以是l種(因為僅判定是高電阻還是低電阻)，由于高電阻和低電阻時的電阻差也取大的值，所以可以是與通常的1位/ 存儲器單元時同樣的參照電位。作為第2效果，由于存儲器單元的電阻僅存在「復(fù)位狀態(tài)的高電阻」 和「置位狀態(tài)的低電阻」2種狀態(tài)，所以因可以降低寫入時的電阻值的控 制精度，故可不需核實動作，電路結(jié)構(gòu)、寫入次序變簡單。另外，作為本實施方式的第3效果，由于可通過在上部電極7a和下部 電極7b的2部位形成相變區(qū)域來多進制化，所以可在以前的1位的存儲器單元區(qū)域?qū)懭?位。因此，可縮小1位存儲所需的存儲器單元區(qū)域。另外，在上述的實施方式中，說明上部電極7a和相變膜10的接觸面 積比下部電極7b和相變膜10的接觸面積小時的實例，但既便其相反也無 妨。這時，在上述的動作中，交換上部電極7a和下部電極7b。以上，說明本發(fā)明的實施方式，但本發(fā)明的相變存儲器裝置不僅限于 上述的圖示例，當然在不脫離本發(fā)明要點的范圍內(nèi)可添加各種變更。產(chǎn)業(yè)上的可利用性作為本發(fā)明的利用領(lǐng)域，也可適用于相變存儲器(PRAM)或通過控 制電阻值來變化電阻的MARAM或RRAM (Resistive RAM)。
權(quán)利要求
1. 一種相變存儲器裝置，具有使用相變膜作為存儲元件的存儲器單元，其特征在于，具有形成于所述相變膜的一個面?zhèn)鹊牡?相變區(qū)域；和在所述相變膜的其他面?zhèn)壬吓c所述第1相變區(qū)域相對應(yīng)的位置形成的第2相變區(qū)域，在所述第1相變區(qū)域及所述第2相變區(qū)域上，利用基于非晶化的高電阻狀態(tài)和基于結(jié)晶化的電阻值比所述高電阻狀態(tài)低的低電阻狀態(tài)的組合，來存儲2位數(shù)據(jù)。
2. 根據(jù)權(quán)利要求l所述的相變存儲器裝置，其特征在于，所述第1相變區(qū)域形成于所述相變膜和按照與所述相變膜的所述一面 或該一面的凹部接觸的方式配置的第1電極之間的接觸面的附近，所述第2相變區(qū)域形成于所述相變膜和按照與所述相變膜的所述另一 面或該另一面的凹部接觸的方式配置的第2電極之間的接觸面的附近，形成為所述第1電極和所述相變膜之間的所述接觸面的面積與所述第 2電極和所述相變膜之間的所述接觸面的面積不同，并且，共同電流經(jīng)過構(gòu)成所述存儲器單元的晶體管而在所述第1電極 及所述第2電極中流動。
3. 根據(jù)權(quán)利要求2所述的相變存儲器裝置，其特征在于， 在所述第1電極的與所述相變膜接觸的部分形成第1加熱器， 在所述第2電極的與所述相變膜接觸的部分形成第2加熱器。
4. 根據(jù)權(quán)利要求2所述的相變存儲器裝置，其特征在于， 構(gòu)成為所述第1電極連接于形成所述存儲器單元的位線的金屬布線并且，所述第2電極連接于所述存儲器單元的所述晶體管側(cè)。
5. 根據(jù)權(quán)利要求2所述的相變存儲器裝置，其特征在于，所述第1相變區(qū)域形成為利用經(jīng)過所述第1電極而流動的第1電流 電平Iresetl的電流，從所述高電阻狀態(tài)轉(zhuǎn)變到所述低電阻狀態(tài)；利用經(jīng)過 所述第1電極而流動的第3電流電平Ireset3的電流，從所述低電阻狀態(tài)轉(zhuǎn)變到所述高電阻狀態(tài)；所述第2相變區(qū)域形成為利用經(jīng)過所述第2電極而流動的第2電流電平Ireset2的電流，從所述高電阻狀態(tài)轉(zhuǎn)變到所述低電阻狀態(tài)；利用經(jīng)過 所述第2電極而流動的第4電流電平Ireset4 (Iresetl<Ireset2<Ireset3< Ireset4 )，從所述低電阻狀態(tài)轉(zhuǎn)變到所述高電阻狀態(tài)。
6. 根據(jù)權(quán)利要求5所述的相變存儲器裝置，其特征在于，具備第1電阻值寫入部件，為了將所述第1相變區(qū)域設(shè)定成所述高電阻狀 態(tài)，將所述第2相變區(qū)域設(shè)定成所述高電阻狀態(tài)，在所述第1電極及所述 第2電極中流動所述第4電流電平Ireset4的電流；第2電阻值寫入部件，為了將所述第1相變區(qū)域設(shè)定成所述低電阻狀 態(tài)，將所述第2相變區(qū)域設(shè)定成所述高電阻狀態(tài)，在所述第1電極及所述 第2電極中流動所述第4電流電平Ireset4的電流后，流動所述第1電流電 平Iresetl的電流；第3電阻值寫入部件，為了將所述第1相變區(qū)域設(shè)定成所述低電阻狀 態(tài)，將所述第2相變區(qū)域設(shè)定成所述低電阻狀態(tài)，在所述第l電極及所述 第2電極中流動所述第4電流電平Ireset4的電流后，流動所述第2電流電 平lreset2的電流；和第4電阻值寫入部件，為了將所述第1相變區(qū)域設(shè)定成所述高電阻狀 態(tài)，將所述第2相變區(qū)域設(shè)定成所述低電阻狀態(tài)，在所述第1電極及所述 第2電極中流動所述第4電流電平Ireset4的電流后，流動所述第3電流電 平Ireset3的電流。
7. 根據(jù)權(quán)利要求6所述的相變存儲器裝置，其特征在于，具備第1電阻值讀取部件，施加不使所述第1相變區(qū)域及所述第2相變區(qū) 域的結(jié)晶狀態(tài)變化的范圍的電壓，讀取所述第1相變區(qū)域及所述第2相變 區(qū)域的全部電阻值比規(guī)定電阻值高的高電阻狀態(tài)或者比所述規(guī)定電阻值 低的低電阻狀態(tài)；第1電流施加部件，在利用所述第1電阻值讀取部件判定為所述高電 阻狀態(tài)時，按照施加于所述第1電極和所述第2電極的電壓不超過所述各 相變區(qū)域的閾值電壓的2倍電壓的方式進行限制，并在所述第1相變區(qū)域 及所述第2相變區(qū)域中流動所述第1電流電平Iresetl的電流；第2電阻值讀取部件，在利用所述第1電流施加部件流動電流后，讀 取所述全部電阻值為所述高電阻狀態(tài)或所述低電阻狀態(tài)；第2電流施加部件，在利用所述第2電阻值讀取部件判定為所述高電 阻狀態(tài)時，按照施加于所述第1電極和所述第2電極的電壓不超過所述各 相變區(qū)域的所述閾值電壓的2倍電壓的方式進行限制，并在所述第1相變 區(qū)域及所述第2相變區(qū)域中流動所述第2電流電平Ireset2的電流；禾口第3電阻值讀取部件，在利用所述第2電流施加部件流動電流后，讀 取所述全部電阻值為所述高電阻狀態(tài)或所述低電阻狀態(tài)。
8. 根據(jù)權(quán)利要求7所述的相變存儲器裝置，其特征在于，所述第1電流施加部件及所述第2電流施加部件具備進行再次寫入的 部件，該進行再次寫入的部件在所述第1相變區(qū)域及所述第2相變區(qū)域中 流動電流時，為了使所述第1相變區(qū)域及所述第2相變區(qū)域轉(zhuǎn)變成最初的 狀態(tài)，而進行再次寫入。
9. 根據(jù)權(quán)利要求5所述的相變存儲器裝置，其特征在于， 形成為所述第1電極和所述相變膜之間的所述接觸面的面積變成所述第2電極和所述相變膜之間的所述接觸面的面積的約2/3倍，形成為所述第1電流電平Iresetl、所述第2電流電平Ireset2、所述第 3電流電平Ireset3大致為Iresetl- (1/3) Xlreset4、Ireset2= (1/2) Xlreset4、Ireset3= (2/3) Xlreset4。
全文摘要
提供一種相變存儲器裝置，能不需進行核實動作，使電路構(gòu)成、寫入次序變簡單，并且，能在以前的1位的存儲器單元區(qū)域中寫入2位。具有使用相變膜作為存儲元件的存儲器單元的相變存儲器裝置具有形成于所述相變膜的一個面?zhèn)鹊牡?相變區(qū)域；和在所述相變膜的其他面?zhèn)壬吓c所述第1相變區(qū)域相對應(yīng)的位置形成的第2相變區(qū)域，利用在所述第1相變區(qū)域及所述第2相變區(qū)域中的、基于非晶化的高電阻狀態(tài)和基于結(jié)晶化的電阻值比所述高電阻狀態(tài)低的低電阻狀態(tài)的組合，來存儲2位數(shù)據(jù)。
文檔編號H01L45/00GK101271918SQ200810096348
公開日2008年9月24日 申請日期2008年2月25日 優(yōu)先權(quán)日2007年2月28日
發(fā)明者中井潔 申請人:爾必達存儲器株式會社