專利名稱：像素結(jié)構(gòu)與其中的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示裝置面板中的像素結(jié)構(gòu)及其制造方法；具體而 言，本發(fā)明涉及一種像素結(jié)構(gòu)中的晶體管結(jié)構(gòu)及其制造方法。
背景技術(shù)：
顯示面板及使用顯示面板的面板顯示裝置已漸漸成為各類顯示裝置的 主流。例如各式面板顯示屏、家用的平面電視、個人計算機(jī)及膝上型計算機(jī) 的平板型監(jiān)視器、移動電話及數(shù)字相機(jī)的顯示屏等，均為大量使用顯示面板 的產(chǎn)品。尤其，薄膜晶體管液晶顯示面板(TFTLCD)為目前被廣泛使用的
# 口
廣口n o
一般而言，提高開口率(aperture ratio)是薄膜晶體管液晶顯示面板的 工藝的改良研究中所欲達(dá)到的重要目標(biāo)之一。高開口率指高透光比率，也就 是能讓光源可以更充分、更有效地投射出來而減少光源消耗在薄膜晶體管液 晶板上面的比例。依照目前的技術(shù)發(fā)展，我們得知，液晶面板中像素陣列的 平坦化工藝，可減少因不平坦的像素結(jié)構(gòu)而產(chǎn)生的漏光，進(jìn)而有效提高開口 率；目前所應(yīng)用的像素陣列平坦化工藝，需要至少五道至六道的掩模來進(jìn)行 曝光與蝕刻。然而，四道至六道掩模工藝相當(dāng)復(fù)雜，且所費(fèi)的成本很高。
由于市場競爭激烈，液晶顯示面板的制造業(yè)者針對液晶顯示面板的工藝 技術(shù)不斷更新研發(fā)的同時，亦要求更具效率且更節(jié)省成本的工藝技術(shù)。因此， 如何減少掩模次數(shù)以完成平坦化工藝，同時減低成本并降低工藝的困難度， 成為液晶顯示面板工藝中值得探討的課題。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種液晶顯示裝置面板中的像素結(jié)構(gòu)及其制 造方法，該方法可降低成本與工藝?yán)щy度。
本發(fā)明的另一目的是提供一種像素結(jié)構(gòu)中的晶體管及其制造方法，該方法可減少掩模次數(shù)。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種像素結(jié)構(gòu)的制造方法，包括提供一 基板，該基板具有一晶體管區(qū)、 一掃瞄配線區(qū)、 一數(shù)據(jù)配線區(qū)、 一交錯區(qū)以 及一像素電極區(qū)；在該基板上依序沉積一第一導(dǎo)體層、 一絕緣層、 一第一半 導(dǎo)體層以及一接觸層以構(gòu)成一堆棧沉積層；進(jìn)行第一道掩模工藝，以圖案化 該堆棧沉積層，以形成多個堆棧沉積層，所述多個堆棧沉積層分別對應(yīng)于該 基板上的該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像素 電極區(qū)；在該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像 素電極區(qū)上沉積一保護(hù)層；進(jìn)行第二道掩模工藝，以圖案化該保護(hù)層及所述 堆棧沉積層，使該掃瞄配線區(qū)中的該第一導(dǎo)體層部分暴露于外；移除部分 該保護(hù)層；在該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該 像素電極區(qū)之上依序沉積一透明導(dǎo)電層以及一第二導(dǎo)體層，其中該第二導(dǎo)體 層位于該透明導(dǎo)電層之上；以及進(jìn)行第三道掩模工藝，在該晶體管區(qū)形成一 晶體管，其中該晶體管包括一柵極、 一柵極絕緣層、 一通道層、 一歐姆接觸 層以及一源極/漏極，其中該通道層部分暴露于外。
本發(fā)明還提供一種晶體管的制造方法，包括提供一基板；在該基板上 依序沉積一第一導(dǎo)體層、 一絕緣層、 一第一半導(dǎo)體層、 一接觸層以構(gòu)成一堆 桟沉積層；進(jìn)行第一道掩模工藝，以圖案化該堆棧沉積層；在已圖案化后的 該堆棧沉積層上沉積一保護(hù)層；進(jìn)行第二道掩模工藝，以圖案化該保護(hù)層； 在該基板上依序沉積一透明導(dǎo)電層以及一第二導(dǎo)體層，其中該第二導(dǎo)體層位 于該透明導(dǎo)電層之上；進(jìn)行第三道掩模工藝以形成一晶體管，其中該晶體管 包括一柵極、 一柵極絕緣層、 一通道層、 一歐姆接觸層以及一源極/漏極，其 中該通道層部分暴露于外。
本發(fā)明的像素結(jié)構(gòu)與其中晶體管及其制造方法，該方法至少包括提供 -基板，并在基板上依序沉積第一導(dǎo)體層、絕緣層、第一半導(dǎo)體層、接觸層； 接著，進(jìn)行第一道掩模工藝，使基板的晶體管區(qū)、掃瞄配線區(qū)、數(shù)據(jù)配線區(qū)、 交錯區(qū)以及像素電極區(qū)中形成多個堆棧沉積層。爾后，在晶體管區(qū)、掃瞄配 線區(qū)、數(shù)據(jù)配線區(qū)、交錯區(qū)以及像素電極區(qū)沉積保護(hù)層。進(jìn)行第二道掩模工 藝，使掃瞄配線區(qū)中的一導(dǎo)體層至少部分暴露于外。沉積保護(hù)層并移除至少 部分保護(hù)層。在晶體管區(qū)、掃瞄配線區(qū)、數(shù)據(jù)配線區(qū)、交錯區(qū)以及像素電極區(qū)之上依序沉積透明導(dǎo)電層以及第二導(dǎo)體層，其中第二導(dǎo)體層位于透明導(dǎo)電 層之上。接著，進(jìn)行第三道掩模工藝，使晶體管區(qū)形成晶體管的柵極、柵極 絕緣層、通道層、歐姆接觸層以及源極/漏極，其中通道層部分暴露于外。
本發(fā)明還提供一種像素結(jié)構(gòu)，包括 一掃瞄配線，設(shè)置于一基板上；一 晶體管，包括 一柵極，設(shè)置于該基板上，連接于該掃瞄配線； 一柵極絕緣 層，覆蓋于該柵極； 一通道層，覆蓋于該柵極絕緣層上，且該通道層至少部 分暴露于外； 一歐姆接觸層，覆蓋至少部分該通道層；以及一源極/漏極，位 于該晶體管的最上層； 一數(shù)據(jù)配線，設(shè)置于該基板上，與該掃瞄配線部分交 錯； 一保護(hù)層，至少部分包圍該掃瞄配線以及該晶體管； 一像素電極，覆蓋 至少部分該掃瞄配線以及該數(shù)據(jù)配線，其中該晶體管的該源極/漏極至少部分 覆蓋于該像素電極；以及一平坦層，填充于該掃瞄配線、該晶體管、該數(shù)據(jù) 配線以及該像素電極之間，以形成一平坦表面。
本發(fā)明還提供一種晶體管結(jié)構(gòu)，包括 一柵極； 一柵極絕緣層，覆蓋于 該柵極； 一通道層，覆蓋于該柵極絕緣層上，且該通道層至少部分暴露于外； --歐姆接觸層，覆蓋至少部分該通道層； 一透明導(dǎo)電層，覆蓋至少部分該歐 姆接觸層；以及一源極/漏極，覆蓋至少部分該透明導(dǎo)電層。


圖1為本發(fā)明一實(shí)施例的制造像素結(jié)構(gòu)方法的流程示意圖； 圖2a為堆棧沉積層完成的圖2b為本發(fā)明實(shí)施例的像素結(jié)構(gòu)的結(jié)構(gòu)示意圖； 圖2c至圖2h為圖1的實(shí)施例中對應(yīng)各步驟的像素結(jié)構(gòu)示意圖； 圖3為本發(fā)明的另一實(shí)施例的制造像素結(jié)構(gòu)的流程示意圖；以及 圖4a至圖4d為圖3的實(shí)施例中對應(yīng)部分步驟的像素結(jié)構(gòu)示意圖c
其中，附圖標(biāo)記說明如下
10基板
201掃瞄配線區(qū) 207晶體管區(qū) 221柵極
26第一半導(dǎo)體層
100像素結(jié)構(gòu) 203數(shù)據(jù)配線區(qū) 209像素電極區(qū) 24絕緣層 261通道層
20堆棧沉積層 205交錯區(qū) 23第一導(dǎo)體層 241柵極絕緣層 28接觸層281歐姆接觸層
32保護(hù)層 38第二導(dǎo)體層 50保護(hù)層 A-A'掃瞄配線區(qū)側(cè)視剖面 C-C'交錯區(qū)側(cè)視剖面
284第三導(dǎo)體層 36透明導(dǎo)電層 383漏極
54回流層 B-B'數(shù)據(jù)配線區(qū)側(cè)視剖面 D-D'晶體管區(qū)與像素電極區(qū)的側(cè)剖面
282第二半導(dǎo)體層 34平坦層 381源極
52光致抗蝕劑層
具體實(shí)施例方式
本發(fā)明提供一種液晶顯示裝置面板中的像素結(jié)構(gòu)及其制造方法，以及像 素結(jié)構(gòu)中的薄膜晶體管結(jié)構(gòu)以及其制造方法。本發(fā)明中的薄膜晶體管可例如 為非結(jié)晶硅薄膜晶體管(a-Si Thin-Film-Transistor， a-Si TFT)，或多硅薄膜 晶體管(p-SiTFT)，或者為其它類似的半導(dǎo)體電路組件。
圖1所示為本發(fā)明的實(shí)施例中制造像素結(jié)構(gòu)100的流程示意圖。步驟 1001中提供基板IO，該基板10上具有晶體管區(qū)207、掃瞄配線區(qū)201、數(shù) 據(jù)配線區(qū)203、交錯區(qū)205以及像素電極區(qū)209 (圖未示)。基板10優(yōu)選為 玻璃所形成的玻璃基板；然而在不同實(shí)施例中，基板10還可采用由聚合物 所形成的聚合物基板，例如塑料基板。圖2a為步驟1001完成后的示意圖。 由圖2a可見，基板10上依序沉積第一導(dǎo)體層22、絕緣層24、第一半導(dǎo)體 層26以及接觸層28，以形成一堆棧沉積層20。舉例而言，第一導(dǎo)體層22 的材質(zhì)優(yōu)選為鉬(Mo)或鋁(Al)的合金或其它金屬合金，絕緣層24的材 料可為氮硅(SiN)或其化合物，第一半導(dǎo)體層26的材質(zhì)優(yōu)選為非結(jié)晶硅 (a-Si)。沉積的方式可以是物理氣相沉積(PVD)，例如濺鍍工藝，以及/ 或以化學(xué)氣相沉積(CVD)方式來完成。
接著，進(jìn)行如圖1所示的步驟1003，進(jìn)行第一道掩模工藝。詳細(xì)言之， 步驟1003中，在堆棧沉積層20上涂布光致抗蝕劑并以第一道掩模進(jìn)行曝光 顯影。顯影完畢后，進(jìn)行蝕刻，最后，移除光致抗蝕劑，以完成第一道掩模 工藝。圖2b為歩驟1003完成后，在基板10上圖案化堆棧沉積層20后所形 成的像素結(jié)構(gòu)IOO (圖標(biāo)僅以一個像素結(jié)構(gòu)為代表)。如圖2b所示，堆棧沉 積層20分布于基板10上的掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203、交錯區(qū)205， 晶體管區(qū)207以及像素電極區(qū)209，以分別形成像素結(jié)構(gòu)100的掃瞄配線、數(shù)據(jù)配線、晶體管以及像素電極。而交錯區(qū)205由上述形成的掃瞄配線與數(shù) 據(jù)配線的交錯部分所構(gòu)成。
圖2c所顯示的像素結(jié)構(gòu)100的掃瞄配線區(qū)201的剖面A-A，、數(shù)據(jù)配線 區(qū)203的剖面B-B'、交錯區(qū)205的剖面C-C'以及晶體管區(qū)207與像素電極 lx: 209的剖面D-D'的剖面分別對應(yīng)于圖2b中的掃瞄配線區(qū)201、數(shù)據(jù)配線 區(qū)203、交錯區(qū)205、晶體管區(qū)207以及像素電極區(qū)209的剖面?zhèn)纫晥D。接 下來的步驟1005 (如圖1)是全面沉積一保護(hù)層32。圖2c為步驟1005完成 后的圖，保護(hù)層32沉積于掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203、交錯區(qū)205、 晶體管區(qū)207以及像素電極區(qū)209之上。保護(hù)層32的材質(zhì)與一般的絕緣層 具有相同或相似材質(zhì)。而其沉積方式一般而言為化學(xué)氣相沉積(CVD)。提 供保護(hù)層32的目的在于提供電性保護(hù)，避免所述導(dǎo)體受水汽或其它物質(zhì)影 響。
在所述區(qū)域形成保護(hù)層32之后，緊接的步驟1007進(jìn)一步提供一平坦層 34，該平坦層34形成于掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203、交錯區(qū)205、晶 體管區(qū)207以及像素電極區(qū)209之上，使得所述區(qū)域之間形成具有相同高度 h的平坦表面，如圖2d所示。平坦層材料一般而言可為有機(jī)材料，例如PV。 提供平坦層34的目的在于減低各區(qū)域之間的段差而造成的漏光。
接著進(jìn)行步驟1009，提供第二道掩模以對所述區(qū)域上的保護(hù)層、平坦 層及所述堆棧沉積層進(jìn)行第二次圖案化。首先，在平坦層34之上涂布光致 抗蝕劑，并通過第二道掩模對平坦層34曝光；曝光之后對其進(jìn)行顯影以及 蝕刻程序以移除位于掃瞄配線區(qū)201上的部分絕緣層24、第一半導(dǎo)體層26、 接觸層28、保護(hù)層32以及平坦層34，直到暴露出第一導(dǎo)體層22;最后，移 除光致抗蝕劑。第二次圖案化完成之后，掃瞄配線區(qū)201上形成中間凹陷的 通道狀蝕刻圖案，且位于掃瞄配線區(qū)201的第一導(dǎo)體層22部分暴露于外， 如圖2e所示。圖2e為完成步驟1009后對應(yīng)的結(jié)構(gòu)圖，如掃瞄配線區(qū)201 的剖面A-A'所示。
步驟1011中，首先將完成第二道掩模工藝的掃瞄配線區(qū)201、數(shù)據(jù)配 線區(qū)203、交錯區(qū)205、晶體管區(qū)207以及像素電極區(qū)209上所形成的部分 保護(hù)層32以及部分平坦層34移除。普遍使用的移除方式為干式蝕刻，例如 氧等離子灰化(02 plasma ashing)。氧等離子灰化可移除以有機(jī)材料所制成的平坦層。部分保護(hù)層32與平坦層34被移除后，掃瞄配線區(qū)201、交錯區(qū) 205以及晶體管區(qū)207的接觸層28暴露于外。
接著進(jìn)行步驟1013，在掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203、交錯區(qū)205、 晶體管區(qū)207以及像素電極區(qū)209上依序沉積透明導(dǎo)電層36以及第二導(dǎo)體 層38，如圖2f所示。 一般而言，透明導(dǎo)電層36優(yōu)選地為氧化銦錫(Indium Tin Oxide， ITO)，其為像素電極區(qū)209的主要材料。透明導(dǎo)電層36以及第 二導(dǎo)體層38沉積完畢之后，進(jìn)行下一步驟。
歩驟1015提供第三道掩模工藝。詳細(xì)言之，掃瞄配線區(qū)201、數(shù)據(jù)配 線區(qū)203、交錯區(qū)205、晶體管區(qū)207以及像素電極區(qū)209上涂布光致抗蝕 劑，并以第三道掩模對以上區(qū)域曝光；之后對其進(jìn)行顯影以及蝕刻程序；最 后，移除光致抗蝕劑。完成步驟1015之后，如圖2g所示，掃描配線區(qū)201 中形成掃描配線，晶體管區(qū)207中部分接觸層28以及第二導(dǎo)體層38被蝕刻 而形成晶體管結(jié)構(gòu)。圖2g所示的晶體管結(jié)構(gòu)具有柵極221，其由第一導(dǎo)體 層22所構(gòu)成，位于最底部；絕緣層24形成柵極絕緣層241，位于柵極221 之上；第一半導(dǎo)體層26形成通道層261，位于柵極絕緣層241上且部分暴露 于外；接觸層28形成的歐姆接觸層281、第二導(dǎo)體層38所形成的源極381 與漏極383結(jié)構(gòu)，依序在晶體管區(qū)207的兩側(cè)形成高起的部分。此步驟中， 部分透明導(dǎo)電層36、部分第二導(dǎo)體層38與部分接觸層28被移除，以使其下 的部分被露出。此圖所示的實(shí)施例中，接觸層28包含第二半導(dǎo)體層282以 及第三導(dǎo)體層284。然而，其它實(shí)施例中，接觸層28可能僅包含半導(dǎo)體材料 層。此外，晶體管區(qū)207中還有透明導(dǎo)電層36連續(xù)延伸至像素電極區(qū)209， 晶體管區(qū)207與像素電極區(qū)209可通過透明導(dǎo)電層36電性連接。
在此實(shí)施例中，完成第三道掩模工藝后，接著進(jìn)行步驟1017以進(jìn)行第 四道掩模工藝。同樣地，在各區(qū)域上涂布光致抗蝕劑，并通過第四道掩模對 各區(qū)域曝光；之后對其進(jìn)行顯影以及蝕刻程序，以移除位于掃瞄配線區(qū)201、 數(shù)據(jù)配線區(qū)203、以及像素電極區(qū)209上的第二導(dǎo)體層38;最后，移除光致 抗蝕劑，如圖2h所示。進(jìn)一步來說，步驟1017完成后，源極381與漏極383 結(jié)構(gòu)的第二導(dǎo)體層的邊緣被進(jìn)一步定義，且數(shù)據(jù)配線區(qū)203中的第二導(dǎo)體層 38被移除而形成數(shù)據(jù)配線，像素電極區(qū)209中的透明導(dǎo)電層36暴露出來而 形成像素電極。最后，在步驟1019中，在晶體管區(qū)207上以及在交錯區(qū)205上覆蓋一 層保護(hù)層50，則本實(shí)施例的像素結(jié)構(gòu)100以及其中的晶體管制造完成。上述 實(shí)施例是使用四道掩模的像素結(jié)構(gòu)工藝。值得注意的是，本發(fā)明的實(shí)施例中， 僅利用一般的曝光方式，而無須利用半色調(diào)曝光(halftone e鄧osure)方式就 可以達(dá)到像素結(jié)構(gòu)平坦化的目的。
圖3所示為本發(fā)明的另一實(shí)施例的制造像素結(jié)構(gòu)的流程示意圖。圖4a 至圖4d為對應(yīng)圖3的工藝流程的結(jié)構(gòu)圖。前述實(shí)施例中制造像素結(jié)構(gòu)的步 驟1001至歩驟1013同樣地被應(yīng)用于本實(shí)施例中，此處不再贅述。首先，本 實(shí)施例中進(jìn)行如同上述實(shí)施例的步驟1013，在掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū) 203、交錯區(qū)205、晶體管區(qū)207以及像素電極區(qū)209上依序沉積透明導(dǎo)電層 36以及第二導(dǎo)體層38。
隨后，本實(shí)施例的步驟1016提供第三道掩模工藝。如圖4a所示，在此 歩驟中，首先在各區(qū)域上涂布光致抗蝕劑層52。所涂布的光致抗蝕劑層52 部分具有第一厚度山，部分具有第二厚度d2。詳細(xì)而言，在掃瞄配線區(qū)201 以及數(shù)據(jù)配線區(qū)203上所涂布的光致抗蝕劑層52的厚度為第一厚度d1;在 交錯區(qū)205的部分區(qū)域的厚度為第一厚度d,，部分區(qū)域?yàn)榈诙穸萪2;晶體 管區(qū)207的源極381與漏極383上涂布的光致抗蝕劑層52的厚度為第二厚 度d2，而晶體管區(qū)207的其余部分的光致抗蝕劑層52的厚度為第一厚度山。 接著，以第三道掩模對已經(jīng)涂布光致抗蝕劑層52的區(qū)域曝光，之后對其進(jìn) 行顯影程序，以圖案化光致抗蝕劑層52。曝光顯影后，所述區(qū)域的第二導(dǎo)體 層38部分暴露于外。接著以圖案化的光致抗蝕劑層52作為掩模進(jìn)行蝕刻程 序。圖4b所示為具有光致抗蝕劑層52的區(qū)域完成第一次蝕刻的示意圖。晶 體管區(qū)207中的部分接觸層28以及第二導(dǎo)體層38被移除而形成晶體管結(jié)構(gòu)。 晶體管結(jié)構(gòu)具有柵極221，其由第一導(dǎo)體層22構(gòu)成，位于最底部；絕緣層 24形成柵極絕緣層241，位于柵極221之上；第一半導(dǎo)體層26形成通道層 261，位于柵極絕緣層241上且部分暴露于外；而接觸層28所形成的歐姆接 觸層281以及第二導(dǎo)體層38形成的源極381與漏極383結(jié)構(gòu)依序在晶體管 區(qū)207的兩側(cè)形成高起的部分。如圖4b所示，第一次蝕刻完成后，覆蓋晶 體管區(qū)207的源極381與漏極383的光致抗蝕劑層52，以及覆蓋部分交錯區(qū) 205的光致抗蝕劑層52都具有第二厚度d2;覆蓋像素電極區(qū)、掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203以及部分交錯區(qū)205的光致抗蝕劑層52都具有第一厚 度d!。
接著，進(jìn)行步驟1018以進(jìn)行第二次蝕刻，全面性蝕刻以移除部分光致 抗蝕劑層52，此蝕刻的步驟不需再使用掩模。如前所述，光致抗蝕劑層52 在不同區(qū)域上有不同厚度，步驟1018完成后，原具有第二厚度d2的光致抗 蝕劑層52的厚度減小，原具第一厚度d,的光致抗蝕劑層52被完全移除。因 此，掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203、交錯區(qū)205、晶體管區(qū)207以及像素 電極區(qū)209上的部分仍保留光致抗蝕劑層52，部分的第二導(dǎo)體層38暴露于 外。換言之，即使并未使用掩模形成圖案，具有部分光致抗蝕劑層覆蓋其上 的所述區(qū)域如同被掩模在所述區(qū)域上形成圖案。因此，接下來即可對暴露于 外的第二導(dǎo)體層38進(jìn)行第二次蝕刻。詳細(xì)言之，如圖4c所示為第二次蝕刻 完成后的結(jié)構(gòu)圖。原先在掃瞄配線區(qū)201、數(shù)據(jù)配線區(qū)203以及像素電極區(qū) 209中最上層的第二導(dǎo)體層38被移除。由圖4c可見，步驟1018完成后，源 極381與漏極383結(jié)構(gòu)的第二導(dǎo)體層的邊緣被進(jìn)一步定義，且數(shù)據(jù)配線區(qū)203 上的第二導(dǎo)體層38被移除，使透明導(dǎo)電層36暴露出來，從而形成數(shù)據(jù)配線， 像素電極區(qū)209中的透明導(dǎo)電層36暴露出來，從而一并形成像素電極。此 外，第二次蝕刻完畢后，晶體管區(qū)207的第二導(dǎo)體層38被保留且其上仍覆 蓋光致抗蝕劑層52。
接下來進(jìn)行步驟1020，對光致抗蝕劑層52以化學(xué)方式或熱處理方式處 理，從而形成一回流層54。請見圖4d，此實(shí)施例的步驟1020完成后，在歩 驟1018中，所述區(qū)域中未被移除的光致抗蝕劑層52形成的回流層54覆蓋 于交錯區(qū)205以及晶體管區(qū)207之上，以保護(hù)交錯區(qū)205的第二導(dǎo)體層38， 并保護(hù)晶體管區(qū)207所形成的晶體管2071的通道層261、源極381與漏極 383。至此，本實(shí)施例中使用三道掩模工藝的像素結(jié)構(gòu)以及其中的晶體管工 藝完成。
進(jìn)一步而言，本發(fā)明以上實(shí)施例的步驟所完成的像素結(jié)構(gòu)IOO與晶體管 2071的結(jié)構(gòu)詳述如下。請同時參考圖2b以及圖4d，本發(fā)明的實(shí)施例的像素 結(jié)構(gòu)100包括在掃瞄配線區(qū)201 (圖2b)中所形成的掃瞄配線(圖4d中標(biāo) 示的側(cè)剖視圖A-A');在數(shù)據(jù)配線區(qū)203 (圖2b)所形成的數(shù)據(jù)配線(圖 4d中標(biāo)示的側(cè)剖視圖B-B')，其中掃瞄配線與數(shù)據(jù)配線相垂直交叉；在晶體管區(qū)207 (圖2b)所形成的晶體管2071 (圖4d中標(biāo)示的側(cè)剖視圖D-D'); 在像素電極區(qū)209(圖2b)所形成的像素電極(圖4d中標(biāo)示的側(cè)剖視圖D-D')， 其位于掃瞄配線與數(shù)據(jù)配線交叉所圍成的區(qū)域間；以及，像素結(jié)構(gòu)100還包 括覆蓋以上區(qū)域的保護(hù)層32與平坦層34。
請繼續(xù)參考圖4d，本實(shí)施例中，掃瞄配線具有位于最底層的第一導(dǎo)體層 22以及順序沉積其上的絕緣層24、第一半導(dǎo)體層26以及接觸層28;并且， 絕緣層24、第一半導(dǎo)體層26以及接觸層28位于第一導(dǎo)體層22上的兩側(cè)。 以上所述可知，掃瞄配線具有中間凹陷兩側(cè)高起的結(jié)構(gòu)，而透明導(dǎo)電層36 禝蓋于最底部的第一導(dǎo)體層22以及最上層的接觸層28。數(shù)據(jù)配線主要由透 明導(dǎo)電層36所構(gòu)成。
本發(fā)明的晶體管2071包括柵極221、柵極絕緣層241、通道層261、歐 姆接觸層281、源極381、漏極383以及透明導(dǎo)電層36。柵極221由第一導(dǎo) 體層22所構(gòu)成，位于晶體管2071最底層；絕緣層24所構(gòu)成的柵極絕緣層 241覆蓋于柵極221之上；通道層261由第一半導(dǎo)體層26所構(gòu)成且部分暴露 于外；歐姆接觸層281覆蓋于通道層261的兩側(cè)；在本實(shí)施例中，歐姆接觸 層281可由例如第二半導(dǎo)體層282與第三導(dǎo)體層284所組成，然而在其它實(shí) 施例中，歐姆接觸層281可由第二半導(dǎo)體層282單獨(dú)組成。透明導(dǎo)電層36 形成于歐姆接觸層281之上；而第二導(dǎo)體層38所構(gòu)成的源極381與漏極383 覆蓋于透明導(dǎo)電層36上。由此可知，晶體管2071具有中間凹陷而兩側(cè)高起 的結(jié)構(gòu)，凹陷處的底部為暴露于外的通道層261。
保護(hù)層32包覆于掃瞄配線、數(shù)據(jù)配線、晶體管以及像素電極的周圍， 以提供電性保護(hù)，避免所述導(dǎo)體受水汽或其它物質(zhì)影響。此外，本發(fā)明本實(shí) 施例的像素結(jié)構(gòu)IOO因具有填充于掃瞄配線、晶體管、數(shù)據(jù)配線以及像素電 極之間的平坦層34，使得掃瞄配線、晶體管、數(shù)據(jù)配線以及像素電極的各表 面具有相同高度h的平坦表面。填充平坦層34的目的在于減少像素結(jié)構(gòu)100 中的不平坦的段差而造成的漏光。然而，其它實(shí)施例中，像素結(jié)構(gòu)還可以沒 有平坦層34。此外，像素電極由透明導(dǎo)體層36所構(gòu)成，且透明導(dǎo)體層36延 伸覆蓋于掃瞄配線與數(shù)據(jù)配線之上，以及晶體管的源極與漏極之下，以與像 素電極部分電性連接。
此外，本發(fā)明的第一半導(dǎo)體層26的材質(zhì)優(yōu)選為非結(jié)晶硅(a-Si);第二半導(dǎo)體層282的材質(zhì)優(yōu)選為摻雜磷的非結(jié)晶硅(n+ a-Si);第二導(dǎo)體層38 的材質(zhì)優(yōu)選為鉬(Mo)或鋁(Al)的合金；而第三導(dǎo)體層284則可由鉬(Mo) 或鉬的合金所構(gòu)成。然而，其它材質(zhì)也可能應(yīng)用于本發(fā)明的實(shí)施例中。
本發(fā)明已通過上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本 發(fā)明的范例。必需指出的是，己公開的實(shí)施例并未限制本發(fā)明的范圍。相 反，包含于本申請的權(quán)利要求書的構(gòu)思及范圍的修改及等同設(shè)置均包含于 本發(fā)明的范圍內(nèi)。
權(quán)利要求
1. 一種像素結(jié)構(gòu)的制造方法，包括提供一基板，該基板具有一晶體管區(qū)、一掃瞄配線區(qū)、一數(shù)據(jù)配線區(qū)、一交錯區(qū)以及一像素電極區(qū)；在該基板上依序沉積一第一導(dǎo)體層、一絕緣層、一第一半導(dǎo)體層以及一接觸層以構(gòu)成一堆棧沉積層；進(jìn)行第一道掩模工藝，以圖案化該堆棧沉積層，以形成多個堆棧沉積層，所述多個堆棧沉積層分別對應(yīng)于該基板上的該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像素電極區(qū)；在該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像素電極區(qū)上沉積一保護(hù)層；進(jìn)行第二道掩模工藝，以圖案化該保護(hù)層及所述堆棧沉積層，使該掃瞄配線區(qū)中的該第一導(dǎo)體層部分暴露于外；移除部分該保護(hù)層；在該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像素電極區(qū)之上依序沉積一透明導(dǎo)電層以及一第二導(dǎo)體層，其中該第二導(dǎo)體層位于該透明導(dǎo)電層之上；以及進(jìn)行第三道掩模工藝，在該晶體管區(qū)形成一晶體管，其中該晶體管包括一柵極、一柵極絕緣層、一通道層、一歐姆接觸層以及一源極/漏極，其中該通道層部分暴露于外。
2. 如權(quán)利要求1所述的像素結(jié)構(gòu)的制造方法，其中，在沉積一保護(hù)層 的步驟之后還包括形成一平坦層，使該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯 區(qū)以及該像素電極區(qū)之間形成具有相同高度的一平坦表面。
3. 如權(quán)利要求2所述的像素結(jié)構(gòu)的制造方法，其中，移除部分該保護(hù) 層的步驟還包括移除部分該平坦層以及該保護(hù)層。
4. 如權(quán)利要求1所述的像素結(jié)構(gòu)的制造方法，其中，第三道掩模工藝 還包括移除部分該透明導(dǎo)電層、該第二導(dǎo)體層與該接觸層，以形成該晶體管的該通道層。
5.如權(quán)利要求1所述的像素結(jié)構(gòu)的制造方法，還包括 進(jìn)行第四道掩模工藝，以移除部分的該第二導(dǎo)體層，使該透明導(dǎo)電層部 分暴露于外，從而在該像素電極區(qū)形成一像素電極，在該數(shù)據(jù)配線區(qū)形成一
6. 如權(quán)利要求4所述的像素結(jié)構(gòu)的制造方法，其中在該基板上沉積該 接觸層的步驟還包括在該基板上沉積，包括沉積一第二半導(dǎo)體層與一第三導(dǎo)體層。
7. 如權(quán)利要求1所述的像素結(jié)構(gòu)的制造方法，其中第三道掩模工藝還 包括在形成該晶體管的同時，使該透明導(dǎo)電層部分暴露于外，從而在該像素 電極區(qū)形成一像素電極，且在該數(shù)據(jù)配線區(qū)形成一數(shù)據(jù)配線。
8. 如權(quán)利要求7所述的像素結(jié)構(gòu)的制造方法，其中第三道掩模工藝還包括在該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線區(qū)、該交錯區(qū)以及該像素電 極區(qū)涂布一光致抗蝕劑層，其中部分該光致抗蝕劑層具有一第一厚度，部分 該光致抗蝕劑層具有一第二厚度；圖案化該光致抗蝕劑層，使部分該第二導(dǎo)體層暴露于外；以及 對未被該光致抗蝕劑層覆蓋的該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線 區(qū)、該交錯區(qū)以及該像素電極區(qū)進(jìn)行第一次蝕刻，使該晶體管區(qū)的該通道層 以及使該掃瞄配線區(qū)與該交錯區(qū)的該第一半導(dǎo)體層部分暴露于外。
9. 如權(quán)利要求8所述的像素結(jié)構(gòu)的制造方法，還包括 完全移除具有該第一厚度的該光致抗蝕劑層，以留下具有該第二厚度的該光致抗蝕劑層；以及對未被該光致抗蝕劑層覆蓋的該晶體管區(qū)、該掃瞄配線區(qū)、該數(shù)據(jù)配線 區(qū)、該交錯區(qū)以及該像素電極區(qū)進(jìn)行第二次蝕刻，以使該透明導(dǎo)電層部分暴 露于外。
10. 如權(quán)利要求9所述的像素結(jié)構(gòu)的制造方法，還包括在該晶體管區(qū) 以及該交錯區(qū)形成一回流層。
11. 一種晶體管的制造方法，包括提供一基板；在該基板上依序沉積一第一導(dǎo)體層、 一絕緣層、 一第一半導(dǎo)體層、 一接 觸層以構(gòu)成一堆棧沉積層；進(jìn)行第一道掩模工藝，以圖案化該堆棧沉積層； 在已圖案化后的該堆棧沉積層上沉積一保護(hù)層； 進(jìn)行第二道掩模工藝，以圖案化該保護(hù)層；在該基板上依序沉積一透明導(dǎo)電層以及一第二導(dǎo)體層，其中該第二導(dǎo)體 層位于該透明導(dǎo)電層之上；進(jìn)行第三道掩模工藝以形成一晶體管，其中該晶體管包括一柵極、 一柵 極絕緣層、 一通道層、 一歐姆接觸層以及一源極/漏極，其中該通道層部分暴露于外。
12. 如權(quán)利要求11所述的晶體管的制造方法，其中該接觸層至少包含一第二半導(dǎo)體層。
13. 如權(quán)利要求11所述的晶體管的制造方法，其中該接觸層至少包括 ---第二半導(dǎo)體層與一第三導(dǎo)體層。
14. 如權(quán)利要求11所述的晶體管的制造方法，其中該第三道掩模工藝 還包括移除部分該透明導(dǎo)電層、該第二導(dǎo)體層與該接觸層，以形成該晶體管的該通道層。
15. 如權(quán)利要求14所述的晶體管的制造方法，還包括在該晶體管形成一回流層。
16. —種像素結(jié)構(gòu)，包括 一掃瞄配線，設(shè)置于一基板上； 一晶體管，包括一柵極，設(shè)置于該基板上，連接于該掃瞄配線； 一柵極絕緣層，覆蓋于該柵極；一通道層，覆蓋于該柵極絕緣層上，且該通道層至少部分暴露于外； 一歐姆接觸層，覆蓋至少部分該通道層；以及 一源極/漏極，位于該晶體管的最上層； 一數(shù)據(jù)配線，設(shè)置于該基板上，與該掃瞄配線部分交錯；一保護(hù)層，至少部分包圍該掃瞄配線以及該晶體管；一像素電極，覆蓋至少部分該掃瞄配線以及該數(shù)據(jù)配線，其中該晶體管 的該源極/漏極至少部分覆蓋于該像素電極；以及一平坦層，填充于該掃瞄配線、該晶體管、該數(shù)據(jù)配線以及該像素電極 之間，以形成一平坦表面。
17. 如權(quán)利要求16所述的像素結(jié)構(gòu)，其中該晶體管的該柵極由一第一 導(dǎo)體層所組成，該通道層由一第一半導(dǎo)體層所組成，該源極/漏極由一第二導(dǎo) 體層所組成，而該歐姆接觸層至少包括一第二半導(dǎo)體層。
18. 如權(quán)利要求17所述的像素結(jié)構(gòu)，其中該晶體管的該第一半導(dǎo)體層 的材質(zhì)包含非結(jié)晶硅(a-Si)。
19. 如權(quán)利要求17所述的像素結(jié)構(gòu)，其中該歐姆接觸層的該第二半導(dǎo) 體層的材質(zhì)包含摻雜磷的非結(jié)晶硅(n+a-Si)。
20. 如權(quán)利要求17所述的像素結(jié)構(gòu)，其中該第二導(dǎo)體層的材質(zhì)包含鉬 或鋁。
21. 如權(quán)利要求17所述的像素結(jié)構(gòu)，其中該歐姆接觸層還包括一第三 導(dǎo)體層。
22. 如權(quán)利要求21所述的像素結(jié)構(gòu)，其中該歐姆接觸層的該第三導(dǎo)體 層的材質(zhì)包含鉬。
23. —種晶體管結(jié)構(gòu)，包括 一柵極；一柵極絕緣層，覆蓋于該柵極；一通道層，覆蓋于該柵極絕緣層上，且該通道層至少部分暴露于外； 一歐姆接觸層，覆蓋至少部分該通道層； 一透明導(dǎo)電層，覆蓋至少部分該歐姆接觸層；以及 一源極/漏極，覆蓋至少部分該透明導(dǎo)電層。
24. 如權(quán)利要求23所述的晶體管結(jié)構(gòu)，其中該歐姆接觸層至少包括一半導(dǎo)體層。
25. 如權(quán)利要求24所述的晶體管結(jié)構(gòu)，其中該晶體管的該通道層的材 質(zhì)包含非結(jié)晶硅(a-Si)。
26. 如權(quán)利要求24所述的晶體管結(jié)構(gòu)，其中該歐姆接觸層的該半導(dǎo)體層的材質(zhì)包含摻雜磷的非結(jié)晶硅(n+a-Si)。
27. 如權(quán)利要求24所述的晶體管結(jié)構(gòu)，其中該源極/漏極的材質(zhì)包含鉬或鋁。
28. 如權(quán)利要求24所述的晶體管結(jié)構(gòu)，其中該歐姆接觸層還包括一導(dǎo)體層。
29. 如權(quán)利要求28所述的晶體管結(jié)構(gòu)，其中該歐姆接觸層的該導(dǎo)體層 的材質(zhì)包含鉬。
全文摘要
本發(fā)明提供一種像素結(jié)構(gòu)與其中的晶體管以及其制造方法，該方法至少包括沉積第一導(dǎo)體層、絕緣層、第一半導(dǎo)體層、接觸層并進(jìn)行第一道掩模工藝，以形成晶體管區(qū)、掃描配線區(qū)、數(shù)據(jù)配線區(qū)、交錯區(qū)以及像素電極區(qū)；進(jìn)行第二道掩模工藝，使掃描配線區(qū)中的第一導(dǎo)體層至少部分暴露于外。在晶體管區(qū)、掃描配線區(qū)、數(shù)據(jù)配線區(qū)、交錯區(qū)以及像素電極區(qū)之上依序沉積透明導(dǎo)電層以及第二導(dǎo)體層，其中第二導(dǎo)體層位于透明導(dǎo)電層之上。接著，進(jìn)行第三道掩模工藝，使晶體管區(qū)形成晶體管的柵極、柵極絕緣層、通道層、歐姆接觸層以及源極/漏極，其中通道層部分暴露于外。
文檔編號H01L21/336GK101286482SQ20081009995
公開日2008年10月15日 申請日期2008年5月29日 優(yōu)先權(quán)日2008年5月29日
發(fā)明者游偉盛, 陳建宏 申請人:友達(dá)光電股份有限公司