專利名稱：低阻導(dǎo)電結(jié)構(gòu)、包括其的器件和系統(tǒng)以及形成其的方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例總體涉及電子器件中的各種導(dǎo)電結(jié)構(gòu)。更具體而言，本
發(fā)明的實施例涉及包括體金屬(bulk metal)層的低電阻導(dǎo)電結(jié)構(gòu)、包括其的器 件和系統(tǒng)、形成其的方法以及能夠制造其的系統(tǒng)。
背景技術(shù)：
近來致力于提高現(xiàn)代電子器件的速度和集成密度的努力導(dǎo)致了對這些 器件內(nèi)的諸如線連接、接觸、電極結(jié)構(gòu)等的導(dǎo)電結(jié)構(gòu)的更高的性能和和質(zhì)量 要求。例如，隨著電子器件內(nèi)的信號切換速率的提高和形成所述器件的各個 元件的平均尺寸的降低，器件內(nèi)的各種導(dǎo)電結(jié)構(gòu)的幾何結(jié)構(gòu)、性態(tài)和電阻特 性也變得越來越重要。必須仔細考慮這些特性，從而避免產(chǎn)生信號訛誤、不 希望的信號時延、數(shù)據(jù)誤差、過量熱散逸等的可能性。此外，隨著形成所述 器件的各個元件的平均尺寸的降低，所能夠容許的制造變化的范圍也越來越 有限，因為不斷變小的物理缺陷或工藝偏差均能夠在以幾何結(jié)構(gòu)非常小的元 件實現(xiàn)的器件和系統(tǒng)內(nèi)引發(fā)更為顯著的問題。
一般而言，導(dǎo)電結(jié)構(gòu)的性能是其電阻抗的函數(shù)，電阻抗是電阻率或者單 位面積電阻的函數(shù)。例如，隨著導(dǎo)電結(jié)構(gòu)的電阻的增大，其對信號噪聲的抗 擾性就會降低。導(dǎo)電結(jié)構(gòu)還傾向于在信號傳輸過程中散發(fā)更多的熱量，并且 通過導(dǎo)電結(jié)構(gòu)的總電子遷移率傾向于降低。
概況而言，導(dǎo)電結(jié)構(gòu)的電阻是其幾何結(jié)構(gòu)和電阻率特性的函數(shù)。具體而 言，隨著導(dǎo)電結(jié)構(gòu)的長度的增大，或者其截面面積的減小，其電阻傾向于按 比例增大。類似地，隨著導(dǎo)電結(jié)構(gòu)的電阻率的增大，其總電阻和阻抗也增大。
由于現(xiàn)代電子器件的集成密度要求越來越高，因此必須降低各個導(dǎo)電結(jié) 構(gòu)的尺寸，以提供越來越有限的芯片面積。結(jié)果，導(dǎo)電結(jié)構(gòu)諸如現(xiàn)代電子器 件內(nèi)的構(gòu)圖信號線正在變得越來越薄和窄。其他導(dǎo)電結(jié)構(gòu)，例如接觸 (contact),也在變得越來越小且匯集得越來越緊密。為了補償幾何結(jié)構(gòu)中的 這些變化，通常采用諸如鴒(W)的特定低電阻率材料形成導(dǎo)電結(jié)構(gòu)。例如，現(xiàn)代存儲器件，尤其是閃速存儲器件，通常包括由包括鴒的一個或多個材料 層形成的位線。
令人遺憾的是，體金屬層_包括具有鵠的體金屬層-的常規(guī)形成方法存 在各種缺點，這些缺點阻礙了具有所需幾何結(jié)構(gòu)和足夠性能的導(dǎo)電結(jié)構(gòu)的實現(xiàn)。
在近來的旨在提高具有縮小的幾何結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)的性能的嘗試中，采 用了某些成核工藝。希望由各種成核工藝形成的材料層允許制造具有適當(dāng)?shù)?電阻率特性的、更薄、更窄和/或更小的導(dǎo)電結(jié)構(gòu)。
<旦是， 一些成核層，例如，由各種循環(huán)淀積法(cyclical deposition method) 形成的成核層在表現(xiàn)出良好的核分布均勻性的同時，還表現(xiàn)出了較高的電阻 率。相反，其他成核層，例如，通過化學(xué)氣相淀積(CVD)法形成的成核層, 或多或少表現(xiàn)出了好的電阻率特性，但是核分布均勻性差。因此，仍然難以 由具有可接受的集料性能品質(zhì)(aggregate performance quality )的體金屬層制 造具有小幾何結(jié)構(gòu)的導(dǎo)電結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的實施例提供了包括體金屬層的低電阻率導(dǎo)電結(jié)構(gòu)、其形成方 法、包括所述導(dǎo)電結(jié)構(gòu)的器件和系統(tǒng)以及制造所述導(dǎo)電結(jié)構(gòu)的制造系統(tǒng)。與 采用常規(guī)方法形成的體金屬層相比，在所選的本發(fā)明的實施例中，形成了具 有均勻分布的核的、帶有相對較大的材料晶粒的體金屬層。
在一個實施例中，本發(fā)明提供了一種導(dǎo)電結(jié)構(gòu)的形成方法，包括采用 循環(huán)淀積工藝在村底上形成第一成核層；采用化學(xué)氣相淀積(CVD)工藝在 所述第一成核層上形成第二成核層；以及在所述第二成核層上形成體金屬 層。
在另一實施例中，本發(fā)明提供了一種導(dǎo)電結(jié)構(gòu)，其包括形成于襯底上 且具有第一材料晶粒尺寸的第一成核層；形成于所述第一成核層上并具有大
于所述第一材料晶粒尺寸的第二材料晶粒尺寸的第二成核層；以及形成于所 述第二成核層上的體金屬層。
在另一實施例中，本發(fā)明提供了一種晶體管，其包括形成于襯底上的 柵極結(jié)構(gòu)；以及在所述襯底內(nèi)形成于所述柵極結(jié)構(gòu)的兩側(cè)的相對的源極區(qū)/ 漏極區(qū)。所述柵極結(jié)構(gòu)包括柵電極，所述柵電極包括形成于所述襯底上并具有第 一材料晶粒尺寸的構(gòu)圖的第 一成核層；形成于所述構(gòu)圖的第 一成核層 上的具有大于所述第一材料晶粒尺寸的第二材料晶粒尺寸的構(gòu)圖的第二成
核層；以及形成于所述構(gòu)圖的第二成核層上的構(gòu)圖的體金屬層。
在一個相關(guān)方面，所述晶體管還包括形成于所述襯底上的構(gòu)圖的柵極 絕緣層；形成于所述構(gòu)圖的柵極絕緣層上的構(gòu)圖的多晶硅層；以及形成于所 述構(gòu)圖的多晶硅層上的構(gòu)圖的導(dǎo)電層，其中，所述構(gòu)圖的第一成核層形成于 所述構(gòu)圖的導(dǎo)電層上。在另一相關(guān)方面，所述晶體管還包括形成于所述襯 底上的構(gòu)圖的絕緣層、形成于所述構(gòu)圖的絕緣層上的構(gòu)圖的電荷存儲層、形 成于所述構(gòu)圖的電荷存儲層上的構(gòu)圖的阻擋絕緣層、以及形成于所述構(gòu)圖的 阻擋絕緣層上的構(gòu)圖的導(dǎo)電層，其中，所述構(gòu)圖的第一成核層形成于所述構(gòu) 圖的導(dǎo)電層上。
在另 一實施例中，本發(fā)明提供了 一種完全在單個工藝室(process chamber) 內(nèi)在襯底上形成導(dǎo)電結(jié)構(gòu)的方法，所述工藝室包括通過至少一個氣簾(air curtain)相互隔離的多個工藝室區(qū)域，所述方法包括將所述襯底加載到設(shè) 置在第一工藝室區(qū)域內(nèi)的第一加熱器卡盤上；通過在所述第一工藝室內(nèi)執(zhí)行 循環(huán)淀積工藝在所述襯底上形成第一成核層；采用在所述工藝室內(nèi)處于中央 位置的晶片傳送單元將所述晶片通過所述氣簾從所述第 一工藝室區(qū)域轉(zhuǎn)移 至設(shè)置在第二工藝室區(qū)域內(nèi)的第二加熱器卡盤上；通過在所述第二工藝室區(qū) 域內(nèi)執(zhí)行化學(xué)氣相淀積(CVD)工藝在所述第一成核層上形成第二成核層； 以及在所述第二成核層上形成包括鴒的體金屬層。


在下文中將參考

本發(fā)明的實施例。在所有的附圖中，采用類似 的附圖標(biāo)記標(biāo)識類似的特征。在附圖中
圖1A到1C是示出了根據(jù)本發(fā)明的實施例的包括體金屬層的導(dǎo)電結(jié)構(gòu) 的形成方法的相關(guān)示意圖2A是總結(jié)了圖1A到1C中示出的方法的總流程圖2B是與圖2A的方法相關(guān)的概念性時序圖3是流程圖，概括了在圖1A到圖1C以及圖2所示的方法的情形中 形成第一成核層的工藝；
圖4A到4D是示出了根據(jù)本發(fā)明的實施例的形成線圖案的方法的相關(guān)示意圖5A和5B是示出了根據(jù)本發(fā)明的實施例的形成晶體管的方法的相關(guān) 示意圖6A和6B是示出了根據(jù)本發(fā)明的實施例的形成于開口內(nèi)的導(dǎo)電結(jié)構(gòu) 的示意圖7A和7B是示出了根據(jù)本發(fā)明的實施例的形成用于非易失存儲器件 的晶體管的方法的相關(guān)示意圖；以及
圖8是示出了根據(jù)本發(fā)明的各實施例的可以適于制造包括體金屬層的導(dǎo) 電結(jié)構(gòu)的處理設(shè)備的俯視示意圖。
具體實施例方式
將參考

所選的本發(fā)明的實施例。將這些實施例作為教導(dǎo)實例提 供，而本發(fā)明的實際范圍則由權(quán)利要求界定。
在本發(fā)明的各個實施例中，包括體金屬層的導(dǎo)電結(jié)構(gòu)的特征在于具有相 對低的電阻率，以及在形成所述導(dǎo)電結(jié)構(gòu)的構(gòu)成材料內(nèi)相對均勻的核(nuclei) 分布。在通過依次形成采用循環(huán)淀積工藝的第一成核層(nucleationlayer)、采 用化學(xué)氣相淀積(CVD)工藝的第二成核層、及之后的體金屬層而得到的導(dǎo) 電結(jié)構(gòu)中可獲得這些特性。
在本發(fā)明的某些實施例中，采用循環(huán)淀積工藝的多次重復(fù)在襯底或下層 材料層上淀積第一成核層。之后，可采用CVD工藝在第一成核層上淀積第 二成核層(以及也可能體金屬層)。
圖1A到1C是示出了根據(jù)本發(fā)明的實施例形成包括體金屬層的導(dǎo)電結(jié) 構(gòu)的示范性方法的相關(guān)示意圖。出于說明的目的，假設(shè)在圖1A到圖1C中 描述的體金屬層主要由鴒(W)或鎢合金構(gòu)成。在下文中，所有對示范性金 屬的引用，包括形成金屬硅化物和金屬氮化物的金屬，均表示常規(guī)理解的合 金以及單質(zhì)金屬。也就是說，本領(lǐng)域技術(shù)人員將理解，在電子器件內(nèi)的導(dǎo)電 元件的制造過程中，既可以采用單質(zhì)金屬，又可以采用相關(guān)合金。類似地， 本領(lǐng)域技術(shù)人員將認(rèn)識到，可以采用各種不同的金屬和/或金屬合金替代下述 實施例中引用的示范性金屬，或者還與之一起提供。
現(xiàn)在參考圖1A，第一成核層32利用循環(huán)淀積工藝形成于襯底31上。 此時，應(yīng)當(dāng)注意，"形成于……上" 一詞可以表示"直接形成于……上"，或者可以表示"在存在一個或多個中間層的情況下形成于……上"。襯底31可 以由各種材料構(gòu)成，其包括通常理解的諸如硅的半導(dǎo)體材料，以及諸如碳化
硅的半絕緣材料和/或諸如玻璃或陶f:的絕緣材料。因而，與上述理解一致， "形成于襯底31上"意味著在第一成核層32和襯底31之間可以存在一個 或多個中間材料層(例如，絕緣、半絕緣或?qū)щ姴牧蠈?。
參考圖1B，第二成核層33利用CVD工藝形成于第一成核層32上。如 圖1B所示，與在村底上直接形成常規(guī)成核層相比，第一成核層32的存在允 許以更為規(guī)則的形態(tài)形成第二成核層33。也就是說，由于形成第一和第二成 核層32和33的材料的各核之間的在原子級(atomic level)上的某些改善的物 理相互作用特性，第二成核層33在其形成之后表現(xiàn)更為均勻及可預(yù)測的形 態(tài)(morphology)。相反，試圖采用CVD工藝直接在襯底上淀積成核層的常規(guī) 工藝經(jīng)常導(dǎo)致材料層表現(xiàn)出不良的形態(tài)(例如，在形成成核層的材料中核的 分布不均勻以及可預(yù)測性差)。不良的形態(tài)源自于在向襯底上淀積成核材料 的CVD工藝中的長或高度變化的成核延遲。相反，通過圖1B所示的實施例 的CVD工藝形成的第二成核層33表現(xiàn)出了非常好的形態(tài)(例如，均勻得多 的核分布)，這是因為在第一成核層32上的第二成核層33的材料形成過程 中，成核延遲很小或者沒有成核延遲。
此外，如圖1C所示，利用CVD工藝形成第二成核層33得到了用于后 繼形成的體金屬層34的各種各樣良好的"潤濕層(wetting layer)",潤濕層特 征在于具有較大的平均材料晶粒尺寸。與通過常規(guī)工藝形成的材料層相比， 體金屬層34下面的潤濕層中這一提高的平均材料晶粒尺寸、形成潤濕層的 上表面的更相容的材料邊界、以及第二成核層33的改善的形態(tài)在其效果上 綜合起來從而降低了所得到的包括體金屬層34的導(dǎo)電結(jié)構(gòu)的電阻率。
盡管在圖1A到1C所示的實施例中，將第一成核層32、第二成核層和 體金屬層34示為直接形成于彼此之上，但是可以在不妨礙上述益處的情況 下在這些層的形成之間交替執(zhí)行某些中間工藝。例如，在襯底31上形成第 一成核層32之后，可以在第一成核層32上執(zhí)行一個或多個等離子體處理工 藝，以降低其表面粗糙度。
但是，雖然可以在形成第一成核層32、第二成核層33和/或體金屬層34 之前執(zhí)行一個或多個中間工藝，但是應(yīng)當(dāng)注意，至少第一成核層33表現(xiàn)出 來的均勻形態(tài)和體金屬層34表現(xiàn)出的改善的電阻率可受到材料邊界之間原子級上的物理相互作用的影響。相應(yīng)地，所執(zhí)行的任何與襯底31的制備、
第 一和第二成核層32和33的形成以及體金屬層的形成相關(guān)的中間工藝都應(yīng) 當(dāng)?shù)玫竭m當(dāng)?shù)南薅ê涂刂疲瑥亩苊?或抑制)形成可能干擾襯底31上的 第一成核層32的規(guī)則形成、第一成核層32上的第二成核層33的形成和/或 第二成核層33上的體金屬層34的形成的任何不希望的中間材料邊界、污染 層(例如，自然氧化層)和/或表面不規(guī)則性。
例如，應(yīng)當(dāng)以避免破壞形成第二成核層33的材料中核的均勻分布的方 式來實現(xiàn)和控制表面準(zhǔn)備工藝，例如在第一成核層32上執(zhí)行的等離子體處 理工藝。
圖2A是對圖1A到1C中所示的方法進行了一般總結(jié)的流程圖。圖2B 是進一步說明圖2A的方法的概念性時序圖。在下述說明中，在括號(XXX) 內(nèi)表示示范性方法步驟。
在說明圖2A和圖2B之前，應(yīng)當(dāng)注意有很多已知工藝(或工藝序列) 能夠形成成核層。循環(huán)淀積工藝和CVD工藝是尤其與這里給出的圖示實施 例相關(guān)的工藝的寬泛的子集。但是，本領(lǐng)域技術(shù)人員將認(rèn)識到，在圖1A到 1C、圖2A和2B的背景下描述的具體工藝都只是示范性的。它們的目的并 非在于提供可以采用的所有可能工藝(或乃至所有循環(huán)淀積工藝和/或CVD 工藝)的窮盡目錄。例如，其他可能的工藝包括脈沖成核層(pulsed nucleation layer: PNL )工藝和原子層淀積(ALD )工藝。在本發(fā)明的某些實施例中， 可以應(yīng)用在美國專利NO. 7141494中描述的工藝，在此將其主題內(nèi)容引入以 供參考。
一起參考圖2A和圖2B,采用循環(huán)淀積工藝在襯底31上形成第一成核 層32 (401 )。在某種意義上，可以將第一成核層32看作是輔助成核層，其 被形成為用于第二成核層33的潤濕層?？梢圆捎靡粋€或多個淀積循環(huán) (deposition cycle)將第一成核層32形成為具有所需厚度。在本發(fā)明的某些實 施例中，第一成核層32將具有處于大約5到50A的范圍內(nèi)的厚度。
在圖2B所示的例子中，通過將襯底31放到工藝室內(nèi)，之后執(zhí)行一個或 多個淀積循環(huán)來形成第一成核層32。在圖示的例子中，循環(huán)淀積工藝(401) 的每一循環(huán)包括在規(guī)定的給料周期(dosing period)中向工藝室提供"一定劑 量，，的硅烷(SiHj。之后，在第一凈化周期內(nèi)凈化所述工藝室，從而去除 硅烷的任何殘留部分或相關(guān)副產(chǎn)物氣體(凈化1 )。第一凈化周期之后，向工藝室提供一定劑量的六氟化鶴(WF6)。在配給了六氟化鴒之后，在第二凈 化周期(凈化2)中再次凈化所述工藝室，從而將任何殘留的六氟化鴒和/ 或任何相關(guān)副產(chǎn)物氣體從工藝室清除。
圖3是總結(jié)了適于在圖2A所示的方法的背景下形成第一成核層32的一 般循環(huán)淀積工藝的流程圖。在圖3的例子中，通過向含有襯底31的工藝室 提供犧牲氣體執(zhí)行每一淀積周期(501)。所述犧牲氣體可以包括一種或多種 氣體，在本發(fā)明的一些實施例中，其將包括至少一種具有硼或硅的任一種的 氣體。接下來，采用一種或多種諸如氬(Ar)的惰性凈化氣體執(zhí)行第一凈化 工藝，從而將犧牲氣體的任何殘留部分或副產(chǎn)物氣體從工藝室清除(502)。 在第一凈化工藝之后，向工藝室提供金屬源氣體(503 )。在本發(fā)明的某些實 施例中，所述金屬源氣體將包括至少一種含有鴒的氣體。之后，采用惰性氣 體執(zhí)行第二凈化過程，從而將任何殘留的金屬源氣體或相關(guān)副產(chǎn)物氣體從工 藝室清除(504 )。
返回圖2A和2B,采用CVD工藝在第一成核層32上形成第二成核層 33 (402)。在本發(fā)明的某些實施例中，將第二成核層33形成為具有處于大 約50到300A的范圍內(nèi)的厚度。如上所述，可以采用從多種不同的常規(guī)工藝 中選出的一種或多種工藝形成第二成核層33,但是在一個實施例中采用了 CVD工藝。
如圖2B所示，在本發(fā)明的一個實施例中，通過使金屬源氣體與犧牲氣 體反應(yīng)形成了第二成核層33。例如，為了形成第二成核層33,可以將六氟 化鴒(WF6)用作金屬源氣體，并且可以將含有硼或硅的氣體用作犧牲氣體。 在這些假設(shè)下，所述犧牲氣體可以包括二硼烷(B2H6)、硅烷(SiH4)或乙 硅烷(SbH6)等。在本發(fā)明的某些實施例中，與上述假設(shè)一致，所述金屬氣 體和犧牲氣體可以在大約3到400Torr范圍內(nèi)的壓力下、在大約250。C到450 'C范圍內(nèi)的溫度發(fā)生反應(yīng)。
在圖2B所示的具體實施例中，通過在所規(guī)定的給料周期內(nèi)向工藝室提 供一定劑量的硅烷(SiH4)形成第二成核層33。在所規(guī)定的這一給料周期內(nèi)， 向工藝室提供一定劑量的六氟化鎢(WF6)。
無論怎樣由工藝場境具體形成，第二成核層33應(yīng)當(dāng)以大于第一成核層 32的平均材料晶粒尺寸為特征。相應(yīng)地，包括形成于第二成核層33上的體 金屬層34的最終導(dǎo)電結(jié)構(gòu)將表現(xiàn)出較低的電阻率和良好的形態(tài)。
ii再次返回至圖2A和2B,在第二成核層33上形成體鴒層34 (403 )。在 本發(fā)明的某些實施例中，采用CVD工藝在第二成核層33上形成體鴒層34。 如圖2B的進一步圖示，通過向工藝室同時提供六氟化鎢和雙原子氫(H2) 形成體鴒層34,并且直到體鴒層34形成至所需厚度為止。例如，在美國專 利No. 7141494中公開了用于形成體金屬層的選擇的額外工藝。但是，不應(yīng) 認(rèn)為美國專利No. 7141494提供的一組例子是窮盡的。
圖4A到4C是示出了包括符合本發(fā)明的實施例的體金屬層的導(dǎo)電結(jié)構(gòu) 的示范性形成和構(gòu)圖方法的相關(guān)示意圖。在圖示的例子中，所述導(dǎo)電結(jié)構(gòu)可 以用作信號線圖案。在圖4A到4C的方法中，可以采用與上文參考圖1A到 1C、圖2A和2B和/或圖3描述的方法類似的方法形成包括體金屬層的導(dǎo)電 結(jié)構(gòu)。
參考圖4A,在襯底100上形成絕緣層102。接下來，在絕緣層102上形 成可包括一種或多種金屬的導(dǎo)電層152。之后，采用循環(huán)淀積工藝在導(dǎo)電層 152上形成第一成核層154。如圖4A所示，通過使導(dǎo)電層152的上表面上具 有清晰的均勻材料分布的方式形成第一成核層152的各材料晶粒153。
導(dǎo)電層152可以包括各式各樣的不同金屬中的一種或多種。例如，導(dǎo)電 層152可以包括金屬氮化物、金屬硅化物和/或金屬氮化物/硅化物。氮化鈦 (TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鉬(MoN)、氮化鈮(NbN)、 氮硅化鈦(TiSiN)、氮硅化鉭(TaSiN)、硅化鴿(WSix)、硅化鈷(CoSix) 和/或硅化鎳(NiSix)是所選的例子。供選或額外地，可以采用諸如鈷(Co)、 鎳(Ni)、鈾(Pt)、金(Au)、銥(Ir)或釕(Ru)的單質(zhì)金屬和/或其合金。
參考圖4B,在第一成核層154上形成第二成核層156。與第一成核層 154的材料晶粒結(jié)構(gòu)153類似，形成第二成核層156的各材料晶粒155將在 第一成核層154的表面上具有均勻分布。但是，如圖4B示意性所示，形成 第二成核層156的材料晶粒155明顯大于形成第一成核層154的材料晶粒 153。
參考圖4C,在第二成核層156上形成體金屬層158。在操作實例中，設(shè) 定金屬層158包括鴒。如圖4C示意性所見，體金屬層158由材料晶粒157 形成，所述材料晶粒157在其各邊界處與形成第二成核層156的材料晶粒155 良好對齊。這樣，體金屬層158具有與第二成核層156—致的較大的、充分 均勻的晶粒尺寸，并且所得的導(dǎo)電結(jié)構(gòu)的總電阻率低。圖4D是進一 步示出了作為根據(jù)圖4A到4C的方法制造的導(dǎo)電結(jié)構(gòu)的一 個例子的線圖案160的透視圖。在本發(fā)明的某些具體實施例中，可以將線圖 案160作為跨越存儲單元陣列延伸的字線和/或位線結(jié)合到半導(dǎo)體存儲器件內(nèi)。
在這些更為具體的實施例的情形中，可以通過依次對體金屬層158、第 二成核層156、第一成核層154和導(dǎo)電層152構(gòu)圖直到暴露絕緣層102來形 成線圖案160。這樣的構(gòu)圖形成了蝕刻的體金屬層158a、蝕刻的第二成核層 156a、蝕刻的第一成核層154a和蝕刻的導(dǎo)電層152a。 一般而言，可以采用 一系列通常理解的光刻、掩模、蝕刻和清潔工藝完成上述材料層構(gòu)圖。本領(lǐng) 域技術(shù)人員都能很好地理解，可能需要不同的蝕刻工藝對不同的材料層進行 有效地構(gòu)圖。
圖5A和5B是示出了在本發(fā)明的另一實施例的情形中包括體金屬層的 導(dǎo)電結(jié)構(gòu)的示范性形成和構(gòu)圖方法的相關(guān)示意圖。但是，在這一實施例中， 所述導(dǎo)電結(jié)構(gòu)可以作為晶體管的部分(例如，柵電極)。所述晶體管可以是 電子器件中通常使用的很多種不同的晶體管類型之一。設(shè)定這一實施例中包 括體金屬層的導(dǎo)電結(jié)構(gòu)是根據(jù)本發(fā)明的實施例制造的，例如，采用上文圖1A
到1C、圖2A和2B、圖3和/或圖4A到4B的情形中說明的工藝、材料和條 件。
在一般應(yīng)用中，示范性晶體管形成為包括圖5B所示的柵極結(jié)構(gòu)170。 在形成包括構(gòu)件柵電極的柵極結(jié)構(gòu)170之后，可以通過有選擇地引入雜質(zhì)在 襯底100內(nèi)形成源極區(qū)/漏極區(qū)172 (例如，采用一種或多種常規(guī)離子注入工 藝)。
圖5A示出了由其制作柵極結(jié)構(gòu)170的初始金屬層結(jié)構(gòu)99?？梢愿鶕?jù)上 文結(jié)合圖4A到4C描述的方法制造初始金屬層結(jié)構(gòu)99,只是所述初始金屬 層結(jié)構(gòu)采用柵極絕緣層105和形成于柵極絕緣層105上的摻雜多晶硅層110 替代了絕緣層102。因而，初始金屬層結(jié)構(gòu)99內(nèi)的導(dǎo)電層152形成于摻雜多 晶硅層110上。
現(xiàn)在參考圖5B，通過依次對體金屬層158、第二成核層156、第一成核 層154、導(dǎo)電層152、摻雜多晶硅層IIO和柵極絕緣層105構(gòu)圖形成柵極結(jié) 構(gòu)170。通過這一構(gòu)圖在半導(dǎo)體襯底IOO上形成了蝕刻的體金屬層158a、蝕 刻的第二成核層156a、蝕刻的第一成核層154a、蝕刻的導(dǎo)電層152a、蝕刻的摻雜多晶硅層110a和蝕刻的柵極絕緣層105a。蝕刻的層的這一疊置布置 共同構(gòu)成了包括柵電極的柵極結(jié)構(gòu)170。 一旦形成了柵極結(jié)構(gòu)170，就可以 在半導(dǎo)體襯底100內(nèi)選擇地形成源極區(qū)/漏極區(qū)172。
如前所述，本領(lǐng)域技術(shù)人員將理解用于對初始金屬層結(jié)構(gòu)99構(gòu)圖的各 種光刻、掩模、蝕刻和清潔工藝的選擇和應(yīng)用。這些工藝的選擇和應(yīng)用將隨 著柵極結(jié)構(gòu)170的預(yù)期幾何結(jié)構(gòu)和構(gòu)成初始金屬層結(jié)構(gòu)99的材料而變化。
本領(lǐng)域技術(shù)人員還將認(rèn)識到，可以在各種各樣的電子器件和/或系統(tǒng)中采 用通過結(jié)合圖5A和5B描述的工藝實現(xiàn)的晶體管。例如，可以將晶體管用 作邏輯電路中的開關(guān)，或者用作諸如動態(tài)隨機存取存儲器(DRAM)或靜態(tài) 隨機存取存儲器(SRAM )的存儲器件中的存儲元件的部分。
圖6A和6B是示出了形成于材料層125的開口內(nèi)的導(dǎo)電結(jié)構(gòu)的相關(guān)示 意圖。一^:將這樣的開口與某些導(dǎo)電元件的形成結(jié)合使用，例如，所述導(dǎo)電 元件可以是金屬插塞、接觸通孔、信號線、掩埋接觸、信號再分配線、凹陷 電極、金屬鑲嵌結(jié)構(gòu)等。更具體而言，圖6A和6B示出了可以充當(dāng)接觸孔 的示范性導(dǎo)電結(jié)構(gòu)，例如， 一般用于促進多層器件中的元件之間的電連接這 種類型。
在圖6A和6B描述的結(jié)構(gòu)和方法中，可以采用與上文中參考圖1A到 1C、圖2A、圖2B、圖3、圖4A到4D和/或圖5A和5B描述的類似的工藝、 材料和條件形成包括體金屬層的導(dǎo)電結(jié)構(gòu)。
參考圖6A，在襯底IOO上形成絕緣層125。之后，對絕緣層125構(gòu)圖， 以形成開口 (例如，接觸孔)130,暴露襯底100、形成于襯底100內(nèi)的導(dǎo)電 區(qū)域、或者形成于襯底IOO上的某一元件(未示出)。(在供選實施例中，可 以在形成于襯底IOO上的一個或多個材料層內(nèi)形成開口 130,其可以不完全 貫穿所述材料層。在這樣的實施例中，開口 130將不會"暴露"襯底100的 一部分或者形成于襯底100上/內(nèi)的某一結(jié)構(gòu)或區(qū)域 相反，可以將開口 130 僅形成至襯底IOO之上的諸如絕緣層125的材料層中的規(guī)定深度。本領(lǐng)域技 術(shù)人員將容易理解這樣的供選方案，并且可以對針對接觸孔的圖6所示的實 施例進行便捷地修改，以支持這樣的供選方案。)
接下來，在絕緣層125和開口 130的內(nèi)表面上形成可包括金屬的導(dǎo)電層 152。之后，采用循環(huán)淀積工藝在導(dǎo)電層152上形成第一成核層154，采用 CVD工藝在第一成核層154上形成第二成核層156。最后，在第二成核層156上形成體金屬層158。在這一情形下，所述導(dǎo)電結(jié)構(gòu)180的形成可以完 全或部分填充開口 130。
'可以采用圖6B所示的導(dǎo)電結(jié)構(gòu)180提供多層器件或系統(tǒng)內(nèi)的疊置特征 之間的連接。但是，不應(yīng)將圖6A和6B所示的實施例推斷為僅局限于公開 筒單的接觸的形成。相反，本領(lǐng)域技術(shù)人員能夠容易地將這一例子引申到更 為復(fù)雜的導(dǎo)電結(jié)構(gòu)的制造當(dāng)中，例如，引申到雙金屬鑲嵌結(jié)構(gòu)和其他凹陷導(dǎo) 電結(jié)構(gòu)的制造當(dāng)中。
返回圖6B,通過依次蝕刻或拋光處于開口 130之外的體金屬層158、第 二成核層156、第一成核層154和導(dǎo)電層152的背面部分(例如，采用絕緣 層125的上表面作為蝕刻阻擋)完成導(dǎo)電結(jié)構(gòu)180。所得的導(dǎo)電結(jié)構(gòu)包括蝕 刻的體金屬層158d、蝕刻的第二成核層156d、蝕刻的第一成核層154d和蝕 刻的導(dǎo)電層152d。此后，可以在絕緣層125上形成導(dǎo)電圖185 (例如，信號 線)，從而對導(dǎo)電結(jié)構(gòu)180進行電連接。
圖7A和7B是示出了包括體金屬層的導(dǎo)電結(jié)構(gòu)的示范性形成方法的相 關(guān)圖示，其中，所述導(dǎo)電結(jié)構(gòu)可以用作在各種類型的非易失存儲器中采用的 包括柵電極的柵極結(jié)構(gòu)。例如，可以將所述柵極結(jié)構(gòu)用作諸如浮動?xùn)呕螂姾?陷獲非易失存儲器件的非易失存儲器件內(nèi)的柵晶體管(gate transistor)的部 分。這樣的存儲器的一般架構(gòu)和工作原理是本領(lǐng)域公知的，因此在這里將不 再對其做進一步的詳細討論。
不管所構(gòu)成的非易失存儲器件的具體形式和/或工作原理如何，均可以采 用由包括根據(jù)本發(fā)明的實施例制造的體金屬層的導(dǎo)電結(jié)構(gòu)形成的柵電極實 現(xiàn)柵極結(jié)構(gòu)。換言之，可以采用上述實施例中的任何一個制造非易失存儲器 件中采用的晶體管柵極結(jié)構(gòu)，其將得益于本發(fā)明的實施例所提供的低電阻率 和高材料層均勻性并具有小的幾何結(jié)構(gòu)。
參考圖7A所示的例子，在半導(dǎo)體襯底100上形成絕緣層112。接下來， 在絕緣層112上形成電荷存儲層115。此后，在電荷存儲層115上形成阻擋 絕緣層118。之后，在阻擋絕緣層118上形成導(dǎo)電層152。接下來，如前所 述，在導(dǎo)電層152上形成第一成核層154,在第一成核層154上形成第二成 核層156，在第二成核層156上形成體金屬層158。
參考圖7B,通過依次對體金屬層158、第二成核層156、第一成核層154、 導(dǎo)電層152、阻擋絕緣層118、電荷存儲層115和絕緣層112構(gòu)圖而形成構(gòu)成了非易失存儲器件內(nèi)的一般柵晶體管的包括柵電極175和電荷存儲結(jié)構(gòu)
176的柵極結(jié)構(gòu)。也就是說，柵電極175包括蝕刻的體金屬層158c、蝕刻的 第二成核層156c、蝕刻的第一成核層154c和蝕刻的導(dǎo)電層152c。電荷存儲 結(jié)構(gòu)176包括蝕刻的阻擋絕緣層118a、蝕刻的電荷存儲層115a和蝕刻的絕 緣層112a。在所述電荷存儲結(jié)構(gòu)176內(nèi)，蝕刻的絕緣層112a使作為用于柵 晶體管的電荷存儲元件的蝕刻的電荷存儲層115a絕緣。
在形成柵電極175和電荷存儲結(jié)構(gòu)176之后，采用一種和多種常規(guī)掩模 和摻雜工藝在襯底100內(nèi)選擇地形成源極區(qū)/漏極區(qū)177。 一般而言，相對的 源極區(qū)/漏極區(qū)177與通過柵電極175和電荷存儲結(jié)構(gòu)176形成的柵極結(jié)構(gòu)的 組合形成了可以在非易失存儲器件內(nèi)工作的有效柵晶體管。
與前面的討論一致，可以采用若干種常規(guī)工藝，包括相對于形成每一前 述材料層的具體材料而有效確定的若干種蝕刻工藝，完成對體金屬層158、 第二成核層156、第一成核層154、導(dǎo)電層152、阻擋絕緣層118、電荷存儲 層115和絕緣層112的依次構(gòu)圖。相關(guān)光刻和掩模工藝以及中間的清潔和表 面準(zhǔn)備工藝將根據(jù)預(yù)期材料和對應(yīng)的蝕刻工藝的選擇。但是，在這一常規(guī)理 解的制造工藝的選擇和應(yīng)用當(dāng)中，根據(jù)本發(fā)明的實施例實現(xiàn)的柵電極175的 存在帶來了兼?zhèn)涞囊嫣?，即，能夠?qū)崿F(xiàn)具有小幾何結(jié)構(gòu)的柵極結(jié)構(gòu)的界定， 同時還能夠為用于構(gòu)成的晶體管的柵極連接路徑提供可接受的電阻率特性。 隨著現(xiàn)代非易失存儲器件的集成密度的持續(xù)提高，這些兼?zhèn)涞囊嫣帉⒆兊迷?來越重要。
圖8是能夠有效地制造符合本發(fā)明的實施例的上述導(dǎo)電結(jié)構(gòu)中的任何一 個的示范性工藝室的俯視示意圖。但是，應(yīng)該注意，可以使任何數(shù)量的常規(guī) 可用的工藝室(或者工藝室的序列)適于執(zhí)行能夠?qū)崿F(xiàn)本發(fā)明的實施例的制 造序列。但是，已經(jīng)發(fā)現(xiàn)下述工藝室布局對符合本發(fā)明的實施例的包括體金 屬層的導(dǎo)電結(jié)構(gòu)的制造尤其有效。
參考圖8,利用兩個垂直取向的氣簾350將工藝室300劃分成第一到第 四工藝室區(qū)域301到304。在圖示的例子中，示出了具有近似相等的面積的 第一到第四工藝室區(qū)域301到304,但是不必一定是這種情況。實際上，可 以實現(xiàn)任何合理數(shù)量的具有變化尺寸和不同配置的工藝室區(qū)域。此外，可以 采用一種或多種惰性氣體(例如，氦、氬、氖、氪等)氣簾界定工藝室300 內(nèi)的各個工藝室區(qū)域的尺寸和配置?；蛘?，或此外，可以采用其他分隔機制(例如，帶有氣簾絕緣入口 (doorway)的壁)來隔離在每一不同的工藝室 區(qū)域內(nèi)執(zhí)行的工藝。這一環(huán)境隔離允許在不同的工藝室區(qū)域301到304之間 同時執(zhí)行不同的制造工藝。通過這種方式，可以在工藝室300內(nèi)處理多個晶 片，由此提高制造吞吐量。
在圖示的例子中，工藝室300還包括位于中央的晶片傳送單元360。采 用晶片傳送單元360在第 一到第四工藝室區(qū)域301到304之間傳送各個晶片 或者晶片的集合。就此而言，采用氣簾隔離的工藝室區(qū)域允許采用單個的處 于中央位置的晶片傳送單元360以非常有效的方式在各個工藝室區(qū)域之間進 行晶片(或晶片擱架)的物理操縱。
第一到第四區(qū)域301到304分別包括第一到第四加熱器卡盤(chuck) 310、 320、 330和340。按照常規(guī)的方式使用加熱器卡盤在各工藝室區(qū)域內(nèi) 執(zhí)行各種工藝。例如，可在不同的溫度執(zhí)行用于形成第一和第二成核層以及 體金屬層的工藝，因此可以采用加熱器卡盤310到340保持所規(guī)定的溫度。
每一工藝室區(qū)域301到304還包括對應(yīng)的氣體供應(yīng)管線和氣體釋放管 線。在工藝室300內(nèi)，氣體供應(yīng)和釋放管線的提供可以采取很多不同的形式， 但是，在圖示的例子中，第一到第四工藝室區(qū)域301到304分別包括相關(guān)氣 體供應(yīng)管線312、 322、 332和342以及氣體釋放管線314、 324、 334和344。 氣體供應(yīng)管線312到342可以分別包括用于向第一到第四區(qū)域301到304提 供不同氣體的一個或多個物理氣體管線(physical gas line)。氣體釋放管線314 到344可以包括分別圍繞第一到第四區(qū)域301到304布置的一個或多個放氣 口和/或氣體排放管線?？梢岳眠@些獨立操作的氣體供應(yīng)和氣體釋放管線在 每一工藝室區(qū)域310到304內(nèi)實現(xiàn)不同的制造工藝。
在一個具體的例子中，可以采用圖8的工藝室300形成結(jié)合上述實施例 描述的包括體金屬層的導(dǎo)電結(jié)構(gòu)。這一導(dǎo)電結(jié)構(gòu)包括形成于第二成核層33 上的體金屬層34,所述第二成核層33形成于在襯底31上形成的第一成核層 32上。
就此而言，將第一工藝室區(qū)域301準(zhǔn)備為執(zhí)行圖2A或圖3中所示的示 范性方法中的步驟(401 )。在準(zhǔn)備第一工藝室301之后，將一個或多個晶片 (例如，在其上將制造各種半導(dǎo)體器件的硅襯底)加載到加熱器卡盤310上。 在工藝室區(qū)域301內(nèi)，加熱器卡盤310具有常規(guī)布置和操作。在加載了晶片 的情況下，按照所規(guī)定的條件執(zhí)行氣體施加和氣體排放序列，所述規(guī)定條件
17包括具體的定時要求、溫度、壓力等。例如，在根據(jù)結(jié)合圖3描述的循環(huán)淀
積工藝(401 )在襯底31上形成第一成核層32的情況下，在所規(guī)定的給料 周期內(nèi)向第一工藝室區(qū)域301中配給諸如硅烷(SiH4)的犧牲氣體。之后， 在第一凈化周期內(nèi)，凈化第一工藝室區(qū)域301，從而去除任何殘余的犧牲氣 體部分(即，任何未反應(yīng)的硅烷部分和/或任何副產(chǎn)品氣體部分)。在第一凈 化周期之后，向第一工藝室區(qū)域301內(nèi)配給諸如六氟化鴒(WF6)的金屬源 氣體。在金屬源氣體的規(guī)定反應(yīng)周期之后，在第二凈化周期內(nèi)，再次凈化第 一工藝室區(qū)域301，以去除金屬源氣體的任何殘留部分。可以重復(fù)這一序列， 直到在襯底31上將第一成核層32形成至所需厚度。
一旦形成了第一成核層32，就可以將晶片從第一工藝室區(qū)域301通過氣 簾350轉(zhuǎn)移至另一可用工藝室區(qū)域302到304?；蛘撸梢詫⒕Ａ粼诘?一工藝室區(qū)域301內(nèi)，以接受額外的處理，或者可以將晶片轉(zhuǎn)移到工藝室300 外的等候區(qū)。
但是，在一個示范性實施例中，通過晶片傳送單元360將具有形成于其 上的第一成核層32的晶片從第一工藝室區(qū)域301經(jīng)過氣簾350轉(zhuǎn)移至第二 工藝室區(qū)域302。在第二工藝室區(qū)域302內(nèi)，在第一成核層32上形成第二成 核層33。如上文指出的，可以在第一成核層32上形成第二成核層33之前執(zhí) 行一個或多個中間處理。例如，可以在第三工藝室區(qū)域303內(nèi)^l行這樣的中 間處理。
類似地，可以在第四工藝室區(qū)域304內(nèi)在第二成核層33上形成體金屬 層34。.
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識到，可以通過中央控制/監(jiān)視系統(tǒng)(未示出)控 制每一工藝室區(qū)域內(nèi)的工藝條件以及對應(yīng)的氣體供應(yīng)和釋放。這樣的系統(tǒng)在
過程。根據(jù)上述教導(dǎo)，對這樣的系統(tǒng)進行調(diào)適，以實現(xiàn)能夠制造符合本發(fā)明 實施例的導(dǎo)電結(jié)構(gòu)的方法是本領(lǐng)域技術(shù)人員公知的。在一個具體的實現(xiàn)實施 例中，通過控制/監(jiān)視系統(tǒng)控制與圖8所示的類似的工藝室，從而有效地形成 如上所述的一個或多個導(dǎo)電結(jié)構(gòu)。
無論在具體工藝室和/或相關(guān)設(shè)備的情形中如何制造，本發(fā)明的實施例提 供了各種包括體金屬層的導(dǎo)電結(jié)構(gòu)，其能夠以小幾何結(jié)構(gòu)實現(xiàn)，但能夠提供 良好的表面形態(tài)(即，高度均勻的材料核分布)和改善的電阻率特性。上述實施例已經(jīng)描述了導(dǎo)電線路圖案、接觸通孔、金屬鑲嵌結(jié)構(gòu)以及易失和非易 失存儲器件的柵電極作為所選的例子。但是，本發(fā)明的范圍并非僅限于上文 結(jié)合這些例子討論的具體的導(dǎo)電結(jié)構(gòu)或示范性方法(條件、材料等)。本領(lǐng) 域技術(shù)人員將認(rèn)識到這些只是教導(dǎo)實例。本領(lǐng)域技術(shù)人員還將認(rèn)識到，在不 背離由權(quán)利要求界定的本發(fā)明的范圍的情況下可以對這些實施例的形式和 細節(jié)做出各種修改。
本申請要求2007年6月01日提交的韓國專利申請No. 2007-0053855的 優(yōu)先權(quán)，在此引入其主題內(nèi)容以供參考。
權(quán)利要求
1.一種形成導(dǎo)電結(jié)構(gòu)的方法，包括采用循環(huán)淀積工藝在襯底上形成第一成核層；采用化學(xué)氣相淀積工藝在所述第一成核層上形成第二成核層；以及在所述第二成核層上形成體金屬層。
2. 根據(jù)權(quán)利要求l的方法，其中，所述體金屬層包括鴒。
3. 根據(jù)權(quán)利要求l的方法，其中，采用CVD工藝形成所述體金屬層。
4. 根據(jù)權(quán)利要求l的方法，還包括在形成所述第二成核層之前，對所述第一成核層執(zhí)行一項或多項等離子 體處理。
5. 根據(jù)權(quán)利要求1的方法，其中，所述第一成核層具有第一材料晶粒 尺寸，所述第二成核層具有大于第一晶粒尺寸的第二材料晶粒尺寸。
6. 根據(jù)權(quán)利要求1的方法，其中，形成所述第一成核層的循環(huán)淀積工 藝的循環(huán)包括向含有所述襯底的工藝室提供犧牲氣體；在第一凈化周期內(nèi)執(zhí)行第一凈化工藝，從而從所述工藝室去除殘留的犧 牲氣體；在所述第一凈化周期之后，向所述工藝室提供金屬源氣體；以及 在所述第二凈化周期內(nèi)執(zhí)行第二凈化工藝，從而從所述工藝室去除殘留 金屬源氣體。
7. 根據(jù)權(quán)利要求6的方法，其中，重復(fù)所述循環(huán)淀積工藝的循環(huán)，直 到將所述第一成核層形成至所需厚度。
8. 根據(jù)權(quán)利要求7的方法，其中，所述所需厚度處于5到50A之間的 范圍內(nèi)。
9. 根據(jù)權(quán)利要求6的方法，其中，所述犧牲氣體包括硼或硅。
10. 根據(jù)權(quán)利要求l的方法，還包括在所述襯底上形成所述第一成核層之前，在所述襯底上形成導(dǎo)電層，從 而使所述第一成核層形成于所述導(dǎo)電層上；以及依次對所述體金屬層、第二成核層、第一成核層和導(dǎo)電層構(gòu)圖，從而形 成金屬線圖案。
11. 根據(jù)權(quán)利要求10的方法，其中，所述導(dǎo)電層包括從由氮化鈦、氮化鉭、氮化鴒、氮化鉬、氮化鈮、氮硅化鈦TiSiN、氮硅化鉭TaSiN、硅化 鴒WSix、硅化鈷CoSix、硅化鎳NiSix、鈷Co、鎳Ni、鉬Pt、金Au、銥Ir 或釕Ru構(gòu)成的材料集合中選出的至少一種材料。
12. 根據(jù)權(quán)利要求l的方法，還包括在所述襯底上形成所述第一成核層之前，在所迷襯底上形成絕緣層，對 所述絕緣層構(gòu)圖從而形成開口 ，并且在所述絕緣層上和所述開口的內(nèi)表面上 形成導(dǎo)電層；其中，在所述導(dǎo)電層上依次形成所述第一成核層、第二成核層和體金屬 層，從而至少部分填充所述開口。
13. 根據(jù)權(quán)利要求11的方法，其中，所述開口至少部分界定接觸孔、 溝槽結(jié)構(gòu)或金屬鑲嵌結(jié)構(gòu)。
14. 一種導(dǎo)電結(jié)構(gòu)，包括形成于襯底上并具有第一材料晶粒尺寸的第一成核層； 直接形成于所述第一成核層上并具有大于所述第一材料晶粒尺寸的第 二材料晶粒尺寸的第二成核層；以及形成于所述第二成核層上的體金屬層。
15. 根據(jù)權(quán)利要求14的導(dǎo)電結(jié)構(gòu)，其中，所述體金屬層包括鎢。
16. 根據(jù)權(quán)利要求14的導(dǎo)電結(jié)構(gòu)，還包括形成于所述襯底上的絕緣層和形成于所述絕緣層上的導(dǎo)電層，從而使所 述第一成核層形成于所述導(dǎo)電層上。
17. 根據(jù)權(quán)利要求14的導(dǎo)電結(jié)構(gòu)，還包括其內(nèi)形成有開口的絕緣層，其中，所述開口至少部分填充以所述第一成 核層、第二成核層和體金屬層的組合。
18. —種晶體管，包括形成于襯底上的柵極結(jié)構(gòu)和在所述襯底內(nèi)形成于所述柵極結(jié)構(gòu)的兩側(cè) 的相對的源極區(qū)/漏極區(qū)，其中，所述柵極結(jié)構(gòu)包括導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu) 包括形成于所述襯底上并具有第一材料晶粒尺寸的構(gòu)圖的第一成核層； 形成于所述構(gòu)圖的第一成核層上的具有大于所述第一材料晶粒尺寸的 第二材料晶粒尺寸的構(gòu)圖的第二成核層；以及形成于所述構(gòu)圖的第二成核層上的構(gòu)圖的體金屬層。
19. 根據(jù)權(quán)利要求18的晶體管，還包括形成于所述襯底上的構(gòu)圖的柵極絕緣層、形成于所述構(gòu)圖的柵極絕緣層 上的構(gòu)圖的多晶硅層、以及形成于所述構(gòu)圖的多晶硅層上的構(gòu)圖的導(dǎo)電層， 從而使所述構(gòu)圖的第 一成核層形成于所述構(gòu)圖的導(dǎo)電層上。
20. 根據(jù)權(quán)利要求18的晶體管，還包括形成于所述襯底上的構(gòu)圖的絕緣層、形成于所述構(gòu)圖的絕緣層上的構(gòu)圖 的電荷存儲層、形成于所述構(gòu)圖的電荷存儲層上的構(gòu)圖的阻擋絕緣層、以及 形成于所述構(gòu)圖的阻擋絕緣層上的構(gòu)圖的導(dǎo)電層，從而使所述構(gòu)圖的第 一成 核層形成于所述構(gòu)圖的導(dǎo)電層上。
21. 根據(jù)權(quán)利要求20的晶體管，其中，所述構(gòu)圖的絕緣層是隧道絕緣 層，所述晶體管包括浮動?xùn)啪w管。
22. —種完全在單工藝室內(nèi)在襯底上形成導(dǎo)電結(jié)構(gòu)的方法，該工藝室包 括通過至少一個惰性氣體氣簾相互隔離的多個工藝室區(qū)域，所述方法包括將所述襯底加載到設(shè)置在第一工藝室區(qū)域內(nèi)的第一加熱器卡盤上； 通過在所述第一工藝室內(nèi)執(zhí)行循環(huán)淀積工藝在所述襯底上形成第一成 核層；采用在所述工藝室內(nèi)處于中央位置的晶片傳送單元將所述晶片經(jīng)過所 述氣簾從所述第一工藝室區(qū)域轉(zhuǎn)移至設(shè)置在第二工藝室區(qū)域內(nèi)的第二加熱 器卡盤上；通過在所述第二工藝室區(qū)域內(nèi)執(zhí)行化學(xué)氣相淀積工藝在所述第一成核 層上形成第二成核層；以及在所述第二成核層上形成包括鵠的體金屬層。
23. 根據(jù)權(quán)利要求22的方法，其中，在所述第二成核層上形成所述體 金屬層包括采用所述晶片傳送單元將所述晶片通過所述氣簾從所述第二工藝室區(qū) 域轉(zhuǎn)移至設(shè)置在第三工藝室區(qū)域內(nèi)的第三加熱器卡盤上；以及通過在所述第三工藝室區(qū)域內(nèi)執(zhí)行CVD工藝在所述第二成核層上形成 體金屬層。
24. 根據(jù)權(quán)利要求22的方法，其中，所述多個工藝室區(qū)域中的每者包 括可獨立控制的氣體供應(yīng)管線和可獨立控制的氣體釋放管線。
全文摘要
本發(fā)明公開了一種低阻導(dǎo)電結(jié)構(gòu)、包括其的器件和系統(tǒng)以及形成其的方法，所述導(dǎo)電結(jié)構(gòu)包括通過在襯底上執(zhí)行循環(huán)淀積工藝形成的第一成核層、通過CVD工藝形成于所述第一成核層上的第二成核層以及形成于所述第二成核層上的體金屬層。
文檔編號H01L29/772GK101315888SQ20081010879
公開日2008年12月3日 申請日期2008年6月2日 優(yōu)先權(quán)日2007年6月1日
發(fā)明者崔吉鉉, 樸津鎬, 李相遇, 李虎基 申請人:三星電子株式會社