專利名稱：電子元件封裝體及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種電子元件封裝體(electronics package),特別是有關(guān)于 一種利用晶片級(jí)封裝(wafer scale package; WSP)工藝制作的電子元件封裝體 及其制作方法。
背景技術(shù)：
光感測(cè)集成電路在獲取影像的光感測(cè)元件中扮演著重要的角色，這些集 成電路元件均已廣泛地應(yīng)用于例如是數(shù)碼相機(jī)(digital camera; DC)、數(shù)字?jǐn)z錄 像機(jī)(digital recorder)和手機(jī)(cell phone)等的消費(fèi)電子元件和攜帶型電子元件 中。
圖1顯示一種已知的影像感測(cè)元件(imagesensor)封裝體1的剖面圖。在 圖1中，顯示有基底2,其上方形成有感光元件4及接合墊6,以及蓋板8 設(shè)置于上述基底2的上方。又如圖l所示，承載板9貼合至基底2，以及坪 球12設(shè)置于此承載板9的背面上，且通過(guò)導(dǎo)電層10電性連接接合墊6。上 述感光元件4可通過(guò)其正面感應(yīng)穿過(guò)蓋4反8的光，以產(chǎn)生信號(hào)，且通過(guò)導(dǎo)電 層10將此信號(hào)傳遞至焊球12及外部電路。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種電子元件封裝體。上述電子元件封裝體，包含 半導(dǎo)體芯片，具有第一基底、與此第一基底間隔一既定距離的支撐塊，以及 接合墊，該接合墊具有一表面，其橫跨于第一基底與支撐塊上。在另一實(shí)施 例中，上述第一基底，具有第一表面及相對(duì)的第二表面，其中此第二表面作 為受光面，而第一表面作為背光面，且包含感光元件區(qū)。上述電子元件封裝 體，可還包含第二基底，接合至第一基底的背光面；第一封裝層，覆蓋上 述第一基底的受光面；第二封裝層，覆蓋上述第二基底；導(dǎo)線層，形成于上 述第二封裝層上，且延伸至接合墊及支撐塊的側(cè)面上，以電性連接接合墊； 以及導(dǎo)電凸塊，設(shè)置于上述第二封裝層上，且電性連接上述導(dǎo)線層。在上述電子元件封裝體中，由于，在支撐塊與第一基底之間有絕緣層， 由此以隔離支撐塊與第一基底，并且上述接合墊會(huì)橫跨于此絕緣層上。因此， 形成于支撐塊側(cè)面上的導(dǎo)線層并不會(huì)影響感光元件。再者，由于，上述電子 元件具有支撐塊，其可增加導(dǎo)線層與接合墊間的結(jié)構(gòu)強(qiáng)度(T接觸的結(jié)構(gòu)強(qiáng) 度)。由此，可增強(qiáng)上述電子元件封裝體整體的結(jié)構(gòu)強(qiáng)度。
本發(fā)明另 一 實(shí)施例提供一種電子元件封裝體的制作方法。上述電子元件
封裝體的制作方法，包含提供晶片，其具有包含多個(gè)管芯區(qū)的基底，以承 載或形成多顆半導(dǎo)體芯片，且多個(gè)接合墊形成于此基底上，以及對(duì)此基底進(jìn) 行晶片級(jí)封裝工藝，包含圖案化此基底，以在每個(gè)管芯區(qū)隔離出支撐塊， 使此支撐塊與基底間隔一既定距離，并暴露接合墊。上述制作方法還包含通 過(guò)上述圖案化步驟，形成圖案開(kāi)口于基底之中，以暴露接合墊。
在上述制作方法中，半導(dǎo)體芯片包含光電元件，且晶片級(jí)封裝工藝，還 包含以此基底為第一基底，其具有第一表面及相對(duì)的第二表面，其中第一 表面作為背光面，而第二表面作為出光面或受光面；設(shè)置第一封裝層，以覆 蓋上述第一基底的出光面或受光面；接合此第一基底的背光面至第二基底； 以及，沿著兩管芯區(qū)間的預(yù)定切割道的位置，分離此第二基底，以形成多個(gè) 對(duì)應(yīng)管芯區(qū)的承載板。
在上述制作方法中，晶片級(jí)封裝工藝，還包含形成絕緣層，以至少包 覆上述承載板的側(cè)面；設(shè)置第二封裝層，以覆蓋此第二基底及絕緣層；在兩 管芯區(qū)間的預(yù)定切割道的位置，形成通道凹口，并暴露第一封裝層的表面； 形成導(dǎo)線層于上述第二封裝層上，且沿著上述通道凹口，延伸至接合墊與支 撐塊的側(cè)面上，以電性連接接合墊；設(shè)置導(dǎo)電凸塊于上述第二封裝層上，且 電性連接導(dǎo)線層；以及沿上述預(yù)定切割道，分離第一封裝層。
在上述電子元件封裝體的制作方法中，由于，上述圖案開(kāi)口可同時(shí)隔離 光電元件及提供檢測(cè)光電元件的開(kāi)口 ，因而不需要額外的隔離或制作開(kāi)口的 步驟，因此，可縮短及簡(jiǎn)化制作流程。


圖1顯示一種已知的影像感測(cè)元件封裝體的剖面圖2-11顯示根據(jù)本發(fā)明實(shí)施例的制作影像感測(cè)元件封裝體的示意圖；以
及圖12顯示根據(jù)本發(fā)明實(shí)施例的制作影像感測(cè)元件封裝體的流程圖主要元件符號(hào)說(shuō)明
1 影像感測(cè)元件封裝體； 2 基底； 6 接合墊； 9 承載板； 12~焊球；
101 隔離的第一基底； 101a 支撐塊； 104 接合墊； 108 非感光元件區(qū)； 112 第二基底； 114a 第一開(kāi)口； 114c 溝槽； 118~微透鏡； 122 間隔層； 126 凹口； 130 下封裝層； 134~通道凹口 ； 138 保護(hù)層；
150~影像感測(cè)元件封裝體
4 感光元件； 8~蓋板； 10 導(dǎo)電層； 100 第一基底；
102 感光元件； 106 感光元件區(qū)； 110 保護(hù)層； 114 圖案開(kāi)口； 114b 第二開(kāi)口; 116 彩色濾光片； 120 上封裝層； 124~接合層 128 絕緣層； 132 絕緣層； 136 導(dǎo)線層 140 導(dǎo)電凸塊；
具體實(shí)施例方式
接下來(lái)，通過(guò)實(shí)施例配合附圖，以詳細(xì)說(shuō)明本發(fā)明的概念及具體實(shí)施的 方式。在附圖或描述中，相似或相同部份的元件使用相同的符號(hào)。此外，在 附圖中，實(shí)施例的元件的形狀或厚度可擴(kuò)大，以簡(jiǎn)化或是方便標(biāo)示?？梢粤?解的是，未繪示或描述的元件可以是具有各種本領(lǐng)域技術(shù)人員所知的形式。
本發(fā)明以制作影Y象感測(cè)元件封裝體(image sensor package),例如是背后 感光式(back side illumination; BSI)的感測(cè)元件的實(shí)施例作為說(shuō)明。然而，可 以了解的是，在本發(fā)明的封裝體實(shí)施例中，其可應(yīng)用于各種包含有源元件或 無(wú)源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analogcircuits)等集成電^各的電子元件(electronic components),例如是有關(guān)于光電元 件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System; MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理 量變化來(lái)測(cè)量的物理傳感器(Physical Sensor)。特別是可選擇使用晶片級(jí)封裝 (wafer scale package; WSP)工藝對(duì)影像感測(cè)元件、發(fā)光二極管(light-emitting diodes; LEDs)、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、加速計(jì) (accelerators)、 陀蟲累4義(gyroscopes)、 孩i至丈動(dòng)器(micro actuators)、 表面聲〉皮元 件(surface acoustic wave devices)、 壓力傳感器(process sensors)或噴墨頭(ink printer heads)等半導(dǎo)體芯片進(jìn)行封裝。
其中上述晶片級(jí)封裝工藝主要指在晶片階段完成封裝步驟后，再予以切 割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體芯片 重新分布在承載晶片上，再進(jìn)行封裝工藝，亦可稱之為晶片級(jí)封裝工藝。另 外，上述晶片級(jí)封裝工藝亦適用于通過(guò)堆疊(stack)方式安排具有集成電路的 多片晶片，以形成多層集成電路(multi-layer integrated circuit devices)的電子 元件封裝體。
圖2-11顯示根據(jù)本發(fā)明一實(shí)施例的制作影像感測(cè)元件封裝體的示意圖。 圖12顯示根據(jù)本發(fā)明實(shí)施例制作影像感測(cè)元件封裝體的流程圖。
如圖2所示，提供晶片(wafer)或稱晶片基板(wafer substrate),其包含上 方形成有感光元件(photosensitive devices)102的第一基底100,且在此第一基 底100上方形成有多個(gè)接合墊(bonding pads)104。其中上述感光元件102電 性連接上述接合墊104,由此傳遞信號(hào)至終端接觸墊(terminal contacts)(未顯 示)。接著，形成保護(hù)層(passivation layer)110于上述第一基底100上，且覆 蓋接合墊104及感光元件102。
在圖2中，上述第一基底100可劃分為多個(gè)感光元件區(qū)(photosensitive regions) 106及非感光元件區(qū)(non-photo- sensitive regions)108。 上述感光元件 區(qū)106指形成有上述感光元件102的區(qū)域，而非感光元件區(qū)108指未形成感 光元件102的區(qū)域(或兩感光元件區(qū)之間的位置)，且此非感光元件區(qū)108也 可稱為預(yù)定切割道(predetermined scribe line),用以定義后續(xù)欲切割出單個(gè)獨(dú) 立的管芯的位置。此外，上述非感光元件區(qū)108圍繞感光元件區(qū)106。另夕卜， 上述感光元件區(qū)106也可稱作管芯區(qū)。
在實(shí)施例中，上述第一基底100可以是硅或其它適合的半導(dǎo)體基材。上述感光元件102可以是互補(bǔ)式金屬氧化物半導(dǎo)體元件(CMOS)或電荷耦合元 件(charge-couple device; CCD),用以感測(cè)或獲取影像或圖像。此外，上述接 合墊104也可以稱為延伸接合墊(extensionpad)或?qū)щ妷|(conductivepad)，且 優(yōu)選可以銅(copper; Cu)、鋁(aluminum; Al)或其它合適的金屬材料。
如圖3所示，提供例如硅或其它適合的半導(dǎo)體基材的第二基底112，接 著，將上述第一基底100翻轉(zhuǎn)，且接合至第二基底112的表面上，使得感光 元件102可介于第一基底100和第二基底112之間。之后，通過(guò)例如是蝕刻 (etching)、銑肖'J(milling)、磨削(grinding)或研磨(polishing)的方式，從第一基 底100的背面，薄化第一基底100至適當(dāng)?shù)暮穸?，使得上述感光元?02可 感應(yīng)經(jīng)由第一基底IOO背面入射的光。也就是說(shuō)，上述第一基底100被薄化 至可允許足夠的光通過(guò)的厚度，^使得發(fā)光元件102可感應(yīng)此入射的光，進(jìn)而 產(chǎn)生信號(hào)。據(jù)此，上述研磨后的第一基底100的厚度只要能允許足夠的光通 過(guò)，且使得感光元件102產(chǎn)生信號(hào)即可，在此并不加以限定。
上述第一基底100的正面，指形成接合墊104或感光元件102的表面， 可稱為背光面(light back surface),而其相對(duì)的表面(第一基底100的背面)， 亦可稱為受光面(light incident surface)。值得一提的是，在另一例如是發(fā)光二 極管的光電元件的實(shí)施例中，上述第一基底100的背面也可稱作出光面 (light-emitting surface)。
圖4顯示在進(jìn)行圖案化步驟后，第一基底100的局部俯視圖。如圖4所 示，在完成薄化步驟后，通過(guò)光刻/蝕刻(photolithography/etching)工藝，圖案 化第一基底100,以形成圖案開(kāi)口 (patterned opening" 14于第一基底100之 中，以暴露部分上述接合墊104。且，同時(shí)通過(guò)此圖案開(kāi)口 114可隔離在上 述感光元件區(qū)106內(nèi)的第一基底100及在非感光元件區(qū)108內(nèi)的第一基底 100,后續(xù)稱為隔離的第一基底101。此外，在此圖案化步驟后，第一基底 100或晶片會(huì)被隔離出多顆半導(dǎo)體芯片(chip)。
在圖4中，上述圖案開(kāi)口 114可以包含第一開(kāi)口 114a、第二開(kāi)口 114b 及連通第一開(kāi)口 114a及第二開(kāi)口 114b的溝槽114c。上述第一開(kāi)口 114a大 體上暴露部分的接合墊104,以^是供檢測(cè)感光元件區(qū)106內(nèi)的感光元件102 的開(kāi)口。上述第二開(kāi)口 114b大體上對(duì)應(yīng)于上述第一開(kāi)口 114a設(shè)置，且第二 開(kāi)口 114b具有一長(zhǎng)度，其大體上與第一開(kāi)口 114a的長(zhǎng)度相同。而，上述溝 槽114c位于感光元件區(qū)106及非感光元件區(qū)108或稱預(yù)定切割道之間，用以隔離感光元件區(qū)106內(nèi)的第一基底IOO及非感光元件區(qū)108內(nèi)的第一基底 101?？梢粤私獾氖牵鲜鰣D案開(kāi)口 114可以是任何形狀的設(shè)計(jì)，只要能夠 同時(shí)暴露接合墊，及隔離形成元件區(qū)即可，因此，上述圖案開(kāi)口的設(shè)計(jì)及圖 4所示并不用來(lái)限制本發(fā)明。
圖5顯示如圖4所示的影像感測(cè)元件封裝體沿著A-A，切線的剖面圖。 如圖5所示，形成圖案開(kāi)口 114于第一基底IOO之中，以暴露部分接合墊104。 此外，通過(guò)上述圖案開(kāi)口 114可將第一基底100與第一基底101彼此隔離。 由于，圖案開(kāi)口 114可同時(shí)暴露接合墊104及隔離感光元件區(qū)106，因此， 可不需進(jìn)行額外的隔離或形成供一企測(cè)開(kāi)口的步驟。
如圖6所示，形成彩色濾光片116于第一基底100的背面上，且對(duì)應(yīng)上 述感光元件102。接著，設(shè)置微透鏡(micro-lens)118于上述彩色濾光片116 上。在實(shí)施例中，上述微透鏡118優(yōu)選可以是酚醛樹(shù)脂(phenolic resin)、三聚 氰胺(melamine resin)、環(huán)氧樹(shù)脂(epoxy)或其它合適的材料。
如圖7所示，設(shè)置上封裝層(upper packaging layer)120或稱為蓋板 (covering plate)于第一基底100的背面上。在一實(shí)施例中，首先，提供上述 上封裝層120，接著，在此上封裝層120上形成間隔層(spacer)122。之后， 形成接合層(bonding layer)124于間隔層122上，且將上封裝層120接合至第 一基底100，以覆蓋此第一基底100的背面。上述上封裝層120可以是例如 玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它任何可供光線進(jìn)出的透明基 板。值得一提的是，也可以選擇性地形成濾光片(filter)及/或抗反射層 (anti-reflective layer)于上去于裝層上。
上述間隔層122可以是環(huán)氧樹(shù)脂(epoxy)、防焊層(solder mask)或其它適 合的絕緣物質(zhì)，例如無(wú)機(jī)材料的氧化硅層、氮化硅層、氮氧化硅層、金屬氧 化物或其組合，或者是有機(jī)高分材料的聚酰亞胺樹(shù)脂(polyimide;PI)、苯環(huán)丁 烯(butylcyclobutene; BCB)、 聚對(duì)二曱苯(parylene)、 萘聚合物 (polynaphthalenes)、 氣碳4匕^7(fluorocarbons)、 丙歸酉臾酉旨(accrylates)等，且jt匕 間隔層122可以是利用涂布方式，例如旋轉(zhuǎn)涂布(spin coating)、噴涂(spmy coating)或淋幕涂布(curtain coating)，或者是其它適合的沉積方式，例如液相 沉積(liquid phase deposition)、物理氣相沉積(physical vapor deposition; PVD)、 化學(xué)氣相沉積(chemical vapor deposition; CVD)、低壓化學(xué)氣相沉積(low pressure chemical vapor deposition; LPCVD)、等離子體增強(qiáng)式化學(xué)氣相沉積(plasma enhanced chemical vapor deposition; PECVD)、 快速熱化學(xué)氣相沉積 (rapid thermal-CVD; RTCVD)或常壓化學(xué)氣相沉積(atmospheric pressure chemical vapor deposition; APCVD)的方式形成，以隔絕環(huán)境污染或避免水氣 侵入。
而，上述接合層124可以是包含高分子膜或者是一種或多種粘著劑，例 如環(huán)氧化樹(shù)脂或聚氨基甲酸酯(polyurenthane),且用以將上封裝層120及間 隔層122接合至第一基底100。另外，值得注意的是，雖然在附圖中并未繪 示，上述彩色濾光片116、接合層124或間隔層122可填入上述圖案開(kāi)口 114 中，以作為隔離第 一基底100與第 一基底101的絕緣層(insulator)。
如圖8所示，在完成上述步驟后，通過(guò)光刻/蝕刻工藝，在沿著各感光元 件區(qū)(或稱管芯區(qū))間的預(yù)定切割道的位置，形成凹口(notch) 126于第二基底 112之中，以分離此第二基底112，且形成多個(gè)對(duì)應(yīng)感光元件區(qū)的承載板。 接著，形成絕緣層(insulating layer)128，以包覆第二基底112的側(cè)面及其背 面，且設(shè)置下封裝層(lowerpackaginglayer)130于第二基底112的背面上，以 覆蓋第二基底112及絕緣層128。
在一實(shí)施例中，上述絕緣層128可以是環(huán)氧樹(shù)脂、防焊層或其它適合的 絕緣物質(zhì)，例如無(wú)機(jī)材料的氧化硅層、氮化硅層、氮氧化硅層、金屬氧化物 或其組合，或者是有機(jī)高分材料的聚酰亞胺樹(shù)脂、苯環(huán)丁烯、聚對(duì)二曱苯、 萘聚合物、氟碳化物、丙烯酸酯等，且此間隔層122可以是利用涂布方式， 例如旋轉(zhuǎn)涂布、噴涂或淋幕涂布，或者是其它適合的沉積方式，例如液相沉 積、物理氣相沉積、化學(xué)氣相沉積、低壓化學(xué)氣相沉積、等離子體增強(qiáng)式化 學(xué)氣相沉積、快速熱化學(xué)氣相沉積或常壓化學(xué)氣相沉積的方式形成，以隔離 第二基底112與后續(xù)形成的導(dǎo)線層。
上述下封裝層130可用來(lái)承載第一基底100及第二基底112，且此下封 裝層130可以是具有高導(dǎo)熱能力的基板，例如硅基板或金屬基板，但并不以 此為限。
如圖9所示，在設(shè)置上述下封裝層130后，選擇性地形成絕緣層132于 此下封裝層130上。之后，進(jìn)行刻痕步驟，以形成通道凹口(channel notch) 134 及支撐塊(supportingbrick)101a。在實(shí)施例中，通過(guò)例如是刻痕裝置(notching 叫uipment)，沿著預(yù)定切割道的位置，進(jìn)行刻痕步驟，以形成通道凹口 134， 并暴露出上封裝層120的表面。由于，在切割道的位置會(huì)有隔離的第一基底101(如圖8所示)，當(dāng)進(jìn)行刻痕步驟時(shí)，第一基底101會(huì)被切割，使得部分的 第一基底101會(huì)被移除，且余留部分的第一基底101,即上述支撐塊lOla。 值得注意的是，由于在切割走道會(huì)有第一基底101，當(dāng)進(jìn)行刻痕步驟時(shí)， 可增加封裝體的結(jié)構(gòu)強(qiáng)度，進(jìn)而避免此刻痕步驟所引起的損傷，例如元件的 龜裂等。此外，上述支撐塊101a的材料并不以硅為限，其材料可以是與第 一基底100的材料相似。
的背面上，且沿著通道凹口 134，延伸至接合墊104及支撐塊101a的側(cè)面， 以電性連接接合墊104。在一實(shí)施例中，通過(guò)例如是電鍍(electroplating)或賊 鍍(sputtering)的方式，順應(yīng)性地沉積例如銅、鋁、4艮(silver; Ag)、鎳(nickel; Ni) 或其合金的導(dǎo)電材料層于下封裝層130上，且此導(dǎo)電材料層還延伸于下封裝 層130、絕緣層128、接合墊104及支撐塊101a的側(cè)面上，至通道凹口 134 的底部，以電性連接接合墊104。之后，通過(guò)例如是光刻/蝕刻工藝 (photolithography/etching),圖案化上述導(dǎo)電材料層，以形成導(dǎo)線層136。
值得一提的是，通過(guò)上述圖案化導(dǎo)電材料層的步驟，可重新分布后續(xù)形 成的導(dǎo)電凸塊的位置，例如可將導(dǎo)電凸塊從下封裝層的周邊區(qū)域擴(kuò)展到整個(gè) 下封裝層的背面，故此導(dǎo)線層136亦可稱為重布線路層(redistributionlayer)。 此外，在另一實(shí)施例中，上述導(dǎo)線層136可以是4參雜多晶硅(doped polysilicon)、單晶硅或?qū)щ姴Ａ拥炔牧?，或者是鈥、鉬、鉻或鈦鎢的退火 金屬材料的沉積層。
再者，上述支撐塊101a通過(guò)填充有絕緣層的圖案開(kāi)口 114以與第一基 底100隔離，因此，形成于支撐塊101a側(cè)面上的導(dǎo)線層136并不會(huì)影響感 光元件。
在圖10中，接著，涂布例如防焊材料(soldermask)的保護(hù)層138于導(dǎo)線 層136上，且形成導(dǎo)電凸塊(conductive bump) 140于下封裝層130上，且電 性連接導(dǎo)線層136。在一實(shí)施例中，在形成上述保護(hù)層138后，圖案化此保 護(hù)層138,以形成暴露部分導(dǎo)線層136的開(kāi)口，接著，通過(guò)電鍍或網(wǎng)版印刷 (screen printing)的方式，將焊料(solder)填入于上述開(kāi)口中，且進(jìn)行回焊 (re-flow)工藝，以形成例如是焊球(solder ball)或焊墊(solder paste)的導(dǎo)電凸塊 140。在完成上述步驟后，接著，利用切割刀，沿預(yù)定切割道分離上封裝層 120，以切割出影像感測(cè)元件封裝體150，如圖11所示。圖11顯示根據(jù)本發(fā)明實(shí)施例的影像感測(cè)元件封裝體150的剖面圖。在
圖11中，半導(dǎo)體芯片，其具有第一基底IOO、與此第一基底100間隔一既定 距離的支撐塊101a,以及接合墊104,具有一表面，其橫跨于第一基底IOO 及支撐塊101a上。又如圖ll所示，上述第一基底IOO具有第一表面及相對(duì) 的第二表面，且感光元件102制作于第一基底100的第一表面。第二基底112 接合至第一基底100的第一表面，以及上封裝層120及下封裝層130分別覆 蓋第一基底IOO的第二表面及第二基底112。請(qǐng)參閱圖ll所示，導(dǎo)線層136 形成于下封裝層130的背面上，且延伸至上述接合墊104及支撐墊101a的 側(cè)面上，以電性連接接合墊104，以及導(dǎo)電凸塊140設(shè)置于下封裝層130的 背面上，并電性連接此導(dǎo)線層136。
在一實(shí)施例中，上述第一基底100的第二表面可作為受光面，而形成有 感光元件102的第一表面可作為背光面。外界的光可穿過(guò)受光面而至上述感 光元件102，使得感光元件102可感應(yīng)此穿過(guò)第一基底100的光，并產(chǎn)生信
值得注意的是，上述支撐塊與第一基底呈共平面，且絕緣層形成于支撐 塊與第一基底之間，以隔離支撐塊與第一基底，并且上述接合墊會(huì)橫跨于此 絕緣層上。因此，形成于支撐塊側(cè)面上的導(dǎo)線層并不會(huì)影響感光元件。此外， 由于，支撐塊設(shè)置于接合墊上(T接觸的位置)，因此，可增加導(dǎo)線層與接合 墊間的結(jié)構(gòu)強(qiáng)度(或T接觸的結(jié)構(gòu)強(qiáng)度)，進(jìn)而增強(qiáng)影像感測(cè)元件封裝體的整 體結(jié)構(gòu)強(qiáng)度。
圖12顯示根據(jù)本發(fā)明一實(shí)施例的制作影像感測(cè)元件封裝體的流程圖。 如圖12所示，首先，提供晶片，其包含具有多個(gè)感光元件區(qū)的第一基底， 且多個(gè)接合墊形成于此第一基底上，如步驟S5。接著，將此第一基底接合 至第二基底，如步驟SIO。之后，薄化上述第一基底，如步驟S15。待薄化 后，形成圖案開(kāi)口于上述第一基底之中，以從第一基底隔離出支撐塊，并暴 露部分接合墊，如步驟S20。接著，依序形成彩色濾光片及微透鏡于上述第 一基底的背面上，如步驟S25。之后，設(shè)置上封裝層于第一基底之上方，且 形成凹口于第二基底之中，以分離第二基底，如步驟S30及S35。然后，設(shè) 置下封裝層于上述第二基底的背面上，如步驟S35所示。
在完成上述步驟，進(jìn)行刻痕步驟，形成通道凹口，以暴露上封裝層的表 面，如步驟S45。之后，形成導(dǎo)線層于上述下封裝層的背面上，且沿著上述通道凹口，延伸至上述支撐塊與接合墊的側(cè)面，并電性連接接合墊，如步驟
S50。接著，設(shè)置導(dǎo)電凸塊于下封裝層的背面上，且電性連接上述導(dǎo)線層， 如步驟S55。然后，進(jìn)行切割步驟，如步驟S60，以完成影像感測(cè)元件封裝 體的制作。
由于，上述圖案開(kāi)口可同時(shí)達(dá)到暴露接合墊，用以提供檢測(cè)感光元件， 以及隔離形成感光元件區(qū)域的第一基底的目的，因此，可縮短及簡(jiǎn)化制作流程。
雖然本發(fā)明已以優(yōu)選實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作此許的更動(dòng)與潤(rùn)飾，因 此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種電子元件封裝體，包含半導(dǎo)體芯片，具有基底；支撐塊，與該基底間隔一既定距離；以及接合墊，具有一表面，其橫跨于該基底與該支撐塊上。
2. 如權(quán)利要求1所述的電子元件封裝體，其中該支撐塊與該基底共平面。
3. 如權(quán)利要求1所述的電子元件封裝體，還包含絕緣層，位于該支撐塊 與該基底之間，以隔離該基底與該支撐塊，且該接合墊橫跨于該絕緣層上。
4. 如權(quán)利要求1所述的電子元件封裝體，其中該支撐塊與該基底由相同 材料構(gòu)成。
5. 如權(quán)利要求4所述的電子元件封裝體，其中該支撐塊由硅材料構(gòu)成。
6. 如權(quán)利要求1所述的電子元件封裝體，還包含導(dǎo)線層，與該支撐塊及 該"l妻合墊的側(cè)面4妄觸。
7. 如權(quán)利要求1所述的電子元件封裝體，還包含封裝層，覆蓋該半導(dǎo)體 芯片及該支撐塊。
8. 如權(quán)利要求7所述的電子元件封裝體，其中該封裝層與該半導(dǎo)體芯片 及該支撐塊之間還包含間隔層。
9. 如權(quán)利要求1所述的電子元件封裝體，其為背光式影像感測(cè)元件封裝 體，包含以該半導(dǎo)體芯片的基底作為第一基底，其具有受光面及背光面，且該背 光面包含感光元件區(qū)；第二基底，接合至該第一基底的背光面； 第一封裝層，覆蓋該第一基底的受光面； 第二封裝層，覆蓋該第二基底；導(dǎo)線層，形成于該第二封裝層上，且延伸至該接合墊及該支撐塊的側(cè)面 上，以電性連接該接合墊；以及導(dǎo)電凸塊，設(shè)置于該第二封裝層上，且電性連接該導(dǎo)線層。
10. —種電子元件封裝體的制作方法，包括提供晶片，具有包含多個(gè)管芯區(qū)的基底，以承載或形成多顆半導(dǎo)體芯片， 且多個(gè)接合墊形成于該基底上；以及對(duì)該基底實(shí)施晶片級(jí)封裝工藝，其包含圖案化該基底以于每個(gè)管芯區(qū)隔離出支撐塊，以使該支撐塊與該基底間 隔一既定距離，且暴露該接合墊。
11. 如權(quán)利要求IO所述的電子元件封裝體的制作方法，其中該基底包含第一表面及相對(duì)的第二表面，這些接合墊形成于該基底的第一表面上，且該 基底的第二表面被圖案化以隔離出該支撐塊，并形成圖案化開(kāi)口以暴露出該 接合墊。
12. 如權(quán)利要求11所述的電子元件封裝體的制作方法，其中這些半導(dǎo)體 芯片包含光電元件，且該晶片級(jí)封裝還包含以該基底為第一基底，且以該第一表面為背光面，及該相對(duì)的第二表面 為出光面或受光面；設(shè)置第一封裝層，以覆蓋該第一基底的出光面或受光面； 接合該第一基底的背面至第二基底上；以及沿著兩管芯區(qū)間的預(yù)定切割道的位置，分離該第二基底，以形成多個(gè)對(duì) 應(yīng)管芯區(qū)的承載板。
13. 如權(quán)利要求12所述的電子元件封裝體的制作方法，其中該晶片級(jí)封 裝工藝還包含形成絕緣層，以至少包覆這些承載板的側(cè)面； 設(shè)置第二封裝層，以覆蓋該第二基底及該絕緣層； 于兩管芯區(qū)間的該預(yù)定切割道的位置形成通道凹口 ； 形成導(dǎo)線層于該第二封裝層上，且沿著該通道凹口延伸至該接合墊與該 支撐塊的側(cè)面上，以電性連托該接合墊；設(shè)置導(dǎo)電凸塊于該第二封裝層上，且電性連接該導(dǎo)線層；以及 沿該預(yù)定切割道分離該第 一封裝層。
全文摘要
本發(fā)明提供一種電子元件封裝體及其制作方法。此電子元件封裝體包含具有基底的半導(dǎo)體芯片、與基底間隔一既定距離的支撐塊、以及接合墊，該接合墊具有一表面，橫跨于基底與支撐塊上。
文檔編號(hào)H01L23/48GK101587903SQ20081010913
公開(kāi)日2009年11月25日 申請(qǐng)日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者林佳升, 賴志隆, 黃郁庭 申請(qǐng)人:精材科技股份有限公司