專利名稱：芯片封裝載板及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種芯片封裝載板，特別是一種其利用盲孔借以導通芯片的電路 與外部的電路的芯片封裝載板。
背景技術(shù)：
芯片封裝結(jié)構(gòu)是將芯片封裝于一芯片封裝載板上以保護芯片?；迳显O(shè)置內(nèi)跡 線(internal trace)以及外跡線(external trace)連接外部電路，彼此借助通孔 (through hole)導通。內(nèi)跡線與外跡線分別設(shè)置內(nèi)導電焊墊及外導電焊墊作為芯片 與外部電路的連接點。接著，利用綠漆層(solder mask)覆蓋內(nèi)跡線、外跡線以及 通孔以免于受損害。最后，利用導電元件(conductivecomponent)導通芯片與內(nèi)導 電焊墊(internal bonding pad)并以塑封材料封裝于載板上。
因水氣易于滲入綠漆層與跡線間，因而損害內(nèi)跡線、通孔與外跡線的導通，降 低芯片封裝結(jié)構(gòu)的可靠性。另外，芯片封裝載板的層數(shù)過多，不易于降低芯片封裝 結(jié)構(gòu)的厚度，不利于薄型化的要求。更有甚者，通孔與內(nèi)跡線、外跡線或?qū)щ姾笁| 的位置需錯開，增加電路板的面積，不利微型化的要求。
因此，可靠性高、易于薄型化及微型化的通孔設(shè)計為芯片封裝載板重要課題。

發(fā)明內(nèi)容
本發(fā)明的一目的為提供可靠性高、易于薄型化及易于微型化的芯片封裝載板。 利用盲孔(blind hole)導通內(nèi)跡線及外跡線，利用內(nèi)導電焊墊與外導電焊墊分別覆 蓋內(nèi)跡線與外跡線，以及利用盲孔內(nèi)設(shè)置導電材料直接導通外跡線與外跡線而具有 上述的優(yōu)點。
本發(fā)明的另一 目的是提供具有盲孔的芯片封裝載板的制作方法，其具有簡化工 藝的優(yōu)點。此方法先于基板的第二表面形成金屬層，接著于基板形成盲孔，此盲孔 不貫穿金屬層，處理金屬層以形成外跡線，其中外跡線的位置應(yīng)覆蓋盲孔，再利用 外導電焊墊覆蓋外跡線及完成載板，因此具有上述的優(yōu)點。芯片設(shè)置于第一表面時，可利用導通元件通過盲孔導通外跡線，再用塑封材料 封裝即可?；蛘?，于第一表面先形成內(nèi)跡線，內(nèi)導電焊墊覆蓋內(nèi)跡線，再利用導通 元件連接芯片與內(nèi)導電焊墊，再用塑封材料封裝。
芯片設(shè)置于第二表面時，利用導通元件連接芯片與外導電焊墊，再用塑封材料 封裝即可。


圖la-圖lc所示為本發(fā)明不同實施例的芯片封裝結(jié)構(gòu)示意圖。 圖2a-圖2c所示為本發(fā)明不同實施例的芯片封裝結(jié)構(gòu)示意圖。 圖3a-圖3d所示為本發(fā)明一實施例的芯片封裝載板制作方法的過程中不同階 段的剖視圖。
圖4a-圖4e所示為本發(fā)明一實施例的芯片封裝載板制作方法的過程中不同階 段的剖視圖。
具體實施例方式
以下說明利用不同實施例并結(jié)合附圖，說明本發(fā)明的技術(shù)特征，以明確地揭露 本發(fā)明的技術(shù)思想。
請參考圖la-圖lc，其為利用本發(fā)明一實施例的芯片封裝載板的封裝結(jié)構(gòu)。 如圖la所示的實施例，其利用盲孔(blind hole)410內(nèi)設(shè)置導電材料的設(shè)計 導通內(nèi)跡線110u與外跡線110d。盲孔410貫穿基板100及基板第一表面的內(nèi)跡線 110u，但止于基板第二表面的外跡線110d以形成盲孔410。外導電焊墊320d覆蓋 外跡線110d，內(nèi)導電焊墊320u設(shè)置于內(nèi)跡線110u上。芯片200設(shè)置于第一表面， 于二內(nèi)跡線110u間，芯片200借助導電元件，如金屬導線310連接于內(nèi)導電焊墊 320u。塑封材料500封裝芯片200、導電元件310、內(nèi)導電焊墊320u與內(nèi)跡線110u 而完成封裝。
圖lb的實施例與圖la的實施例的差異在于芯片200與基板100間設(shè)置一芯片 基座210。圖lc的實施例與圖la的實施例的差異在于利用導電球311作為導電元 件。
圖2a-圖2c的實施例是無內(nèi)跡線的設(shè)計，其將內(nèi)導電焊墊320u直接設(shè)置于盲 孔410內(nèi)，于外跡線110d上，利用金屬導線310導通如圖2a，增設(shè)芯片基座210 如圖2b以及利用導電球(conductive ball) 311作為導電元件如圖2c,可進一步縮減芯片封裝結(jié)構(gòu)的厚度。
更進一步地，將芯片設(shè)置于第二表面，利用導電元件連接芯片與外導電焊墊亦可。
基板的材質(zhì)并不限制，可依據(jù)實際的需求而采用不同材質(zhì)，如銅箔基板(c叩per clad laminate)、絕緣基板(insulation substrate)、玻璃纖維基板(glass fiber substrate)、玻璃纖維預(yù)浸布(glass fiber pr印reg)或高分子材料基板(polymeric substrate)等。盲孔內(nèi)的導電物質(zhì)，如鍍金屬層、填滿金屬物質(zhì)或填充導電膠等， 一般常用的金屬是用銅金屬。內(nèi)、外跡線的材質(zhì)亦為一種導電物質(zhì)，如金屬材質(zhì)、 銅金屬等。內(nèi)、外導電焊墊需為良導體但不易受侵蝕的材質(zhì)， 一般采用金、鎳、鈀、 錫、鉛、銀或其合金，外跡線因被外導電焊墊覆蓋故可省去綠漆層的設(shè)計。導電元 件常用一金屬導線(metallic bonding wire)或?qū)щ娗虻?，用以電性連接芯片與導 電焊墊。
接著利用圖3a-圖3d說明圖2a-圖2c所示實施例的封裝載板的制作方法。 如圖3a，設(shè)置金屬層120d在基板100的第二表面。下一步，如圖3b，形成盲 孔400，其由第一表面貫穿基板100但不穿透金屬層120d。接著，如圖3c，處理 金屬層120d以形成外跡線110d，外跡線110d需覆蓋盲孔400。最后，如圖3d， 形成內(nèi)導電焊墊于盲孔內(nèi)的外跡線110d上以及形成外導電焊墊于第二表面的外跡 線110d上，外導電焊墊320d覆蓋外跡線110d。
接著利用圖4a-圖4e說明圖la-圖lc所示實施例的封裝載板的制作方法。 如圖4a，基板100的第一表面及第二表面分別形成第一金屬層120u及第二金 屬層120d。接著，如圖4b，形成盲孔400，其由第一金屬層120u貫穿基板但不穿 透第二金屬層120d。接著，如圖4c，填滿導電材料410于盲孔400內(nèi)。下一步如 圖4d，處理第一金屬層120u與第二金屬層120d以形成內(nèi)跡線110u與外跡線110d。 最后，如圖4e所示，設(shè)置內(nèi)導電焊墊320u于內(nèi)跡線110u上以及設(shè)置外導電焊墊 320d于外跡線110d上。
設(shè)置導電物質(zhì)于盲孔內(nèi)的方法可為電鍍法、濺鍍法、蒸鍍法或無電解電鍍法。 形成盲孔的方法可為等離子體法、深度控制法、影像移轉(zhuǎn)法或是激光鉆孔。
以上所述的實施例僅是說明本發(fā)明的技術(shù)思想及特點，其目的在使熟項此項 技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，當不能以其限定本發(fā)明的專利范 圍，即凡是根據(jù)本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的 專利范圍內(nèi)。
權(quán)利要求
1.一種芯片封裝載板，包含一基板，具有至少一盲孔貫穿該基板；至少一外跡線，設(shè)置于該基板之第二表面，其中任一該外跡線覆蓋該盲孔；及一外導電焊墊設(shè)置于任一該外跡線的表面。
2. 根據(jù)權(quán)利要求1所述的芯片封裝載板，其特征在于任一該外跡線的材質(zhì)是金 屬材質(zhì)。
3. 根據(jù)權(quán)利要求2所述的芯片封裝載板，其特征在于該金屬材質(zhì)是銅金屬。
4. 根據(jù)權(quán)利要求1所述的芯片封裝載板，其特征在于該基板是一銅箔基板、一 絕緣材質(zhì)基板、 一玻璃纖維基板、 一玻璃纖維預(yù)浸布或一高分子材料基板。
5. 根據(jù)權(quán)利要求1所述的芯片封裝載板的結(jié)構(gòu)，其特征在于任一該外導電焊墊 是金、鎳、鈀、錫、鉛、銀或其組合。
6. 根據(jù)權(quán)利要求1所述的芯片封裝載板，其特征在于該外導電焊墊包覆對應(yīng)的 該外跡線。
7. 根據(jù)權(quán)利要求1所述的芯片封裝載板，其特征在于還包含一內(nèi)導電焊墊，其 設(shè)置于任一該盲孔內(nèi)的該外跡線上。
8. 根據(jù)權(quán)利要求7所述的芯片封裝載板，其特征在于任一該內(nèi)導電焊墊是金、 鎳、鈀、錫、鉛、銀或其組合。
9. 根據(jù)權(quán)利要求7所述的芯片封裝載板，其特征在于該第一表面設(shè)置一芯片， 借助一導電元件連接該內(nèi)導電焊墊。
10. 根據(jù)權(quán)利要求9所述的芯片封裝載板，其特征在于還包含一芯片承載座， 其設(shè)置于該芯片與該第一表面之間。
11. 根據(jù)權(quán)利要求9所述的芯片封裝載板，其特征在于還包含一種塑封材料， 該塑封材料覆蓋該芯片及該導電元件。
12. 根據(jù)權(quán)利要求9所述的芯片封裝載板，其特征在于該導電元件為金屬導線 或?qū)щ娗颉?br> 13. 根據(jù)權(quán)利要求1所述的芯片封裝載板，其特征在于還包含至少一內(nèi)跡線及 一導電材料，其中任一該內(nèi)跡線設(shè)置于該第一表面，且具有一開口且該開口設(shè)置于 該盲孔之上，該導電材料設(shè)置于任一該盲孔內(nèi)。
14. 根據(jù)權(quán)利要求13所述的芯片封裝載板，其特征在于任一該內(nèi)跡線是一金屬 材質(zhì)。
15. 根據(jù)權(quán)利要求13所述的芯片封裝載板，其特征在于該導電材料是金屬材質(zhì)或?qū)щ娔z。
16. 根據(jù)權(quán)利要求13所述的芯片封裝載板，其特征在于還包含一內(nèi)導電焊墊，其設(shè)置于該內(nèi)跡線的表面。
17. 根據(jù)權(quán)利要求16所述的芯片封裝載板，其特征在于該內(nèi)導電焊墊是金、鎳、 鈀、錫、鉛、銀或其組合。
18. 根據(jù)權(quán)利要求13所述的芯片封裝載板，其特征在于該第一表面設(shè)置一芯 片，借助一導電元件連接該內(nèi)導電焊墊。
19. 根據(jù)權(quán)利要求18所述的芯片封裝載板，其特征在于還包含一種塑封材料， 該塑封材料覆蓋該芯片、該導電元件及該內(nèi)導電焊墊。
20. 根據(jù)權(quán)利要求18所述的芯片封裝載板，其特征在于該導電元件為一金屬導線。
21. 根據(jù)權(quán)利要求13所述的芯片封裝載板，其特征在于該第二表面設(shè)置一芯 片，借助一導電元件連接該外導電焊墊。
22. 根據(jù)權(quán)利要求21所述的芯片封裝載板，其特征在于還包含一種塑封材料， 該塑封材料覆蓋該芯片、該導電元件及該外導電焊墊。
23. 根據(jù)權(quán)利要求21所述的芯片封裝載板，其特征在于該導電元件為一金屬導線。
24. —種芯片封裝載板的制作方法，包含以下步驟； 提供一基板；形成一第二金屬層于該基板的第二表面；形成一盲孔，其中該盲孔貫穿該基板但不穿透該第二金屬層；處理該第二金屬層以形成外跡線，其中該外跡線覆蓋該盲孔；以及設(shè)置一外導電焊墊于該外跡線的表面。
25. 根據(jù)權(quán)利要求24所述的芯片封裝載板的制作方法，其特征在于形成該盲孔 的步驟是利用等離子體法、深度控制法、影像轉(zhuǎn)移法或激光鉆孔，并控制該盲孔的 深度避免穿透該第二金屬層。
26. 根據(jù)權(quán)利要求24所述的芯片封裝載板的制作方法，其特征在于還包含設(shè)置 一內(nèi)導電焊墊于該盲孔內(nèi)的該外跡線之上的步驟。
27. 根據(jù)權(quán)利要求24所述的芯片封裝載板的制作方法，其特征在于于形成該盲孔的步驟前后，還包含形成一第一金屬層于該基板的一第一表面的步驟與處理該第 一金屬層以形成一內(nèi)跡線的步驟。
28. 根據(jù)權(quán)利要求27所述的芯片封裝載板的制作方法，其特征在于還包含設(shè)置 一種導電材料于該盲孔內(nèi)的步驟。
29. 根據(jù)權(quán)利要求28所述的芯片封裝載板的制作方法，其特征在于設(shè)置該導電 材料的步驟是以電鍍法、濺鍍法、蒸鍍法或無電解電鍍法設(shè)置一種金屬材質(zhì)或填滿 該金屬材質(zhì)于該盲孔內(nèi)。
30. 根據(jù)權(quán)利要求27所述的芯片封裝載板的制作方法，其特征在于還包含形成 一內(nèi)導電焊墊于該內(nèi)跡線的步驟。
31. 根據(jù)權(quán)利要求27所述的芯片封裝載板的制作方法，其特征在于設(shè)置該導電 材料的步驟是填充導電膠于該盲孔內(nèi)。
全文摘要
一種芯片封裝載板，其利用一盲孔貫穿基板，但不穿透外跡線，接著利用外導電焊墊覆蓋外跡線，芯片設(shè)置于第一表面，直接封裝，因而具有薄型化、微型化及高導電可靠性的優(yōu)點。
文檔編號H01L23/498GK101604676SQ20081010949
公開日2009年12月16日 申請日期2008年6月12日 優(yōu)先權(quán)日2008年6月12日
發(fā)明者渤 孫, 曾仁鋒, 林己智, 王宏仁 申請人:臺灣應(yīng)解股份有限公司