專利名稱：橫向dmos裝置結(jié)構(gòu)及其制造方法
技術(shù)領域：
0002本發(fā)明涉及一種半導體裝置(半導體器件)，更具體地， 涉及一種橫向雙擴散MOSFET (以下，稱作"LDMOS")裝置結(jié)構(gòu) 以及一種制造其的方法。
背景技術(shù)：
0003由于通常4吏用的功率MOS場凌文應晶體管(以下，稱作 "MOSFET")具有比雙極晶體管更高的輸入阻抗，所以它具有大 的功率增益和簡單的驅(qū)動電路。而且，由于功率MOSFET是單極 裝置，所以在裝置關(guān)閉的同時，它不具有由于少數(shù)載流子的積聚和 再結(jié)合導致產(chǎn)生的時間延遲(時延)。
0004因此，功率MOSFET的應用逐漸擴展到開關(guān)型電源、燈 鎮(zhèn)流器以及電才幾驅(qū)動電3各。通常，作為這樣的一種功率MOSFET， 利用平面擴散才支術(shù)的雙擴散MOSFET (DMOSFET)結(jié)構(gòu)凈皮廣泛寸吏 用。于1981年11月10日/>布的SelColak的美國專利第4,300,150 號才皮露了 DMOSFET結(jié)構(gòu)的典型LDMOS晶體管。0005而且，由弗才立德.魯門尼克(Vladimir Rumennik)在"A 1200 BiCMOS Technology and Its Application, ISPSD 1991， Page 322-327，， 中和由4斤蒂芬.羅伯(Stephen P, Robb )在"Recent Advances in Power Integrated Circuits with High Level Integration, ISPSD 1994, Page 343 -348"中凈艮道了將COMS晶體管和雙才及晶體管與LDMOS晶體管集 成在一起的才支術(shù)。
0006由于常規(guī)LDMOS裝置具有簡單的結(jié)構(gòu)，所以它非常適合 應用于VLSI工藝。然而，認為這些LDMOS裝置在特性方面比垂 直DMOS (VDMOS )差，以至于它沒有^皮充分關(guān)注。最近，已經(jīng) 證實，減少表面電場(RESURF) LDMOS裝置有優(yōu)良的導通電阻
(Rsp)。然而，這種裝置的結(jié)構(gòu)4又應用在其源核j妾地的裝置中，而 且非常復雜并且應用困難。
0007參照圖1，示出了常規(guī)LDMOS晶體管裝置10。該裝置主 要包括兩個LDMOS晶體管10a和10b。晶體管裝置10a形成在絕 緣硅片(SOI)襯底上，該絕緣硅片襯底具有硅襯底11、緩沖氧化 層(buffer oxide ) 12和半導體層14。本文中，標號24a和24b指
示的是絕緣層。
0008示出的半導體層14覆蓋珪襯底11。常規(guī)LDMOS裝置包 4舌源區(qū)16a和漏區(qū)18a。
0009N型摻雜源區(qū)16a形成在P型摻雜阱區(qū)20中。阱區(qū)20有 時稱作P型體(P type body )。 P型體20可以穿過半導體層14延伸 到緩沖氧化層12的上表面或僅存在于半導體層14之中。
0010漏區(qū)18a在場絕緣區(qū)23a的另一端的附近。場絕桑彖區(qū)23a 包4舌i者3口熱生長氧^b石圭(thermally grown silicon oxide )的場氧4匕層。00114冊電4及26a形成在半導體層14的表面上。4冊電才及26a 乂人 源區(qū)16a的一部分的上部延伸到場絕纟彖區(qū)23a的上部，并且具有摻 雜雜質(zhì)的多晶硅。柵電極26a通過柵極絕緣層28a與半導體14的 表面相隔離。柵極絕緣層28a可以包含氧化物、氮化物或者它們的 化合物(也就是，堆疊的NO或ONO層)。
0012側(cè)壁區(qū)(未示出)可以形成在4冊電極26a的側(cè)壁上。側(cè)壁 區(qū)通常包含諸如氧化硅的氧化物或諸如氮化硅的氮化物。
0013 J高濃度摻雜體區(qū)(body region) 30也在圖1中示出。該體 區(qū)30包含在P型體中，從而與P型體20具有良好的接觸。體區(qū)30 以比P型體20更高的濃度摻雜。
0014源極/漏極接觸32a和34也包括在晶體管裝置10a中。沖是 供接觸32a和34,以1更通過絕緣層24a將源極/漏極區(qū)16a和18a 電耦接至電路中其他元件。
0015在圖1中，單一的4妻觸34用于晶體管10a和10b的源區(qū) 16a和16b。這樣的一個典型的傳統(tǒng)工藝在WiaT.Ng.等的美國專利 第5,369,045號中4皮露了。
0016圖2是一個示意圖，示出了作為簡單符號的常規(guī)LDMOS 裝置，如晶體管裝置、體二極管(body diode)以及漏極與柵極之 間的寄生電容。本文中，體二極管是通過圖1的P型體20和N型 半導體層14的結(jié)合而形成的二極管。在LDMOS中是固有(本征) 的。
0017這樣的一個LDMOS裝置在斷開狀態(tài)應該可以岸義受漏極和 源極之間的高電壓，并且在導通狀態(tài)它應該快速流過漏極和源極之 間的大的電流。此時，才艮據(jù)在柵極絕緣層28a或P型體和源區(qū)16a和16b的結(jié)合處附近的漏極和源極之間的高壓擊穿裝置發(fā)生。并且 在其中高壓連續(xù)地施加到柵極絕緣層28a的情況下，應力在柵極絕 緣層28a上積聚從而導致柵極絕緣層28a ,皮擊穿。
0018因此，在其中4冊極絕緣層相對較厚地形成以1更改善4冊極絕 緣層28a的擊穿電壓特性的情況下，由于閾值電壓的增大，它成為 起劣化裝置操作特性的要素。
0019而且，在驅(qū)動感應器通過推4免式結(jié)構(gòu)或者具有圖3所示的 有DMOS裝置ml和m2的電橋結(jié)構(gòu)加載的情況下，存在一個體二 極管的正向傳導操作區(qū)如Im2,以及一個體二極管的反向傳導操作 區(qū)如圖2中的Iml。此時，如果體二才及管的電流大，則少凄t載流子 積聚，二極管斷開被延遲，并引起寄生雙極結(jié)型晶體管的操作(運 行)。

發(fā)明內(nèi)容
0020因此，本發(fā)明的一個目的是制造用于功率或高電壓的一種 橫向DMOS裝置，其包括肖特基二極管(Schottke diode )，從而允 許由于高電壓的裝置擊穿可以在肖特基二極管中產(chǎn)生，并在肖特基 二極管而不是在正向傳導操作區(qū) (forward conducting operation region)的體二極管中執(zhí)行流過大量電流的功能，由此提高裝置的 操作速度和穩(wěn)定性。
0021而且，本發(fā)明的另一個目的是通過雙極CMOS DMOS (BCD)工藝來制造一種橫向DMOS裝置，由此集成功率裝置以 及防止通過簡單工藝的寄生雙極晶體管結(jié)合的"t喿作導致的一種現(xiàn)象。0022為了實現(xiàn)上述目的，根據(jù)本發(fā)明的一個方面提供了一種橫 向DMOS裝置的制造方法，其中橫向DMOS具有晶體管區(qū)、肖特 基二才及管區(qū)和場歲文應區(qū)(電場區(qū)，field region )，該制造方法包4舌以 下步驟在第一導電型半導體襯底上形成第二導電型阱；以及在肖 特基二極管區(qū)形成與第二導電型阱接觸的肖特基接觸。
0023為了實現(xiàn)以上目的，才艮據(jù)本發(fā)明的另一方面提供一種橫向 DMOS裝置，其中橫向DMOS裝置具有晶體管區(qū)、肖特基二極管 區(qū)和場效應區(qū)。該橫向DMOS裝置包括形成在第一導電型半導體 襯底上的第二導電型阱；以及在肖特基二極管區(qū)形成的與第二導電 型阱接觸的肖特基接觸。


0024附圖被包括用來提供對本發(fā)明的進一步理解，并結(jié)合于此 而構(gòu)成本申請的 一 部分。本發(fā)明的示例性實施例連同描述都用來解
釋本發(fā)明的原理。在附圖中0025圖l是常規(guī)橫向DMOS裝置的剖視圖。0026圖2是示出了作為簡單符號的常規(guī)橫向DMOS裝置的示意
0027圖3是示出了具有常失見橫向DMOS裝置的推4免式輸出級的 電流通if各的示意0028圖4a到4e是根據(jù)本發(fā)明的一個實施例的具有肖特基二極 管的4黃向DMOS裝置的一種結(jié)構(gòu)的示意圖；以及
0029圖5a到5c是根據(jù)本發(fā)明的一個實施例的制造具有肖特基 二才及管的片黃向DMOS裝置的工藝流^E圖。
具體實施例方式
0030盡管第一導電型和第二導電型在本說明書中分別被描述為 P型和N型，^f旦是該第一導電型和第二導電型可以分別是N型和P型。
0031本發(fā)明的其他目的、特征和優(yōu)點通過參照附圖的實施例的 具體描述將更為明了。
0032在下文中，本發(fā)明的實施例的構(gòu)造(結(jié)構(gòu))和操作將參照 附圖進4亍描述。附圖所示和本i兌明書所述的本發(fā)明的構(gòu)造和才喿作作 為至少一個實施例來描述。本發(fā)明的4支術(shù)構(gòu)思、核心構(gòu)造和才喿作并 不局限于jt匕。
0033圖4a到4d是根據(jù)本發(fā)明的一個實施例的具有肖特基二極 管的LDMOS裝置的結(jié)構(gòu)的示意圖。
0034圖4a是4艮據(jù)本發(fā)明的一個實施例的具有肖特基二極管的 LDMOS裝置的平面圖。在圖4中，示出了 P型硅襯底(或P型外 延層)402、 N型阱形式的N型漂移區(qū)404、 P型體406、 N+型漏^L 410、 N+型源才及412、 P+雜質(zhì)層414、包括"慨電才及和棚4及絕》彖層的棚-極418、 P+型保護環(huán)420、以及接觸422。由于圖4a所示的結(jié)構(gòu)是 疊層結(jié)構(gòu)，所以下層結(jié)構(gòu)可能一皮上層結(jié)構(gòu)所隱藏。
0035本文中，LDMOS裝置凈皮分成晶體管區(qū)(A-A，區(qū))、體二極 管區(qū)(B-B，區(qū))和肖特基二極管區(qū)(C-C，區(qū))。
0036本文中，晶體管區(qū)(A-A，區(qū))和體二極管區(qū)(B-B，區(qū))形 成有負責晶體管功能的 一個部分和負責體二極管的操作的 一個部分，其中在源才及不希望地具有比漏才及更高的電壓時，體二才及管向前
通過電;危而不降l氐源才及和漏才及之間的過電壓(over-voltage )。
0037而且，肖特基區(qū)(C-C，區(qū))這樣一個部分，其中由金屬接 觸422和4妻觸該金屬4妄觸下部的N型漂移區(qū)404構(gòu)成的肖4爭基4妄觸 是利用由硅半導體襯底形成的肖特基結(jié)合的事實而形成的，并且金 屬層具有通過其勢壘的矯正作用(整撩，rectifying action )。
0038圖4b是圖4a的晶體管區(qū)(A-A，)的剖一見圖。
0039本文中，在P型石圭4于底402中，形成了N型漂移區(qū)404、 P型體406、以及包含N型雜質(zhì)層408和N型漏才及410的漏區(qū)。.
0040而且，在P型體406上，形成了 N+型源極412和P+型雜 質(zhì)層414，并且向上地形成了場氧化層416和沖冊4及418。
0041本文中，才艮據(jù)施加至才冊極的偏壓(bias voltage )，溝道區(qū)在 存在于P型體406和N型漂移區(qū)404的4妻觸表面與N+型源才及412 之間的P型體406的表面附近形成。
0042本文中，高濃度摻雜的P+型雜質(zhì)層414被包含在P型體 406中以具有與P型體406的良好4妄觸。
0043圖4c是圖4a所示的體二極管區(qū)(B-B，)的剖一見圖。
0044本文中，體二才及管區(qū)(B-B，)形成有負責體二才及管的功能 的一個部分。而且，體二才及管以P型體406和N型漂移區(qū)404"l妾觸 的結(jié)構(gòu)形成。0045本文中，由于晶體管區(qū)(A-A，)還具有體二才及管區(qū)在其中 形成的結(jié)構(gòu)，所以體二才及管在體二才及管區(qū)(B-B，)以及晶體管區(qū) A-A，中形成。
0046本文中，體二極管區(qū)(B-B，)的結(jié)構(gòu)與晶體管區(qū)(A-A，) 的結(jié)構(gòu)的不同指出在于，P+型雜質(zhì)層414不存在并JU又有N型源極 412部分存在于P型體406中。
0047圖4d是圖4a中的肖特基二極管區(qū)(C-C，)的剖視圖。在 圖4d中，在P型^ 圭襯底402上，形成了N型漂移區(qū)404。在N型 漂移區(qū)404上形成了 P+型保護環(huán)420以及包括N型雜質(zhì)層408和 N+型漏才及410的漏區(qū)，并且向上地形成了場氧化層416、柵4及418 和接觸422。
0048本文中，接觸422和N型漂移區(qū)404的接觸表面形成肖特 基接觸。允許由于高電壓導致的裝置擊穿可以在肖特基二極管中產(chǎn) 生，并且肖特基二極管代替在正向?qū)щ姴僮鲄^(qū)中的體二極管執(zhí)行流 過相當大量的電流的功能。
0049在本發(fā)明中，在肖特基二極管區(qū)(C-C，)中形成的柵極418 在寬度上比在晶體管區(qū)(A-A，)中形成的4冊4及418更短，以^更不 與P+型保護環(huán)420接觸。這是為了防止溝道在一冊極418下形成。
0050本文中，P+型保護環(huán)420是為了增加肖特基二極管的反向 擊穿電壓而應用的一種結(jié)構(gòu)。
0051在本發(fā)明中，肖特基二才及管的反向擊穿電壓通過調(diào)整在肖 特基二極管區(qū)(C-C，)中形成的P+型保護環(huán)420的寬度加以調(diào)節(jié)。0052由于肖特基二極管通過金屬和N型半導體的結(jié)合而形成， 所以如果調(diào)整了 P+型保護環(huán)420的寬度，那么也調(diào)整了向上地形成 在P+型保護環(huán)420和N型漂移區(qū)404 (其是N型半導體)之間的 金屬接觸422的接觸面積。因此，擊穿電壓也可以一皮調(diào)節(jié)?？梢酝?過使肖特基二極管的反向擊穿電壓變得比LDMOS電壓的擊穿電壓 更小而防止裝置擊穿，從而允許在肖特基二極管中產(chǎn)生所述擊穿。
0053圖4e是示出了才艮據(jù)本發(fā)明的一個實施例的具有肖特基二 極管的LDMOS裝置的示意圖，其作為簡單符號如晶體管裝置、體 二極管DDB、在柵極和漏極之間的寄生電容Cgd、以及肖特基二極管。
0054本文中，體二極管Ddb本征地在晶體管區(qū)(A-A')和體二 極管區(qū)(B-B，)中形成，而肖特基二極管在肖特基二極管區(qū)(C-C，) 中形成。
0055圖5a到5c是示出了根據(jù)本發(fā)明的一個實施例的制造具有 肖特基二極管的LDMOS裝置的一種方法(工藝)的工藝流程圖。 根據(jù)本發(fā)明的LDMOS裝置的制造方法將參照圖5a到5c進行描述。
0056參照圖5a,作為晶體管區(qū)(A-A，)和肖特基二極管區(qū)(C-C，) 共有的制造工藝，單一濃度的N型阱例如N型漂移區(qū)504形成在P 型石圭一于底502上，并將離子注入N型漂移區(qū)504以形成由N型雜 質(zhì)層508和N+型漏才及510構(gòu)成的漏區(qū)。
0057參照圖5b,將分別描述晶體管區(qū)(A-A，)的下一個制造工 藝和肖特基二極管區(qū)(C-C，)的下一個制造工藝。
0058首先，將參照圖5b描述晶體管區(qū)(A-A，)的下一個制造 工藝。P型體506在以距形成的漏區(qū)預定距離隔開的區(qū)域處形成。0059優(yōu)選地，P型體506可以通過離子注入硼(B)、銦(In)、 和鎵(Ga)中任一種而形成。
0060在本發(fā)明中，P型體506是利用硼(B)等、通過在1E13至 4E14個離子/cm2的濃度和40至100 Kev的能量的條件下執(zhí)行離子 、注入工藝而形成。
0061并且，高濃度摻雜的P+型雜質(zhì)層514在P型體506中形
成以具有對P型體506的良好接觸。
0062接下來，雜質(zhì)高濃度注入其中的N+型源極512形成在P+ 型雜質(zhì)層514的附近。此時，N+型源才及512可以利用例如砷(As) 等、通過在5E14至1E16個離子/cm2的濃度和20至100 Kev的能 量的條件下的離子注入來形成。
0063其次，肖特基二極管區(qū)(C-C，)的下一個制造工藝將參照 圖5b來描述。在該區(qū)i或中，不形成P型體506、 P+型雜質(zhì)層514 和N+型源極512，但P+型保護環(huán)520形成在N型漂移區(qū)上。
0064本文中，各個P+型保護環(huán)520具有預定的寬度，通過預設 的間隔隔開以 <更能夠調(diào)整肖特基二才及管的擊穿電壓以及防止噪聲 和防止不必要的溝道形成(這是它們的最初目的)。
0065參照圖5c，將描述晶體管區(qū)(A-A，)和肖特基二極管區(qū) (C-C，)的下一個制造工藝。
0066本文中，在用于裝置分隔的場效應區(qū)以及晶體管區(qū)(A-A，) 和肖特基二極管區(qū)(C-C，)的預設區(qū)域上形成場氧化層516之后， 包括柵-極絕》彖層和4冊電極的棚-極518形成在棚-才及區(qū)中。其后，形成 用于與其他導電層絕緣的層間介電層(未示出)，然后，形成連接至N+型源極512的金屬電極、N+型漏才及510或通過形成在層間介 電層上的接觸522的4冊極518。
0067附帶地，形成在肖特基區(qū)(C-C，)中的柵極518比在晶體
管區(qū)(A-A，)中形成的柵極在寬度上更短，以便不與P+型保護環(huán) 520相4妄觸。這是為了防止溝道形成在4冊才及518的下面。
0068并且，在所形成的接觸522中的肖特基接觸包含在肖特基 二極管區(qū)(C-C，)中。肖特基接觸通過金屬和N型漂移區(qū)504 (其 是N型半導體)的接觸而形成。
0069因此，通過以預設間隔形成P+型保護環(huán)520,代替在肖特 基二才及管區(qū)(C-C，)的制造工藝中的P型體506和N+型源極512
來形成其擊穿電壓被調(diào)節(jié)的肖特基二極管，制造防止裝置擊穿的 LDMOS裝置是可能的。
0070對于本領域的技術(shù)人員來說顯而易見的是，在不背離本發(fā) 明的精神或范圍的情況下，可以在本發(fā)明中形成各種更改和變形。
0071因此，本發(fā)明的技術(shù)范圍不應局限于在實施例中所描述的 內(nèi)容，而是由權(quán)利要求限定。
0072如上所述，才艮才居本發(fā)明的用于功率或高電壓的4黃向DMOS 裝置及其制造方法被制造為包括肖特基二極管，從而允許由于高電 壓的裝置擊穿可以在肖特基二極管中產(chǎn)生，并且代替在正向?qū)щ姴?作區(qū)中的體二極管，在肖特基二極管中執(zhí)行流動相當大的電流的功 能，由此增大裝置的操作速度和穩(wěn)定性。0073而且，沖黃向DMOS裝置可以通過BCD工藝來制造，由此 使得有可能集成功率裝置并防止由通過簡單工藝的寄生雙極晶體 管結(jié)合的操作引起的現(xiàn)象。
0074而且，在肖特基二極管區(qū)中的保護環(huán)的位置和寬度被調(diào)整， 由此使得有可能在制造工藝調(diào)整肖特基二極管的擊穿電壓。
權(quán)利要求
1.一種橫向DMOS裝置的制造方法，包括以下步驟在第一導電型半導體襯底上形成第二導電型阱；以及在肖特基二極管區(qū)中形成與所述第二導電型阱接觸的肖特基接觸。
2. 根據(jù)權(quán)利要求1所述的橫向DMOS裝置的制造方法，其中， 所述橫向DMOS裝置具有晶體管區(qū)、所述肖特基二極管區(qū)和 場效應區(qū)，所述制造方法進一步包括以下步驟在所述第二導電型阱中形成漏區(qū)；在所述第二導電型阱的所述晶體管區(qū)中形成第 一導電型 體區(qū)；在所述第一導電型體區(qū)中形成第一導電型雜質(zhì)區(qū)并且在 所述肖特基二極管區(qū)的所述第二導電型阱中形成第一導電型 保護環(huán)；在所述第一導電型雜質(zhì)區(qū)的附近形成源區(qū)；在所述晶體管區(qū)、所述肖特基二4及管區(qū)和所述場效應區(qū) 中形成場絕》彖層；以及在所述晶體管區(qū)和所述肖特基二極管區(qū)中形成柵極絕緣 層和柵電極；其中，包括所述肖特基接觸的金屬接觸形成在所述柵電 才及、所述漏區(qū)和所述源區(qū)上。
3. 才艮據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 形成在所述肖特基二才及管區(qū)中的所述棚-4及絕》彖層和所述才冊電 極比形成在所述晶體管區(qū)中的所述柵極絕緣層和所述柵電極 在寬度上更短，以便不與所述第一導電型保護環(huán)接觸。
4. 根據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 形成在所述肖特基二極管區(qū)中的所述肖特基二極管的擊穿電 壓是通過調(diào)整所述第 一導電型保護環(huán)的寬度來進行調(diào)節(jié)的。
5. 根據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 所述第一導電型體區(qū)是通過離子注入硼(B )、銦(In )和鎵(Ga ) 中的4壬一種形成的。
6. 根據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 所述第一導電型體區(qū)是通過在1E13至4E14個離子/cn^和40 至100 Kev的條件下實施離子注入工藝形成的。
7. 才艮據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 所述源區(qū)是通過離子注入砷(As)形成的。
8. 根據(jù)權(quán)利要求2所述的橫向DMOS裝置的制造方法，其中， 所述源區(qū)是通過在5E14至1E16個離子/cm2的濃度和40至100 Kev的能量的條件下的離子注入工藝形成的。
9. 一種沖黃向DMOS裝置，包4舌在第一導電型半導體襯底上形成的第二導電型阱；以及在肖特基二極管區(qū)中形成為與所述第二導電型阱接觸的 肖特基接觸。
10. 根據(jù)權(quán)利要求9所述的橫向DMOS裝置，其中，所述橫向 DMOS裝置具有晶體管區(qū)、所述肖特基二4及管區(qū)和場效應區(qū)， 所述4黃向DMOS裝置進一步包括形成在所述第二導電型阱中的漏區(qū)；形成在所述第二導電型阱的所述晶體管區(qū)中的第 一導電 型體區(qū)；形成在所述第一導電型體區(qū)中的第一導電型雜質(zhì)區(qū)和形 成在所述肖特基二極管區(qū)的所述第二導電型阱中的第一導電 型保護環(huán)；形成在所述第 一導電型雜質(zhì)區(qū)的附近的源區(qū)；形成在所述晶體管區(qū)、所述肖特基二極管區(qū)和所述場效 應區(qū)中的場絕纟彖層；形成在所述晶體管區(qū)和所述肖特基二4及管區(qū)中的棚-極絕 纟彖層和4冊電4及；以及形成在所述柵電極、所述漏區(qū)和所述源區(qū)上的金屬接觸；其中，所述肖特基接觸包含在所述金屬接觸中。
11. 根據(jù)權(quán)利要求10所述的橫向DMOS裝置，其中，形成在所 述肖特基二極管區(qū)中的所述斥冊極絕緣層和所述4冊電極比形成 在所述晶體管區(qū)中的所述柵-才及絕^彖層和所述4冊電極在寬度上 更短以便不與所述第 一導電型保護環(huán)接觸。
12. 根據(jù)權(quán)利要求10所述的橫向DMOS裝置，其中，形成在所 述肖特基二極管區(qū)中的所述肖特基二極管的擊穿電壓是通過 調(diào)整所述第 一導電型保護環(huán)的寬度進行調(diào)節(jié)的。
13. 根據(jù)權(quán)利要求10所述的橫向DMOS裝置，其中，所述第一 導電型體區(qū)是通過離子注入硼(B)、銦(In)和鎵(Ga)中 的4壬一種形成的。
14. 根據(jù)權(quán)利要求10所述的橫向DMOS裝置，其中，所述第一 導電型體區(qū)是通過在1E13至4E14個離子/cm2和40至100 Kev 的條件下實施離子注入工藝形成的。
全文摘要
本發(fā)明涉及一種橫向DMOS裝置及其制造方法。通過在第一導電型半導體襯底上形成第二導電型阱以及在肖特基二極管區(qū)中形成與所述第二導電型阱接觸的肖特基接觸而形成所述橫向DMOS裝置，從而防止由于高電壓導致的所述裝置的擊穿。
文檔編號H01L27/06GK101320710SQ200810111060
公開日2008年12月10日 申請日期2008年6月10日 優(yōu)先權(quán)日2007年6月8日
發(fā)明者方誠晚 申請人:東部高科股份有限公司