專利名稱：Tft-lcd陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器及其制造方法，尤其是一種薄膜 晶體管液晶顯示器陣列基板及其制造方法。
背景技術(shù)：
隨著平板顯示技術(shù)的迅速發(fā)展，由于平板顯示裝置具有功耗低、輕薄等 優(yōu)勢(shì)，逐步取代了傳統(tǒng)的CRT顯示器，快速進(jìn)入了人們的日常生活中。薄膜 晶體管液晶顯示器(Thin Film Transistor Liquid Crystal Display,簡(jiǎn)稱 TFT-LCD)由于壽命長(zhǎng)、功耗低和無輻射等特點(diǎn)而被廣大消費(fèi)者所接受，廣泛 應(yīng)用到人們的生活和生產(chǎn)之中。但尋求生產(chǎn)成本低、功耗低、更輕薄的液晶 顯示器一直是人們追求的目標(biāo)。
TFT-LCD的主要結(jié)構(gòu)包括對(duì)盒在一起的陣列基板和彩膜基板，陣列基板 和彩膜基板的外表面貼附有偏振片。實(shí)際使用表明，現(xiàn)有技術(shù)的TFT-LCD存 在如下技術(shù)缺陷
(1 )由于現(xiàn)有技術(shù)采用的偏振片都是通過吸收多余的光實(shí)現(xiàn)將自然光轉(zhuǎn) 變?yōu)榫€偏振光，因而在起偏過程中有超過50%的光損耗，使能源的利用效率 不足50% ,該缺陷對(duì)發(fā)展節(jié)能型TFT-LCD形成一定影響；
(2)在TFT-LCD的生產(chǎn)成本中，偏振片占了很大比重， 一方面是由于材
料和制備成本，另一方面是由于技術(shù)門檻高，該缺陷對(duì)進(jìn)一步降低TFT-LCD 生產(chǎn)成本有較大制約；
(3 )由于現(xiàn)有技術(shù)的偏振片貼附在陣列基板和彩膜基板的表面上，在一 定程度上也影響了 TFT-LCD的輕薄化。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種TFT-LCD陣列基板及其制造方法，有效解決現(xiàn) 有技術(shù)貼附偏振片結(jié)構(gòu)存在光損耗和成本高等技術(shù)缺陷。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種TFT-LCD陣列基板，包括在基板 上形成的柵線和數(shù)據(jù)線，柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)設(shè)置有像素電極， 柵線和數(shù)據(jù)線的交叉處形成薄膜晶體管，所述像素電極上形成有將自然光轉(zhuǎn) 變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。
所述薄膜晶體管可以包括
柵電極，形成在基板上，與所述柵線連接；
柵絕緣層，形成在柵電極和柵線上且覆蓋整個(gè)基板；
半導(dǎo)體層和摻雜半導(dǎo)體層，依次形成在柵絕緣層上且位于柵電極上方；
源電極和漏電極，形成在摻雜半導(dǎo)體層上，且形成TFT溝道，源電極與 所述數(shù)據(jù)線連4妄；
鈍化層，形成在源電極和漏電極上，且在漏電極位置形成有使形成在所 述鈍化層上的所述像素電極與漏電極連接的鈍化層過孔。
所述薄膜晶體管也可以包括
柵電極，形成在基板上，與所述柵線連接；
柵絕緣層，形成在柵電極和柵線上且覆蓋整個(gè)基板；
半導(dǎo)體層和摻雜半導(dǎo)體層，依次形成在柵絕緣層上且位于柵電極上方；
源電極和漏電極，形成在摻雜半導(dǎo)體層上，且形成TFT溝道，源電極與 所述數(shù)據(jù)線連接，漏電極與同層的所述像素電極為連接的一體結(jié)構(gòu)；
鈍化層，形成在源電極和漏電極上。
在上述技術(shù)方案基礎(chǔ)上，所述像素電極為電導(dǎo)率高、易于刻蝕的金屬像 素電極，優(yōu)選地，所述金屬像素電極為鋁像素電極。 所述像素電極的厚度為150nm~ 250nm。
所述柵格圖形為采用全息曝光方法或納米壓印方法在像素電極表面刻蝕的由數(shù)個(gè)條形柵格組成的陣列。所述條形柵格的寬度為20nm~80nm,相鄰條 形柵格中心線之間的距離為40nm~160nm。優(yōu)選地，所述條形柵格的寬度為 50nm,相鄰條形柵格中心線之間的距離為100nm。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供了 一種TFT-LCD陣列基板制造方法， 包括
步驟1、在基板上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn) 行刻蝕，在基板上形成柵電極和柵線圖形；
步驟2、在完成柵電極和柵線圖形的基板上連續(xù)沉積一層?xùn)沤^緣層、半 導(dǎo)體層和摻雜半導(dǎo)體層，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕， 在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；
步驟3、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上形成源電極、漏 電極、數(shù)據(jù)線和像素電極圖形，且所述像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€ 偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。
所述步驟3可以為
在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層源漏金屬薄膜， 通過掩膜工藝對(duì)源漏金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極和數(shù)據(jù)線圖形， 并完全刻蝕掉源電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和漏電極之間 形成TFT溝道圖形；
在完成源電極、漏電極和數(shù)據(jù)線圖形的基板上沉積一層鈍化層，通過掩 膜工藝對(duì)鈍化層進(jìn)行刻蝕，形成鈍化層圖形的同時(shí)在漏電極位置形成鈍化層 過孔；
在完成鈍化層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄 膜進(jìn)行刻蝕，形成通過鈍化層過孔與漏電極連接的像素電極，在像素電極上 形成將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。
所述步驟3也可以為
在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極、數(shù)據(jù)線和像素電極圖 形，且與漏電極為連接成一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏
振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形；
在完成源電極、漏電極、數(shù)據(jù)線和像素電極圖形的基板上沉積一層鈍化 層，通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，刻蝕掉像素電極圖形上的鈍化層。
本發(fā)明提供了一種TFT-LCD陣列基板及其制造方法，使具有柵格圖形的 像素電極在實(shí)現(xiàn)像素電極功能的同時(shí)，還可以利用反射原理實(shí)現(xiàn)對(duì)自然光的 起偏實(shí)現(xiàn)偏振功能，形成本發(fā)明具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。 由于本發(fā)明像素電極作為內(nèi)置偏振片，因此無需在對(duì)盒后的陣列基板上貼附 吸收型偏振片，既降^f氐了 TFT-LCD的生產(chǎn)成本，又有利于減少TFT-LCD的厚 度。與現(xiàn)有技術(shù)采用吸收型偏振片在起偏過程中有超過50%的光損糾目比， 本發(fā)明內(nèi)置偏振片屬于反射型偏振片，使用中通過將多余的光反射掉實(shí)現(xiàn)起 偏，被偏振片反射掉的光雖也是線偏振光，但經(jīng)過散射等過程后可以實(shí)現(xiàn)消 偏并可以被再利用，因此本發(fā)明有效解決了現(xiàn)有技術(shù)的光損耗問題，大幅度 提高了能源利用效率。此外，由于本發(fā)明采用金屬材料的像素電極取代了傳 統(tǒng)液晶顯示器中的IT0透明電極，省去了傳統(tǒng)的IT0'減射工藝，因此簡(jiǎn)化了 器件的制作工藝，同時(shí)偏振片和像素電極的一體化結(jié)構(gòu)省去了傳統(tǒng)的過孔制 作工藝，簡(jiǎn)化了陣列結(jié)構(gòu)和制作工藝，實(shí)現(xiàn)了偏振片與陣列結(jié)構(gòu)的集成，進(jìn) 一步降低了 TFT-LCD的生產(chǎn)成本。
下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


圖1為本發(fā)明TFT-LCD陣列基板第一實(shí)施例的平面圖； 圖2為圖1中A-A向剖視圖3為本發(fā)明第一實(shí)施例形成柵電極和柵線圖形后的示意圖； 圖4為本發(fā)明第一實(shí)施例形成有源層圖形后的示意圖；圖5為本發(fā)明第一實(shí)施例形成源漏電極和數(shù)據(jù)線圖形后的示意圖； 圖6為本發(fā)明第一實(shí)施例形成鈍化層過孔后的示意圖； 圖7a 圖7d為本發(fā)明第一實(shí)施例形成柵格圖形的示意圖； 圖8為本發(fā)明TFT-LCD陣列基板第二實(shí)施例的平面圖； 圖9為圖8中B-B向剖視圖10為本發(fā)明第二實(shí)施例形成柵電極和柵線圖形后的示意圖； 圖11為本發(fā)明第二實(shí)施例形成有源層圖形后的示意圖； 圖12a 圖12d為本發(fā)明第二實(shí)施例形成源電極、漏電極、數(shù)據(jù)線和柵 格圖形的示意圖13為本發(fā)明TFT-LCD陣列基板制造方法的流程圖14為本發(fā)明TFT-LCD陣列基板制造方法第一實(shí)施例的流程圖15為本發(fā)明第一實(shí)施例中形成柵格圖形的流程圖16為本發(fā)明TFT-LCD陣列基板制造方法第二實(shí)施例的流程圖17為本發(fā)明第二實(shí)施例中形成柵格圖形的流程圖。
附圖標(biāo)記說明: l一柵電極； 4—半導(dǎo)體層； 7—漏電才及； 10—基板； lib—光刻月交；
2—柵線；
5—摻雜半導(dǎo)體層; 8—數(shù)據(jù)線； ll一像素電極； 11c一4冊(cè)格圖形。
3—柵絕緣層； 6—源電極； 9一鈍化層； lla—金屬薄膜;
具體實(shí)施例方式
圖1為本發(fā)明TFT-LCD陣列基板第一實(shí)施例的平面圖，圖2為圖1中A-A 向剖視圖。如圖1和圖2所示，本實(shí)施例的TFT-LCD陣列基板包括垂直絕緣 交叉設(shè)置的柵線2和數(shù)據(jù)線8,柵線2和數(shù)據(jù)線8限定了像素區(qū)域，像素區(qū) 域內(nèi)形成有像素電極11,柵線2和數(shù)據(jù)線8的交叉處形成有薄膜晶體管(以下簡(jiǎn)稱TFT)。具體地，TFT包括形成在基板10上的柵電極1，形成在柵電 極1和柵線2上且覆蓋整個(gè)基板10的柵絕緣層3，形成在柵絕緣層3上且位 于柵電極1上方的半導(dǎo)體層4和摻雜半導(dǎo)體層5,形成在摻雜半導(dǎo)體層5上 且形成TFT溝道的源電極6和漏電極7,形成在源電極6和漏電極7上的鈍 化層9,位于漏電極7位置的鈍化層9還形成有鈍化層過孔91,其中柵線2 與柵電極1連接，數(shù)據(jù)線8與源電極6連接，像素電極11通過鈍化層過孔 91與漏電極7連接。進(jìn)一步地，本實(shí)施例的像素電極11上形成有柵格圖形 12,該柵格圖形12能夠?qū)⒆匀还廪D(zhuǎn)變?yōu)榫€偏振光，使具有柵格圖形的像素電 極11在實(shí)現(xiàn)像素電極功能的同時(shí)，還可以利用反射原理實(shí)現(xiàn)對(duì)自然光的起偏 實(shí)現(xiàn)偏振功能，形成本實(shí)施例具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。
圖3 ~圖7d為本實(shí)施例TFT-LCD陣列基板的制造示意圖，均為圖1中A-A 向剖視圖。下面通過TFT-LCD陣列基板的制造工藝過程進(jìn)一步說明本實(shí)施例 的技術(shù)方案，在以下說明中，本發(fā)明所稱的掩膜工藝包括光刻膠涂覆、掩模、 曝光、刻蝕等工藝。
圖3為本發(fā)明第一實(shí)施例形成柵電極和柵線圖形后的示意圖。采用賊射 或電子束蒸發(fā)的方法，在基板IO (如玻璃基板或石英基板)上沉積一層?xùn)沤?屬薄膜。通過掩膜工藝對(duì)柵金屬薄膜進(jìn)行刻蝕，在基板10上形成柵電極1和 柵線圖形，如圖3所示。
圖4為本發(fā)明第一實(shí)施例形成有源層圖形后的示意圖。在完成柵電極和 柵線圖形的基板上通過等離子體增強(qiáng)化學(xué)氣相沉積(簡(jiǎn)稱PECVD)方法連續(xù)沉 積柵絕緣層3、半導(dǎo)體層4和摻雜半導(dǎo)體層(歐姆接觸層)5，其中半導(dǎo)體層 4和摻雜半導(dǎo)體層5組成有源層，半導(dǎo)體層4可以采用非晶硅層，摻雜半導(dǎo) 體層5可以采用摻雜非晶硅層。上述各層沉積完成后，通過掩膜工藝對(duì)半導(dǎo) 體層和摻雜半導(dǎo)體層進(jìn)行刻蝕，在柵電極1上方形成半導(dǎo)體層4和摻雜半導(dǎo) 體層5圖形，如圖4所示。
圖5為本發(fā)明第一實(shí)施例形成源漏電極和數(shù)據(jù)線圖形后的示意圖。在形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形后，通過濺射或電子束蒸發(fā)的方法，沉積一
層源漏金屬薄膜。通過掩膜工藝對(duì)源漏金屬薄膜進(jìn)行刻蝕，形成源電極6、 漏電極7和數(shù)據(jù)線圖形，并完全刻蝕掉源電極6和漏電極7之間的摻雜半導(dǎo) 體層5,在源電極6和漏電極7之間形成TFT溝道圖形，如圖5所示。
圖6為本發(fā)明第一實(shí)施例形成鈍化層過孔后的示意圖。在形成源電極、 漏電極、數(shù)據(jù)線和TFT溝道圖形后，通過PECVD方法沉積一層鈍化層9。通 過掩膜工藝對(duì)鈍化層9進(jìn)行刻蝕，形成鈍化層圖形的同時(shí)在漏電極7位置形 成鈍化層過孔91，如圖6所示。
圖7a 圖7d為本發(fā)明第一實(shí)施例形成柵格圖形的示意圖。通過濺射或 電子束蒸發(fā)的方法，沉積一層電導(dǎo)率高、易于刻蝕的厚度為150mn 250nm的 金屬薄膜lla，如圖7a所示。金屬薄膜lla優(yōu)選是鋁，厚度優(yōu)選為200nm。 在金屬薄膜lla上涂覆一層光刻膠llb,如圖7b所示。之后利用光學(xué)曝光的 方法定義出像素電極圖形，在像素電極圖形對(duì)應(yīng)的光刻膠lib上利用納米壓 印方法定義出柵格圖形llc,如圖7c所示。利用濕法刻蝕或干法刻蝕手段同 時(shí)制作出像素電極圖形和柵格圖形，且像素電極11通過鈍化層過孔與漏電極 7連接，如圖7d所示。最后通過02等離子體灰化(Ashing)等工藝去除j象素 電極表面上的光刻膠，形成本實(shí)施例具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié) 構(gòu)，如圖l和圖2所示。
圖8為本發(fā)明TFT-LCD陣列基板第二實(shí)施例的平面圖，圖9為圖8中B-B 向剖視圖。如圖8和圖9所示，本實(shí)施例的TFT-LCD陣列基板包括垂直絕緣 交叉設(shè)置的柵線2和數(shù)據(jù)線8,柵線2和數(shù)據(jù)線8限定了像素區(qū)域，像素區(qū) 域內(nèi)形成有像素電極ll,柵線2和數(shù)據(jù)線8的交叉處形成有TFT。具體地， TFT包括形成在基板10上的柵電極1，形成在柵電極1和柵線2上且覆蓋整 個(gè)基板10的柵絕緣層3，形成在柵絕緣層3上且位于柵電極1上方的半導(dǎo)體 層4和摻雜半導(dǎo)體層5,形成在摻雜半導(dǎo)體層5上且形成TFT溝道的源電極6 和漏電極7，源電極6和漏電極7與像素電極11為同一層，以及最后形成在源電極6和漏電極7上的鈍化層9，其中柵線2與柵電極1連接，數(shù)據(jù)線8 與源電極6連接，像素電極ll與漏電極7為連接的一體結(jié)構(gòu)。進(jìn)一步地，本 實(shí)施例的像素電極11上形成有柵格圖形12,該柵格圖形12能夠?qū)⒆匀还廪D(zhuǎn) 變?yōu)榫€偏振光，使具有柵格圖形的像素電極11在實(shí)現(xiàn)像素電極功能的同時(shí)， 還可以利用反射原理實(shí)現(xiàn)對(duì)自然光的起偏實(shí)現(xiàn)偏振功能，形成本實(shí)施例具有 內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。
圖10~圖13d為本實(shí)施例TFT-LCD陣列基板的制造示意圖，均為圖8中 B-B向剖視圖。下面通過TFT-LCD陣列基板的制造工藝過程進(jìn)一步說明本實(shí) 施例的纟支術(shù)方案。
圖IO為本發(fā)明第二實(shí)施例形成柵電極和柵線圖形后的示意圖。采用濺射 或電子束蒸發(fā)的方法，在基板IO (如玻璃基板或石英基板)上沉積一層?xùn)沤?屬薄膜。通過掩膜工藝對(duì)柵金屬薄膜進(jìn)行刻蝕，在基板10上形成柵電極1和 柵線圖形，如圖IO所示。
圖11為本發(fā)明第二實(shí)施例形成有源層圖形后的示意圖。在完成柵電極和 柵線圖形的基板上通過PECVD方法連續(xù)沉積柵絕緣層3、半導(dǎo)體層4和摻雜 半導(dǎo)體層5，其中半導(dǎo)體層4和摻雜半導(dǎo)體層5組成有源層，半導(dǎo)體層4可 以采用非晶硅層，摻雜半導(dǎo)體層5可以采用摻雜非晶硅層。上述各層沉積完 成后，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕，在柵電極1上方 形成半導(dǎo)體層4和摻雜半導(dǎo)體層5圖形，如圖11所示。
圖12a 圖12d為本發(fā)明第二實(shí)施例形成源電極、漏電極、數(shù)據(jù)線和柵 格圖形的示意圖。在形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形后，通過'踐射或電子 束蒸發(fā)的方法，沉積一層電導(dǎo)率高、易于刻蝕的厚度為150nm 250nm的金屬 薄膜lla,如圖12a所示，金屬薄膜lla優(yōu)選是鋁，厚度優(yōu)選為200nm。在金 屬薄膜lla上涂覆一層光刻膠lib,如圖12b所示。之后利用光學(xué)曝光的方 法定義出源電極、漏電極、數(shù)據(jù)線和像素電極圖形，在像素電極圖形對(duì)應(yīng)的 光刻膠lib上利用納米壓印方法定義出柵格圖形llc，如圖12c所示。利用濕法刻蝕或干法刻蝕手段同時(shí)制作出源電極6、漏電極7、數(shù)據(jù)線、像素電極 11和像素電極上的柵格圖形，并完全刻蝕掉源電極6和漏電極7之間的摻雜 半導(dǎo)體層5，在源電極6和漏電極7之間形成TFT溝道圖形，且漏電極7與 像素電極ll為連接的一體結(jié)構(gòu)，像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光 使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。之后通過02等離子體灰化 (Ashing)等工藝去除源電極6、漏電極7、數(shù)據(jù)線和像素電極11上的光刻 膠，如圖12d所示。
最后，通過PECVD方法沉積一層鈍化層9,通過掩膜工藝對(duì)鈍化層9進(jìn) 行刻蝕，刻蝕掉像素電極圖形上的鈍化層，形成鈍化層圖形。像素電極形成 的柵格圖形能夠?qū)⒆匀还廪D(zhuǎn)變?yōu)榫€偏振光，使具有柵格圖形的像素電極在實(shí) 現(xiàn)像素電極功能的同時(shí)，還可以利用反射原理實(shí)現(xiàn)對(duì)自然光的起偏實(shí)現(xiàn)偏振 功能，形成本實(shí)施例具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)，如圖8和圖 9所示。
本發(fā)明提供了一種TFT-LCD陣列基板，使具有柵格圖形的像素電極在實(shí) 現(xiàn)像素電極功能的同時(shí)，還可以利用反射原理實(shí)現(xiàn)對(duì)自然光的起偏實(shí)現(xiàn)偏振 功能，形成本發(fā)明具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。由于本發(fā)明像 素電極作為內(nèi)置偏振片，因此無需在對(duì)盒后的陣列基板上貼附吸收型偏振片， 既降低了 TFT-LCD的生產(chǎn)成本，又有利于減少TFT-LCD的厚度。與現(xiàn)有技術(shù) 采用吸收型偏振片在起偏過程中有超過50 %的光損耗相比，本發(fā)明內(nèi)置偏振 片屬于反射型偏振片，使用中通過將多余的光反射掉實(shí)現(xiàn)起偏，被偏振片反 射掉的光雖也是線偏振光，但經(jīng)過散射等過程后可以實(shí)現(xiàn)消偏并可以被再利 用，因此本發(fā)明有效解決了現(xiàn)有技術(shù)的光損耗問題，大幅度提高了能源利用 效率。此外，由于本發(fā)明采用金屬材料的像素電極取代了傳統(tǒng)液晶顯示器中 的IT0透明電極，省去了傳統(tǒng)的IT0'踐射工藝，因此簡(jiǎn)化了器件的制作工藝， 同時(shí)偏振片和像素電極的 一體化結(jié)構(gòu)省去了傳統(tǒng)的過孔制作工藝，簡(jiǎn)化了陣 列結(jié)構(gòu)和制作工藝，實(shí)現(xiàn)了偏振片與陣列結(jié)構(gòu)的集成，進(jìn)一步降低了 TFT-LCD的生產(chǎn)成本。
在本發(fā)明上述二個(gè)實(shí)施例的技術(shù)方案中，像素電極為電導(dǎo)率高、易于刻
蝕的金屬材料薄膜，厚度為150nm~ 250nm,其中易于刻蝕包括易于濕法刻蝕 或易于干法刻蝕，優(yōu)選地，像素電極采用鋁(Al)薄膜，厚度為200nm。像 素電極上的柵格圖形為周期性柵格結(jié)構(gòu)，優(yōu)選地，柵格圖形為采用全息曝光 方法或納米壓印方法在像素電極表面刻蝕出的由數(shù)個(gè)條形柵格組成的陣列， 在作為像素電極的同時(shí)還作為內(nèi)置偏振片。在實(shí)際使用中，條形柵格的寬度 可為20nm 80nm，相鄰條形柵格中心線之間的距離可為40nm~160nm，優(yōu)選 地，條形柵格的寬度為50nm，相鄰條形柵格中心線之間的距離為100nm。另 外，數(shù)個(gè)條形柵格的長(zhǎng)度方向可以與陣列基板上取向膜的取向方向平行或垂 直，或與取向膜的取向方向成任意角度。
在本發(fā)明上述二個(gè)實(shí)施例的技術(shù)方案中，僅說明了采用納米壓印 (Nano-Imprint)方法定義出柵格圖形的技術(shù)方案，實(shí)際使用中，像素電極 形成柵格圖形還可以采用全息曝光方法，具體地，首先在金屬薄膜上涂覆一 層光刻膠(全息曝光膠)，利用激光千涉原理進(jìn)行全息曝光，定義出所需的 圖形，之后對(duì)曝光后的圖形進(jìn)行顯影和烘千定形，利用反應(yīng)離子刻蝕 (Reactive Ion Etching , RIE)或感應(yīng)耦合等離子高密度刻蝕(Inductive Coupled Plasma, ICP )對(duì)金屬薄膜進(jìn)行刻蝕，制作出像素電極圖形和柵格圖 形，最后利用02等離子體灰化等工藝去除光刻膠。
圖13為本發(fā)明TFT-LCD陣列基板制造方法的流程圖，具體為 步驟1、在基板上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn) 行刻蝕，在基板上形成柵電極和柵線圖形；
步驟2、在完成柵電極和柵線圖形的基板上連續(xù)沉積一層?xùn)沤^緣層、半 導(dǎo)體層和摻雜半導(dǎo)體層，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕， 在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；
步驟3、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上形成源電極、漏電極、數(shù)據(jù)線和像素電極圖形，且所述像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€ 偏振光使像素電極同時(shí)作為內(nèi)置偏振片的槺格圖形。
本發(fā)明提供了一種TFT-LCD陣列基板制造方法，能夠形成具有柵格圖形 的像素電極，在實(shí)現(xiàn)像素電極功能的同時(shí)還可以利用反射原理實(shí)現(xiàn)對(duì)自然光 的起偏實(shí)現(xiàn)偏振功能，形成具有內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。由于 本發(fā)明像素電極作為內(nèi)置偏振片，因此無需在對(duì)盒后的陣列基板上貼附吸收 型偏振片，既降低了 TFT-LCD的生產(chǎn)成本，又有利于減少TFT-LCD的厚度。
明內(nèi)置偏振片屬于反射型偏振片，使用中通過將多余的光反射掉實(shí)現(xiàn)起偏， 被偏振片反射掉的光雖也是線偏振光，但經(jīng)過散射等過程后可以實(shí)現(xiàn)消偏并 可以被再利用，因此本發(fā)明有效解決了現(xiàn)有技術(shù)的光損耗問題，大幅度提高 了能源利用效率。
圖14為本發(fā)明TFT-LCD陣列基板制造方法第 一 實(shí)施例的流程圖，具體為
步驟ll、在基板上沉積一層?xùn)沤饘俦∧ぃㄟ^掩膜工藝對(duì)柵金屬薄膜進(jìn) 行刻蝕，在基板上形成柵電極和柵線圖形；
步驟12、在完成柵電極和柵線圖形的基板上連續(xù)沉積一層?xùn)沤^緣層、半 導(dǎo)體層和摻雜半導(dǎo)體層，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕， 在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；
步驟13、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層源漏金 屬薄膜，通過掩膜工藝對(duì)源漏金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極和數(shù) 據(jù)線圖形，并完全刻蝕掉源電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和 漏電極之間形成TFT溝道圖形；
步驟14、在完成源電極、漏電極和數(shù)據(jù)線圖形的基板上沉積一層鈍化層， 通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，形成鈍化層圖形的同時(shí)在漏電極位置形成 鈍化層過孔；
步驟15、在完成鈍化層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，在形成通過鈍化層過孔與漏電極連接的像素電極的同 時(shí)，在像素電極上形成將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏 振片的柵格圖形。
具體地，采用濺射或電子束蒸發(fā)的方法，在基板(如玻璃基板或石英基
板)上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn)行刻蝕，在J4！ 上形成柵電極和柵線圖形。在完成柵電極和柵線圖形的基板上通過等離子體 增強(qiáng)化學(xué)氣相沉積(簡(jiǎn)稱PECVD)方法連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半 導(dǎo)體層(歐姆接觸層)，其中半導(dǎo)體層和摻雜半導(dǎo)體層組成有源層，半導(dǎo)體 層可以采用非晶硅層，摻雜半導(dǎo)體層可以采用摻雜非晶硅層，上述各層沉積 完成后，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕，在柵電極上方 形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形。在形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形后， 通過賊射或電子束蒸發(fā)的方法，沉積一層源漏金屬薄膜，通過掩膜工藝對(duì)源 漏金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極和數(shù)據(jù)線圖形，并完全刻蝕掉源 電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和漏電極之間形成TFT溝道圖 形。在形成源電極、漏電極、數(shù)據(jù)線和TFT溝道圖形后，通過PECVD方法沉 積一層鈍化層，通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，形成鈍化層圖形的同時(shí)在 漏電極位置形成鈍化層過孔。在完成鈍化層圖形的基板上沉積一層金屬薄膜， 通過掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，在形成通過鈍化層過孔與漏電極連接的 像素電極的同時(shí)，在像素電極上形成將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同 時(shí)作為內(nèi)置偏振片的柵格圖形。
圖15為本發(fā)明第一實(shí)施例中形成柵格圖形的流程圖，本實(shí)施例步驟15 具體為
步驟151、在完成鈍化層圖形的基板上沉積一層電導(dǎo)率高、易于刻蝕的 厚度為150nm~ 250nm的金屬薄膜；
步驟152、在金屬薄膜上涂覆一層光刻膠；
步驟153、利用光學(xué)曝光的方法定義出像素電極圖形，在像素電極圖形對(duì)應(yīng)的光刻膠上利用納米壓印方法定義出柵格圖形；
步驟154、利用濕法刻蝕或干法刻蝕手段同時(shí)制作出像素電極圖形和柵 格圖形，且像素電極通過鈍化層過孔與漏電極連接，在像素電極上形成將自 然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的4冊(cè)格圖形；
步驟155、通過灰化工藝去除剩余的光刻膠。
具體地，通過濺射或電子束蒸發(fā)的方法，在完成鈍化層圖形的基板上沉 積一層電導(dǎo)率高、易于刻蝕的厚度為150nm 250nm的金屬薄膜，金屬薄膜優(yōu) 選是鋁，厚度優(yōu)選為200nm。在金屬薄膜上涂覆一層光刻膠，之后利用光學(xué) 曝光的方法定義出像素電極圖形，在像素電極圖形對(duì)應(yīng)的光刻膠上利用納米 壓印方法定義出柵格圖形，之后利用濕法刻蝕或干法刻蝕手^殳同時(shí)制作出像 素電極圖形和柵格圖形，且像素電極通過鈍化層過孔與漏電極連接，最后通 過02等離子體灰化等工藝去除像素電極表面上的光刻膠，形成本實(shí)施例具有 內(nèi)置偏振片的TFT-LCD陣列基板結(jié)構(gòu)。在實(shí)際使用中，斥冊(cè)格圖形為在像素電 極表面刻蝕的由數(shù)個(gè)條形柵格組成的陣列，條形柵格的寬度可為20nm~ 80nm, 相鄰條形柵格中心線之間的距離可為40nm~160nm，優(yōu)選地，條形柵格的寬 度為50nm,相鄰條形柵格中心線之間的距離為lOOnm。另外，數(shù)個(gè)條形柵格 的長(zhǎng)度方向可以與陣列基板上取向膜的取向方向平行或垂直，或與取向膜的 取向方向成任意角度。
圖16為本發(fā)明TFT-LCD陣列基板制造方法第二實(shí)施例的流程圖，具體為
步驟21、在基板上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn) 行刻蝕，在基板上形成柵電極和柵線圖形；
步驟22、在完成柵電極和柵線圖形的基板上連續(xù)沉積一層?xùn)沤^緣層、半 導(dǎo)體層和摻雜半導(dǎo)體層，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕， 在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；
步驟23、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層金屬薄 膜，通過掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極、數(shù)據(jù)線和像素電極圖形，且與漏電極為連接成一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)
變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的斥冊(cè)格圖形；
步驟24、在完成源電極、漏電極、數(shù)據(jù)線和像素電極圖形的基板上沉積 一層鈍化層，通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，刻蝕掉像素電極圖形上的鈍 化層。
具體地，采用濺射或電子束蒸發(fā)的方法，在基板(如玻璃基板或石英基 板)上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn)行刻蝕，在141 上形成柵電極和柵線圖形。在完成柵電極和柵線圖形的基板上通過等離子體 增強(qiáng)化學(xué)氣相沉積(簡(jiǎn)稱PECVD)方法連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半 導(dǎo)體層(歐姆接觸層)，其中半導(dǎo)體層和摻雜半導(dǎo)體層組成有源層，半導(dǎo)體 層可以采用非晶硅層，摻雜半導(dǎo)體層可以采用摻雜非晶硅層，上述各層沉積 完成后，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕，在柵電極上方 形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形。在形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形后， 通過濺射或電子束蒸發(fā)的方法，沉積一層電導(dǎo)率高、易于刻蝕的厚度為 150nm- 250nm的金屬薄膜，通過掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、 漏電極、數(shù)據(jù)線和像素電極圖形，且像素電極與漏電極為連接的一體結(jié)構(gòu)，
的柵格圖形。最后，通過PECVD方法沉積一層鈍化層，通過掩膜工藝對(duì)鈍化 層進(jìn)行刻蝕，刻蝕掉像素電極圖形上的鈍化層，形成鈍化層圖形。
圖17為本發(fā)明第二實(shí)施例中形成柵格圖形的流程圖，本實(shí)施例步驟24 具體為
步驟241、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層電導(dǎo) 率高、易于刻蝕的厚度為150nm 250nm的金屬薄膜； 步驟242、在金屬薄膜上涂覆一層光刻膠；
步驟243、利用光學(xué)曝光的方法定義出源電極、漏電極、數(shù)據(jù)線和像素 電極圖形，在像素電極圖形對(duì)應(yīng)的光刻膠上利用納米壓印方法定義出柵格圖形；
步驟244、利用濕法刻蝕或千法刻蝕手段同時(shí)制作出源電極、漏電極、 數(shù)據(jù)線、像素電極和柵格圖形，并完全刻蝕掉源電極和漏電極之間的摻雜半 導(dǎo)體層，在源電極和漏電極之間形成TFT溝道圖形，且與漏電極為連接的一
置偏振片的柵格圖形；
步驟245、通過灰化工藝去除剩余的光刻膠。
具體地，在形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形后，通過濺射或電子束蒸 發(fā)的方法，沉積一層電導(dǎo)率高、易于刻蝕的厚度為150nm 250mn的金屬薄膜， 金屬薄膜優(yōu)選是鋁，厚度優(yōu)選為200mn。在金屬薄膜上涂覆一層光刻膠。之 后利用光學(xué)曝光的方法定義出源電極、漏電極、數(shù)據(jù)線和像素電極圖形，在 像素電極圖形對(duì)應(yīng)的光刻膠上利用納米壓印方法定義出柵格圖形。利用濕法 刻蝕或干法刻蝕手段同時(shí)制作出源電極、漏電極、數(shù)據(jù)線、像素電極和像素 電極上的柵格圖形，并完全刻蝕掉源電極和漏電極之間的摻雜半導(dǎo)體層，在 源電極和漏電極之間形成TFT溝道圖形，且漏電極與像素電極為連接的一體 結(jié)構(gòu)，像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置 偏振片的柵格圖形。之后通過02等離子體灰化等工藝去除源電極、漏電極、 數(shù)據(jù)線和像素電極上的光刻膠。在實(shí)際使用中，柵格圖形為在像素電極表面 刻蝕的由數(shù)個(gè)條形柵格組成的陣列，條形柵格的寬度可為20nm~80nm，相鄰 條形柵格中心線之間的距離可為40nm~160nm，優(yōu)選地，條形柵格的寬度為 50nm,相鄰條形柵格中心線之間的距離為100nm。另外，數(shù)個(gè)條形柵格的長(zhǎng) 度方向可以與陣列基板上取向膜的取向方向平行或垂直，或與取向膜的取向 方向成任意角度。
由于本發(fā)明上述實(shí)施例中的像素電極采用金屬材料，省去了傳統(tǒng)的ITO 濺射工藝，因此簡(jiǎn)化了器件的制作工藝。另外，偏振片和像素電極的一體化 結(jié)構(gòu)省去了傳統(tǒng)的過孔制作工藝，簡(jiǎn)化了陣列結(jié)構(gòu)和制作工藝，實(shí)現(xiàn)了偏振片與陣列結(jié)構(gòu)的集成，進(jìn)一步降^f氐了 TFT-LCD的生產(chǎn)成本。
在本發(fā)明上述二個(gè)實(shí)施例的技術(shù)方案中，僅說明了采用納米壓印 (Nano-Imprint)方法定義出柵格圖形的技術(shù)方案，實(shí)際使用中，像素電極 形成柵格圖形還可以采用全息曝光方法，具體地，首先在金屬薄膜上涂覆一 層光刻膠(全息曝光膠)，利用激光干涉原理進(jìn)行全息曝光，定義出所需的 圖形，之后對(duì)曝光后的圖形進(jìn)行顯影和烘干定形，利用反應(yīng)離子刻蝕 (Reactive Ion Etching , RIE)或感應(yīng)耦合等離子高密度刻蝕(Inductive Coupled Plasma, ICP )對(duì)金屬薄膜進(jìn)行刻蝕，制作出像素電極圖形和柵格圖 形，最后利用02等離子體灰化等工藝去除光刻膠。
需要說明的是，本發(fā)明上述技術(shù)方案中采用的金屬柵格偏振片(Wire Grid Polarizer, WGP)技術(shù)具有結(jié)構(gòu)簡(jiǎn)單、集成性好、偏振率效率高、可靠 性高和不會(huì)產(chǎn)生入射光強(qiáng)飽和等特點(diǎn)，而且隨著納米壓印技術(shù)的發(fā)展和逐步 成熟，WGP器件的大規(guī)模量產(chǎn)也變得可能。有關(guān)研究表明，在200nm厚的鋁 (Al)薄膜材料上制作出間距l(xiāng)OOnm、條形柵格寬度50nm的金屬柵格偏振片， 其消光比達(dá)到了 2000，透過率高達(dá)85%以上。而理論計(jì)算結(jié)果表明，在該參 數(shù)時(shí)的消光比甚至可高達(dá)40000，并且在合適的尺寸下，其工作波長(zhǎng)可以覆 蓋整個(gè)可見光區(qū)域，甚至遠(yuǎn)達(dá)近紅外波段。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制， 盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng) 理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技
術(shù)方案的精神和范圍。
權(quán)利要求
1. 一種TFT-LCD陣列基板，包括在基板上形成的柵線和數(shù)據(jù)線，柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)設(shè)置有像素電極，柵線和數(shù)據(jù)線的交叉處形成薄膜晶體管，其特征在于，所述像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。
2. 根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述薄膜晶 體管包括柵電極，形成在基板上，與所述柵線連接； 柵絕緣層，形成在柵電極和柵線上且覆蓋整個(gè)基板； 半導(dǎo)體層和摻雜半導(dǎo)體層，依次形成在柵絕緣層上且位于柵電極上方； 源電極和漏電極，形成在摻雜半導(dǎo)體層上，且形成TFT溝道，源電極與 所述數(shù)據(jù)線連4妄；鈍化層，形成在源電極和漏電極上，且在漏電極位置形成有使形成在所 述鈍化層上的所述像素電極與漏電極連接的鈍化層過孔。
3. 根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述薄膜晶 體管包括柵電極，形成在基板上，與所述柵線連接； 柵絕緣層，形成在柵電極和柵線上且覆蓋整個(gè)基板； 半導(dǎo)體層和摻雜半導(dǎo)體層，依次形成在柵絕緣層上且位于柵電極上方； 源電極和漏電極，形成在摻雜半導(dǎo)體層上，且形成TFT溝道，源電極與 所述數(shù)據(jù)線連接，漏電極與同層的所述像素電極為連接的一體結(jié)構(gòu)； 鈍化層，形成在源電極和漏電極上。
4. 根據(jù)權(quán)利要求1 ~ 3中任一權(quán)利要求所述的TFT-LCD陣列基板，其特 征在于，所述像素電極為電導(dǎo)率高、易于刻蝕的金屬像素電極。
5. 根據(jù)權(quán)利要求4所述的TFT-LCD陣列基板，其特征在于，所述金屬像素電極為鋁像素電極。
6. 根據(jù)權(quán)利要求1 ~ 3中任一權(quán)利要求所述的TFT-LCD陣列基板，其特 征在于，所述〗象素電極的厚度為150nm 250nm。
7. 根據(jù)權(quán)利要求1 ~ 3中任一權(quán)利要求所述的TFT-LCD陣列基板，其特 征在于，所述柵格圖形為采用全息曝光方法或納米壓印方法在像素電極表面 刻蝕的由數(shù)個(gè)條形4冊(cè)格組成的陣列。
8. 根據(jù)權(quán)利要求7所述的TFT-LCD陣列基板，其特征在于，所述條形柵 格的寬度為20nm~80nm,相鄰條形柵格中心線之間的距離為40nm 160nm。
9. 根據(jù)權(quán)利要求8所述的TFT-LCD陣列基板，其特征在于，所述條形柵 格的寬度為50nm，相鄰條形柵格中心線之間的距離為100nm。
10. —種TFT-LCD陣列基板制造方法，其特征在于，包括步驟1、在基板上沉積一層?xùn)沤饘俦∧?，通過掩膜工藝對(duì)柵金屬薄膜進(jìn) 行刻蝕，在基板上形成柵電極和柵線圖形；步驟2、在完成柵電極和柵線圖形的基板上連續(xù)沉積一層?xùn)沤^緣層、半 導(dǎo)體層和摻雜半導(dǎo)體層，通過掩膜工藝對(duì)半導(dǎo)體層和摻雜半導(dǎo)體層進(jìn)行刻蝕， 在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；步驟3、在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上形成源電極、漏 電極、數(shù)據(jù)線和像素電極圖形，且所述像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€ 偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。
11. 根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板制造方法，其特征在于， 所述步驟3具體為在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層源漏金屬薄膜， 通過掩膜工藝對(duì)源漏金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極和數(shù)據(jù)線圖形， 并完全刻蝕掉源電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和漏電極之間 形成TFT溝道圖形；在完成源電極、漏電極和數(shù)據(jù)線圖形的基板上沉積一層鈍化層，通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，形成鈍化層圖形的同時(shí)在漏電極位置形成鈍化層過孔；在完成鈍化層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄 膜進(jìn)行刻蝕，形成通過鈍化層過孔與漏電極連接的像素電極，在像素電極上 形成將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的4冊(cè)格圖形。
12. 根據(jù)權(quán)利要求11所述的TFT-LCD陣列基板制造方法，其特征在于， 在完成鈍化層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄膜進(jìn) 行刻蝕，形成通過鈍化層過孔與漏電極連接的像素電極，在像素電極上形成 將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形具體 為在完成鈍化層圖形的基板上沉積一層電導(dǎo)率高、易于刻蝕的厚度為 150nm~ 250nm的金屬薄膜；在金屬薄膜上涂覆一層光刻膠；利用光學(xué)曝光的方法定義出像素電極圖形，在像素電極圖形對(duì)應(yīng)的光刻 膠上利用納米壓印方法定義出4冊(cè)格圖形；利用濕法刻蝕或干法刻蝕手段同時(shí)制作出像素電極圖形和柵格圖形，且 像素電極通過鈍化層過孔與漏電極連接，在像素電極上形成將自然光轉(zhuǎn)變?yōu)?線偏振光使^^素電極同時(shí)作為內(nèi)置偏振片的柵格圖形；通過灰化工藝去除剩余的光刻膠。
13. 根據(jù)權(quán)利要求11所述的TFT-LCD陣列基板制造方法，其特征在于， 在完成鈍化層圖形的基板上沉積一層金屬薄膜，通過掩膜工藝對(duì)金屬薄膜進(jìn) 行刻蝕，形成通過鈍化層過孔與漏電極連接的像素電極，在像素電極上形成 將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形具體 為在完成鈍化層圖形的基板上沉積一層電導(dǎo)率高、易于刻蝕的厚度為 15Onm ~ 25 Onm的金屬薄膜；在金屬薄膜上涂覆一層光刻膠；利用激光干涉原理進(jìn)行全息曝光，定義出像素電極圖形和柵格圖形，之 后對(duì)曝光后的圖形進(jìn)行顯影和烘干定形；利用反應(yīng)離子刻蝕或感應(yīng)耦合等離子高密度刻蝕對(duì)金屬薄膜進(jìn)行刻蝕， 同時(shí)制作出像素電極圖形和柵格圖形，且像素電極通過鈍化層過孔與漏電極 連接，在像素電極上形成將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置 偏振片的柵格圖形；通過灰化工藝去除剩余的光刻膠。
14. 根據(jù)權(quán)利要求10所述的TFT-LCD陣列基板制造方法，其特征在于， 所述步驟3具體為在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層金屬薄膜，通過 掩膜工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極、數(shù)據(jù)線和像素電極圖 形，且與漏電極為連接成一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏 振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形；在完成源電極、漏電極、數(shù)據(jù)線和像素電極圖形的基板上沉積一層鈍化 層，通過掩膜工藝對(duì)鈍化層進(jìn)行刻蝕，刻蝕掉像素電極圖形上的鈍化層。
15. 根據(jù)權(quán)利要求14所述的TFT-LCD陣列基板制造方法，其特征在于， 在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層金屬薄膜，通過掩膜 工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極、數(shù)據(jù)線和像素電極圖形， 且與漏電極為連接成一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光 使像素電極同時(shí)作為內(nèi)置偏振片的4冊(cè)格圖形具體為在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層電導(dǎo)率高、易于 刻蝕的厚度為150nm~ 250nm的金屬薄膜； 在金屬薄膜上涂覆一層光刻膠；利用光學(xué)曝光的方法定義出源電極、漏電極、數(shù)據(jù)線和像素電極圖形， 在像素電極圖形對(duì)應(yīng)的光刻膠上利用納米壓印方法定義出柵格圖形；利用濕法刻蝕或干法刻蝕手段同時(shí)制作出源電極、漏電極、數(shù)據(jù)線、像 素電極和柵格圖形，并完全刻蝕掉源電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和漏電極之間形成TFT溝道圖形，且與漏電極為連接的一體結(jié)構(gòu)的像 素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的 掩格圖形；通過灰化工藝去除剩余的光刻膠。
16.根據(jù)權(quán)利要求14所述的TFT-LCD陣列基板制造方法，其特征在于， 在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層金屬薄膜，通過掩膜 工藝對(duì)金屬薄膜進(jìn)行刻蝕，形成源電極、漏電極、數(shù)據(jù)線和像素電極圖形， 且與漏電極為連接成一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光 使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形具體為在完成半導(dǎo)體層和摻雜半導(dǎo)體層圖形的基板上沉積一層電導(dǎo)率高、易于 刻蝕的厚度為150認(rèn)-250nm的金屬薄膜；在金屬薄膜上涂覆一層光刻膠；利用激光千涉原理進(jìn)行全息曝光，定義出源電極、漏電極、數(shù)據(jù)線、像 素電極圖形和柵格圖形，之后對(duì)曝光后的圖形進(jìn)行顯影和烘干定形；利用反應(yīng)離子刻蝕或感應(yīng)耦合等離子高密度刻蝕對(duì)金屬薄膜進(jìn)行刻蝕， 同時(shí)制作出源電極、漏電極、數(shù)據(jù)線、像素電極和柵格圖形，并完全刻蝕掉 源電極和漏電極之間的摻雜半導(dǎo)體層，在源電極和漏電極之間形成TFT溝道 圖形，且與漏電極為連接的一體結(jié)構(gòu)的像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€ 偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形；通過灰化工藝去除剩余的光刻膠。
全文摘要
本發(fā)明涉及一種TFT-LCD陣列基板及其制造方法。陣列基板包括在基板上形成的柵線、數(shù)據(jù)線、像素電極和薄膜晶體管，像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。陣列基板制造方法包括在基板上形成柵電極和柵線圖形；連續(xù)沉積柵絕緣層、半導(dǎo)體層和摻雜半導(dǎo)體層，在柵電極上方形成半導(dǎo)體層和摻雜半導(dǎo)體層圖形；形成源電極、漏電極、數(shù)據(jù)線和像素電極圖形，且像素電極上形成有將自然光轉(zhuǎn)變?yōu)榫€偏振光使像素電極同時(shí)作為內(nèi)置偏振片的柵格圖形。本發(fā)明無需在對(duì)盒后的陣列基板上貼附吸收型偏振片，既降低了生產(chǎn)成本，又有利于減少TFT-LCD的厚度，而且能夠提高液晶顯示器件的能源利用效率。
文檔編號(hào)H01L27/12GK101290446SQ20081011187
公開日2008年10月22日 申請(qǐng)日期2008年5月16日 優(yōu)先權(quán)日2008年5月16日
發(fā)明者劉傳珍, 劉宏宇, 孫增輝, 剛 王, 珂 王, 邵喜斌 申請(qǐng)人:京東方科技集團(tuán)股份有限公司