專利名稱：芯片堆棧結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種半導(dǎo)體的封裝結(jié)構(gòu)及方法，特別是有關(guān)一種芯片堆棧結(jié)構(gòu)及封 裝方法。
背景技術(shù)：
半導(dǎo)體的技術(shù)已經(jīng)發(fā)展的相當?shù)难杆?，因此微型化的半?dǎo)體芯片(Dice)必須具 有多樣化的功能的需求，使得半導(dǎo)體芯片必須要在很小的區(qū)域中配置更多的輸入/ 輸出墊(I/0pads)，因而使得金屬接腳(pins)的密度也快速的提高了。因此，早 期的導(dǎo)線架封裝技術(shù)已經(jīng)不適合高密度的金屬接腳；故發(fā)展出一種球陣列(Ball Grid Array: BGA)的封裝技術(shù)，球陣列封裝除了有比導(dǎo)線架封裝更高密度的優(yōu)點外， 其錫球也比較不容易損害與變形。
隨著3C產(chǎn)品的流行，例如移動電話(Cell Phone)、個人數(shù)字助理(PDA) 或是iPod等，都必須要將許多復(fù)雜的系統(tǒng)芯片放入一個非常小的空間中，因此為 解決此一問題， 一種稱為"晶片級封裝(wafer level package; WLP)"的封裝技 術(shù)己經(jīng)發(fā)展出來，其可以在切割晶片成為一個個的芯片之前，就先對晶片進行封裝。 美國專利公告第5，323，051號專利即揭露了這種"晶片級封裝"技術(shù)。然而，這種 "晶片級封裝"技術(shù)隨著芯片主動面上的焊墊(pads)數(shù)目的增加，使得焊墊(pads) 的間距過小，除了會導(dǎo)致信號耦合或信號干擾的問題外，也會因為焊墊間距過小而 造成封裝的可靠度降低等問題。因此，當芯片再更進一步的縮小后，使得前述的封 裝技術(shù)都無法滿足。
為解決此一問題，美國專利公告第7， 196， 408號已揭露了一種將完成半導(dǎo)體工 序的晶片，經(jīng)過測試及切割后，將測試結(jié)果為良好的芯片(good die)重新放置于 另一個基板之上，然后再進行封裝工序，如此，使得這些被重新放置的芯片間具有 較寬的間距，故可以將芯片上的焊墊適當?shù)姆峙?，例如使用向外延?fan out) 技術(shù)，因此可以有效解決因間距過小，除了會導(dǎo)致信號耦合或信號干擾的問題。
然而，為使半導(dǎo)體芯片能夠有較小及較薄的封裝結(jié)構(gòu)，在進行晶片切割前，會先對晶片進行薄化處理，例如以背磨(backside lapping)方式將晶片薄化至2 20密耳(mil)，然后再切割成一個個的芯片。此一經(jīng)過薄化處理的芯片，經(jīng)過重新 配置在另一基板上，再以注模方式將多個芯片形成一封裝體；由于芯片很薄，使得 封裝體也是非常的薄，故當封裝體脫離基板之后，封裝體本身的應(yīng)力會使得封裝體 產(chǎn)生翹曲，增加后續(xù)進行切割工序的困難。
另外，在晶片切割之后，重新配置在另一個載板時，由于新的載板的尺寸較原 來的尺寸為大，因此在后續(xù)植球工序中，會無法對準，其封裝結(jié)構(gòu)可靠度降低。
此外，在整個封裝的過程中，還會產(chǎn)生植球時，制造設(shè)備會對芯片產(chǎn)生局部過 大的壓力，而可能損傷芯片的問題；同時，也可能因為植球的材料造成與芯片上的 焊墊間的電阻值變大，而影響芯片的性能等問題。

發(fā)明內(nèi)容
有鑒于發(fā)明背景中所述的植球?qū)室约胺庋b體翹曲的問題，本發(fā)明提供一種芯 片重新配置及封裝的方法。
本發(fā)明的另一主要目的在提供一種在芯片重新配置的封裝方法，是將不同尺寸 大小及功能的芯片重新配置在一載板上的封裝方法。
此外，本發(fā)明還有一主要目的在提供一種芯片重新配置的封裝方法，其可以將 12吋晶片所切割出來的芯片重新配置于芯片容置架上，如此可以有效運用8吋晶 片的即有的封裝設(shè)備，而無需重新設(shè)立12吋晶片的封裝設(shè)備，可以降低12吋晶片 的封裝成本。
本發(fā)明的再一主要目的在提供一種芯片重新配置的封裝方法，使得進行封裝的 芯片都是"己知是功能正常的芯片"(Known good die)，可以節(jié)省封裝材料，故 也可以降低工藝成本。
根據(jù)以上所述，本發(fā)明揭露一種芯片的封裝方法，包含:提供一載板，具有正 面及背面；形成封裝體在載板的正面上，且具有多個貫穿孔在封裝體內(nèi)以曝露出載 板的部份正面；貼附芯片在載板上，是將芯片的主動面朝上，且芯片的背面通過黏 著層貼附在載板的己曝露的正面上；形成圖案化的第一保護層在封裝體及在芯片的 部份主動面上，且曝露出芯片的主動面的多個焊墊及曝露出多個貫穿孔；形成金屬 層覆蓋在部份圖案化的第一保護層上且填滿多個貫穿孔，并與芯片的主動面上的多 個焊墊形成電性連接；形成圖案化的第二保護層在圖案化的第一保護層上且覆蓋部 份金屬層以曝露出金屬層的部份表面；形成多個圖案化的UBM層在已曝露的金屬層的部份表面上，且與金屬層形成電性連接；形成多個導(dǎo)電組件，是將多個導(dǎo)電組件 通過多個圖案化的UBM層與金屬層形成電性連接；及移除載板，以形成一芯片封裝 結(jié)構(gòu)。
本發(fā)明又揭露一種芯片的封裝結(jié)構(gòu)，包括芯片，其主動面上配置有多個焊墊 及背面具有黏著層；封裝體，其環(huán)覆芯片的四個面以曝露出芯片的主動面的多個焊 墊且具有多個貫穿孔在封裝體內(nèi)；圖案化的第一保護層，其形成在封裝體的部份表
面及部份芯片的主動面上，且曝露出芯片的主動面的多個焊墊及多個貫穿孔；金屬 層，其覆蓋于圖案化的第一保護層的部份表面且與芯片的主動面上的多個焊墊形成 電性連接且填滿多個貫穿孔；圖案化的第二保護層，其覆蓋于圖案化的第一保護層 及部份金屬層上且曝露出金屬層的部份表面；多個圖案化的UBM層，其形成在己曝 露的金屬層的部份表面及圖案化的第二保護層的部份表面上，且與金屬層形成電性 連接；及多個導(dǎo)電組件，形成在多個圖案化的UBM層上且通過多個圖案化的UBM 層與金屬層形成電性連接。
本發(fā)明另揭露一種芯片封裝的堆棧結(jié)構(gòu)，包含多個芯片，每一個芯片的主動 面上均配置多個焊墊及每一個芯片的背面具有黏著層；封裝體，其環(huán)覆每一個芯片 并曝露出每一個芯片的主動面的多個焊墊且具有多個貫穿孔在封裝體內(nèi)；圖案化的 第一保護層，其形成在封裝體的部份表面及每一個芯片的部份主動面上，且曝露出 每一個芯片的主動面的多個焊墊；金屬層，其覆蓋在圖案化的第一保護層的部份表 面及每一個芯片的主動面上的多焊墊以形成電性連接，且填滿多個貫穿孔，其中貫 穿封裝體的金屬層的兩端分別形成第一導(dǎo)電端點及第二導(dǎo)電端點；圖案化的第二保 護層，其覆蓋于圖案化的第一保護層及部份金屬層上且曝露出金屬層的部份表面； 多個圖案化的UBM層，其形成在已曝露的金屬層的部份表面及圖案化的第二保護層 的部份表面上，且與金屬層形成電性連接；多個導(dǎo)電組件，形成在多個圖案化的 UBM層上且通過多個圖案化的UBM層與金屬層形成電性連接；及芯片堆棧結(jié)構(gòu)，是 將第一芯片上的多個第二導(dǎo)電端點電性連接至第二芯片的多個導(dǎo)電組件上。
根據(jù)以上所述的封裝結(jié)構(gòu)，本發(fā)明揭露一種多芯片的封裝方法，包含:提供載 板，具有正面及背面；形成封裝體在載板的正面上，且具有多個貫穿孔在封裝體內(nèi) 以曝露出載板的部份正面；貼附多個芯片在載板上，是將每一個芯片的背面通過黏 著層貼附在載板的已曝露的正面上；形成圖案化的第一保護層在封裝體及在多個芯 片的部份主動面上，且曝露出多個芯片的主動面的多個焊墊及曝露出多個貫穿孔； 形成金屬層覆蓋在部份圖案化的第一保護層且填滿多個貫穿孔，并與芯片的主動面上的多個焊墊形成電性連接；形成圖案化的第二保護層在圖案化的第一保護層上且
覆蓋部份金屬層以曝露出金屬層的部份表面；形成多個圖案化的UBM層在己曝露的 金屬層的部份表面上，且與金屬層電性連接；形成多個導(dǎo)電組件，是將多個導(dǎo)電組 件通過多個圖案化的UBM層與金屬層形成電性連接；移除該載板，以形成一多芯片 封裝結(jié)構(gòu)。
本發(fā)明再揭露一種多芯片的封裝結(jié)構(gòu)，包含多個芯片，每一個芯片的主動面 上具有多個焊墊且每一個芯片的背面具有黏著層；封裝體，其環(huán)覆每一個芯片并曝 露出每一個芯片的主動面的多個焊墊且具有多個貫穿孔在封裝體內(nèi)；圖案化的第一 保護層，其形成在封裝體的部份表面及每一個芯片的部份主動面上，且曝露出每一
個芯片的該主動面的多個焊墊；金屬層，其覆蓋在圖案化的第一保護層的部份表面 及每一個芯片的主動面上的多個焊墊以形成電性連接，且填滿多個貫穿孔，其中貫 穿封裝體的金屬層的兩端分別形成第一導(dǎo)電端點及第二導(dǎo)電端點；圖案化的第二保 護層，其覆蓋于圖案化的第一保護層及部份金屬層上且曝露出金屬層的部份表面； 多個圖案化的UBM層，其形成在己曝露的金屬層的部份表面及圖案化的第二保護層 的部份表面上，且與金屬層形成電性連接；多個導(dǎo)電組件，形成在多個圖案化的 UBM層上且通過多個圖案化的UBM層與金屬層形成電性連接，以形成第一芯片封裝 結(jié)構(gòu)；及多芯片堆棧結(jié)構(gòu)，是將與第一封裝結(jié)構(gòu)具有相同一結(jié)構(gòu)的第二封裝結(jié)構(gòu)的 多個導(dǎo)電組件與電性連接至第一芯片的多個第一導(dǎo)電端點上。


為能更清楚理解本發(fā)明的目的、特點和優(yōu)點，以下將配合附圖對本發(fā)明的較
佳實施例進行詳細的說明，其中
圖1表示根據(jù)本發(fā)明所揭露的技術(shù)，是表示一載板的截面示意圖2是根據(jù)本發(fā)明所揭露的技術(shù)，表示在載板上形成封裝體的截面示意圖3是根據(jù)本發(fā)明所揭露的技術(shù)，表示將多個芯片置放在具有封裝體的載板上
的截面示意圖4是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的第一保護層形成在封裝體 上的截面示意圖5是根據(jù)本發(fā)明所揭露的技術(shù)，表示金屬層形成在第一保護層及多個焊墊上 以及同時形成多個導(dǎo)電柱的截面示意圖6是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的金屬線段形成在封裝體及多個芯片的焊墊上的截面示意圖7是根據(jù)本發(fā)明所揭露的技術(shù)，表示第二保護層形成在多個圖案化的金屬線 段上的截面示意圖8是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的第二保護層形成在多個圖 案化的金屬線段上的截面示意圖9是根據(jù)本發(fā)明所揭露的技術(shù)，表示在己曝露的每一個扇出的圖案化的金屬 線段的另一端的表面上形成多個圖案化的UBM層的截面示意圖10是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個導(dǎo)電組件形成在多個圖案化的UBM 層上的截面示意圖11是根據(jù)本發(fā)明所揭露的技術(shù)，是表示完成封裝的單一芯片封裝結(jié)構(gòu)的截
面示意圖12是根據(jù)本發(fā)明所揭露的技術(shù)，是表示芯片堆棧的封裝結(jié)構(gòu)的截面示意圖13是根據(jù)本發(fā)明所揭露的技術(shù)，表示由多個不同功能及尺寸的芯片所構(gòu)成 的系統(tǒng)級封裝(System-In-Package; SIP)的俯視圖14是根據(jù)本發(fā)明所揭露的技術(shù)，表示將不同尺寸及功能的芯片置放在具有 封裝體的載板上的截面示意圖15是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的第一保護層形成在封裝 體上的截面示意圖16是根據(jù)本發(fā)明所揭露的技術(shù)，表示金屬層形成在多個圖案化的第一保護 層上的截面示意圖17是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的金屬線段形成在多個圖 案化的第一保護層上的截面示意圖18是根據(jù)本發(fā)明所揭露的技術(shù)，表示第二保護層形成在多個圖案化的金屬 線段上的截面示意圖19是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個圖案化的第二保護層形成在多個 圖案化的金屬線段上的截面示意圖20是根據(jù)本發(fā)明所揭露的技術(shù)，表示在已曝露的每一個扇出的圖案化的金 屬線段的另一端的表面上形成多個圖案化的UBM層的截面示意圖；及
圖21是根據(jù)本發(fā)明所揭露的技術(shù)，表示多個導(dǎo)電 件形成在多個圖案化的UBM 層上，完成封裝的多芯片封裝結(jié)構(gòu)的截面示意圖。本發(fā)明在此所探討的方向為一種芯片重新配置的封裝方法，將多個芯片重新配 置于具有封裝體的載板上，然后進行封裝的方法。為了能徹底地了解本發(fā)明，將在
下列的描述中提出詳盡的步驟及其組成。顯然地，本發(fā)明的施行并未限定芯片堆棧 的方式的普通技術(shù)人員所熟悉的特殊細節(jié)。另一方面，眾所周知的芯片形成方式以 及芯片薄化等后段工序的詳細步驟并未描述于細節(jié)中，以避免造成本發(fā)明不必要的
限制。然而，對于本發(fā)明的較佳實施例，則會詳細描述如下，然而除了這些詳細描 述之外，本發(fā)明還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限定， 其以之后的專利范圍為準。
在現(xiàn)代的半導(dǎo)體封裝工序中，均是將一個己經(jīng)完成前段工序(Front End Process)的晶片(wafer)先進行薄化處理(Thinning Process)，例如將芯片的 厚度研磨至2 20密耳(mil)的間；然后，進行晶片的切割(sawing process)以 形成一個個的芯片；然后，使用取放裝置(pick and place)將一個個的芯片逐一 放置于另一個載板上。很明顯地，載板上的芯片間隔區(qū)域比芯片大，因此，可以使 得這些被重新放置的芯片間具有較寬的間距，故可以將芯片上的焊墊適當?shù)姆峙洹?br> 首先，是提供一晶片(未在圖中表示)且在晶片上配置有多個芯片(未在圖中表 示)，在此，每一個芯片上具有多個焊墊(未在圖中表示)。接著，圖l是表示提供 一載板10其具有一正面及一背面，在本實施例中載板10的材料可以是玻璃、石英、 陶瓷或是電路板。接著，圖2是表示在載板上形成封裝體的截面示意圖。在圖2 中，是將一封裝體20形成在載板10上，且在封裝體20內(nèi)具有多個貫穿孔202及 204以曝露載板10的部份表面。在本實施中，在載板10上形成封裝體20的步驟 包括:先涂布一高分子材料(未在圖中表示)在載板10的正面上，并且使用一個具有 多個凸出肋(未在圖中表示)的模具裝置(未在圖中表示)將高分子材料壓合。在此， 模具裝置上的多個凸出肋彼此的間的間隔可以相同也可以不同，其目的是為了與高 分子材料壓合之后，形成多個高寬比不同的貫穿孔。
此外，高分子材料也可以選擇使用注模方式(molding process)形成在載板 10上。同樣地，將一個具有多個凸出肋的模具裝置壓合在具有高分子材料的載板 10上，接著，再將高分子材料，例如環(huán)氧樹脂模封材料(Epoxy Molding Compound; EMC)，注入具有多個凸出肋的模具裝置與載板10的空間中，使得高分子材料形成 于載板10上。
接著，在完成高分子材料的程序后，可以選擇性地對高分子材料進行一烘烤程序，以使高分子材料固化。再接著，進行脫模程序，將具有多個凸出肋的模具裝置
與固化后的高分子材料分離以形成由多個凸出肋所形成的多個貫穿孔202及204 的封裝體20，其中，多個貫穿孔202及204是曝露出載板10的部份正面，且貫穿 孔202的高寬比大于貫穿孔204的高寬比，因此，在后續(xù)工序中貫穿孔202可以做 為芯片置放區(qū)，用以置放芯片(未在圖中表示)；以及貫穿孔204是用以形成多個導(dǎo) 電柱(未在圖中表示)做為后續(xù)工序中芯片堆棧的連接組件。
接著，使用切割刀(未顯示于圖中)在封裝體20的表面上形成多條切割道210， 同樣如圖2所示。在此實施例中，每一切割道210的深度為0.5 1密耳(mil)， 而切割道210的寬度則為5至25微米。在一較佳實施例中，此切割道210可以是 相互垂直交錯，并且可以作為實際切割芯片時的參考線。
接著，圖3是表示將多個芯片置放在具有封裝體的載板上的示意圖。首先，是 將先前的晶片切割成多個芯片30，然后將每一個芯片30的主動面朝上；接著，使 用取放裝置(未于圖中顯示)由主動面將每一個芯片30吸起并且將每一個芯片30 的背面置放在己曝露出的載板10的部份正面上；由于，每一個芯片30的主動面上 均配置有多個焊墊302，因此，取放裝置可以直接識別出每一個芯片30其主動面 上的每一個焊墊302的位置；當取放裝置要將芯片30放置于載板10上時，可以再 通過載板10上的位置，將每一個芯片30精確地放置于載板10的已曝露的正面上， 且通過封裝體20環(huán)覆于每一個芯片30的四個面。因此，當多個芯片30重新配置 在載板10上時，就可以將芯片30準確地放置于載板10上；另外，通過封裝體20 上由多個貫穿孔202曝露的載板10正面所構(gòu)成的芯片配置區(qū)來重新置放多個芯片 30，可以由在芯片配置區(qū)的相對位置來提高芯片重新配置時的準確性。
此外，在本實施例中，在每一個芯片30的背面上還包含一層黏著層40，其目 的是當每一個芯片30置放在已曝露的載板10的正面(芯片容置區(qū))上時，可以使每 一個芯片30的背面通過黏著層40固接在己曝露的載板10的正面上，此黏著層40 的材料為具有彈性的黏著材料，例如硅橡膠(siliconerubber)、硅樹脂(silicone resin)、彈性PU、多孔PU、丙烯酸橡膠(acrylic rubber)或是芯片切割膠。
接著，圖4是表示多個圖案化的第一保護層形成在封裝體上的截面示意圖。如 圖4所示，多個圖案化的第一保護層的形成方法包括:先將第一保護層(未在圖中表 示)覆蓋在封裝體20以及每一個芯片30上；接著，再利用半導(dǎo)體工藝，形成第一 圖案化的光阻層(未在圖中表示)在第一保護層上；接下來，進行蝕刻步驟，移除部 份的第一保護層以形成圖案化的第一保護層502在封裝體20上，并且曝露出每一個芯片30的主動面上的多個焊墊302及多個貫穿孔204。在此實施例中，第一保 護層的材料為錫膏(paste)或是二階段熱固性膠材(B-stage)。
緊接著，在確定每一個芯片30的多個焊墊302的位置之后，即可使用傳統(tǒng)的 重布線工序(Redistribution Layer; RDL)于每一個芯片30所曝露的多個焊墊 302上，形成多個扇出的圖案化的金屬線段602，其中每一個圖案化的金屬線段602 的一端與每一個芯片30的主動面上的多個焊墊302電性連接，及部份多條圖案化 的金屬線段602的另一端是以扇出方式形成在圖案化的第一保護層502上，且同時 填滿多個貫穿孔204以形成導(dǎo)電柱610。在此，多個圖案化的金屬線段602的形成 步驟包括:先形成一金屬層60在圖案化的第一保護層60上且覆蓋所曝露的焊墊 302及填滿多個貫穿孔202以形成多個導(dǎo)電柱610，如圖5所示；接著，執(zhí)行半導(dǎo) 體工藝，形成另一圖案化的光阻層(未在圖中表示)在金屬層60上；蝕刻以移除部 份金屬層60，以形成多個扇出的圖案化的金屬線段602，其中部份圖案化的金屬線 段602的一端電性連接多個芯片30的主動面的多個焊墊302，部份多個圖案化的 金屬線段602的另一端是以扇出方式形成在圖案化的第一保護層502上，如圖6 所示。
接著，是利用半導(dǎo)體工藝，于多個扇出的圖案化的金屬線段602上形成第二保 護層70，以覆蓋每一個芯片30的主動面及每一個扇出的圖案化的金屬線段602， 如圖7所示；接著，同樣利用半導(dǎo)體工藝，在第二保護層70上并且對應(yīng)于每一個 圖案化的金屬線段602的向每一個芯片30的主動面外側(cè)延伸的表面上，形成多個 開口 704;其中，在多個圖案化的第二保護層702上形成多個開口 704以曝露出每 一個扇出的圖案化的金屬線段602的表面的步驟包含利用半導(dǎo)體工藝，先形成一 圖案化的光阻層(未在圖中表示)在第二保護層70上方；接著，蝕刻以移除部份第 二保護層70，以形成一圖案化的第二保護層702，且形成多個開口 704以曝露出每 一個扇出的圖案化的金屬線段602的另一端的一表面，如圖8所示。在此，第二保 護層的材料同樣可以是錫膏(paste)或是二階段熱固性膠材(B-stage)。
接著，圖9,是表示在己曝露的每一個扇出的圖案化的金屬線段的另一端的表 面上形成多個圖案化的UBM層的截面示意圖。如圖9所示，是在曝露出的每一個扇 出的圖案化的金屬線段602的另一端的表面上，以濺鍍(sputtering)的方式形成一 UBM層(未在圖中表示)；接著，利用半導(dǎo)體工藝，在UBM層上形成一圖案化的光阻 層(未在圖中表示)，然后，利用蝕刻以移除部份IIBM層，以形成多條圖案化的UBM 層802在曝露出的每一個扇出的圖案化的金屬線段602的表面上，且與多個圖案化的金屬線段602電性連接；在本實施例中的UBM層802的材料可以是Ti/Ni或是 Ti/W。
最后，再于每一個圖案化的UBM層802上形成多個導(dǎo)電組件90，以便作為芯 片30對外電性連接的接點；其中，此導(dǎo)電組件90可以是金屬凸塊(metal bump) 或是錫球(solder ball);且可通過多個圖案化的UBM層802與多條圖案化的金屬 線段602電性連接，如圖IO所示。然后，移除載板10之后即可對封裝體進行最后 的切割。在本實施例中，以單一芯片做為切割單位，以形成一個個完成封裝工序的 芯片，如圖ll所示。
接著，于圖12中，是表示芯片堆棧的封裝結(jié)構(gòu)的示意圖。在本實施例中，是 將已完成封裝、且各自獨立的芯片30上下堆棧，其堆棧方式是通過上層已完成封 裝的芯片30的導(dǎo)電柱610的導(dǎo)電端點610A與下層已完成封裝的芯片的導(dǎo)電組件 90形成電性連接，以形成一堆棧結(jié)構(gòu)。其中，在上層己完成封裝的芯片30的導(dǎo)電 柱610的導(dǎo)電端點610A與下層已完成封裝的芯片的導(dǎo)電組件90的間還包含一連接 焊墊92。
接著，圖13是表示由多個不同功能及尺寸的芯片所構(gòu)成的系統(tǒng)級封裝 (System-In-Package; SIP)的俯視圖。在此，這些芯片是不同尺寸及功能的芯片， 其至少包含微處理裝置(microprocessor means) 30A、存儲器裝置(memory means) 30B或是存儲器控制裝置(memory controller means) 30C;其中每一個芯片 30A、 30B、 30C的主動面上具有多個焊墊302A、 302B、 302C,且在每一芯片30A、 30B、 30C的焊墊302A、 302B、 302C上形成多條金屬線段602，以串聯(lián)或是并聯(lián)的 方式電性連接相鄰的芯片30A、 30B、 30C并與導(dǎo)電組件90電性連接。
圖14至圖21是表示形成系統(tǒng)級封裝結(jié)構(gòu)的各步驟流程圖。圖14是表示將不 同尺寸及功能的芯片置放在具有封裝體的載板上的示意圖。如圖14所示，同樣地， 是先在載板10上形成具有多個不同高寬比的貫穿孔的封裝體20，在此具有多個不 同高寬比的貫穿孔的封裝體20的形成方法的前所陳述的方法相同，在此不再多加 贅述，要說明的是，封裝體20內(nèi)的貫穿孔的大小是對應(yīng)于要設(shè)置在載板IO上的芯 片30A、 30B、 30C大小。接著，與先前陳述相同，是將具有不同功能的晶片進行切 割，以形成多個具有不同尺寸及功能的芯片30A、 30B、 30C，然后將每一個不同功 能的芯片30A、 30B、 30C的主動面朝上；接著，使用取放裝置(未在圖中顯示)由 主動面分別將每一個不同功能及尺寸的芯片30A、 30B、 30C吸起，并且將每一個不 同功能的芯片30A、 30B、 30C的背面置放在已曝露出的載板10的部份正面上；由于，每一個不同功能的芯片30A、 30B、 30C的主動面上均配置有多個焊墊302A、 302B、 302C，因此，取放裝置可以直接識別出每一個芯片30A、 30B、 30C其主動面 上的每一個焊墊302A、 302B、 302C的位置；當取放裝置要將每一個不同功能的芯 片30A、 30B、 30C放置于載板10上時，可以再通過載板10上的位置，將每一個不 同功能的芯片30A、 30B、 30C精確地放置于載板10的己曝露的正面上。因此，當 多個具有不同功能的芯片30A、 30B、 30C重新配置在載板IO上時，就可以將每一 個不同功能的芯片30A、 30B、 30C準確地放置于載板10上；另外，通過封裝體20 上由多個貫穿孔曝露的載板10正面所構(gòu)成的芯片配置區(qū)來重新置放多個不同功能 的芯片30，可以由在芯片配置區(qū)的相對位置來提高芯片重新配置時的準確性。
此外，在本實施例中，在每一個不同功能的芯片30A、 30B、 30C的一背面上還 包含一黏著層40，其目的是當每一個不同功能的芯片30A、 30B、 30C置放至己曝 露的載板10的正面上時，可以使每一個不同功能的芯片30A、 30B、 30C的背面固 接于已曝露的載板10的正面上。在此實施例中，黏著層40的材料為具有彈性的黏 著材料，其可以是硅橡膠(silicone rubber)、硅樹脂(silicone resin)、彈 性PU、多孔PU、丙烯酸橡膠(acrylic rubber)或是芯片切割膠。
接著，圖15是表示多個圖案化的第一保護層形成在封裝體上的示意圖。其形 成方法包括先將第一保護層(未在圖中表示)形成在封裝體20以及每一個不同功 能的芯片30A、 30B、 30C上；接著，再利用半導(dǎo)體工藝，形成一圖案化的光阻層(未 在圖中表示)在第一保護層上；接下來，蝕刻以移除部份第一保護層以形成圖案化 的第一保護層502在封裝體20上，并且曝露出每一個不同功能的芯片30A、 30B、 30C的主動面上的多個焊墊302A、 302B、 302C，及曝露出多個貫穿孔204。在此， 第一保護層的材料可以是錫膏(paste) 、 二階段熱固式膠材(B-stage)或是 polyimide。
緊接著，在確定每一個不同功能的芯片30A、 30B、 30C的多個焊墊302A、 302B、 302C的位置之后，即可使用傳統(tǒng)的重布線工序(Redistribution Layer; RDL)于 每一個不同功能的芯片30A、 30B、 30C所曝露的多個焊墊302A、 302B、 302C上， 形成多個扇出的圖案化的金屬線段602，其中每一個圖案化的金屬線段602的一端 與每一個不同功能的芯片30A、 30B、 30C的主動面上的多個焊墊302A、 302B、 302C 電性連接，及部份多條圖案化的金屬線段602的另一端是以扇出方式形成在圖案化 的第一保護層502上，且同時填滿多個貫穿孔204以形成多個導(dǎo)電柱610。在此， 多個圖案化的金屬線段602的形成步驟包括:先形成一金屬層60在圖案化的第一保護層60上，且覆蓋所曝露的焊墊302及填滿多個貫穿孔202，以形成多個導(dǎo)電柱 610，如圖16所示；接著，執(zhí)行半導(dǎo)體工藝，形成另一圖案化的光阻層(未在圖中 表示)在金屬層60上；蝕刻以移除部份金屬層60，以形成多個扇出的圖案化的金 屬線段602，其中部份圖案化的金屬線段602的一端電性連接每一個不同功能的芯 片30A、 30B、 30C的主動面的多個焊墊302A、 302B、 302C，部份多個圖案化的金 屬線段602的另一端是以扇出方式，形成在圖案化的第一保護層502上，如圖17 所示。
接著，是利用半導(dǎo)體工藝，于多個扇出的圖案化的金屬線段602上形成第二保 護層70，以覆蓋每一個不同功能的芯片30A、 30B、 30C的主動面及每一個扇出的 圖案化的金屬線段602，如圖18所示；接著，同樣利用半導(dǎo)體工藝，在第二保護 層70上并且對應(yīng)于每一個圖案化的金屬線段602的向每一個不同功能的芯片30A、 30B、 30C的主動面外側(cè)延伸的表面上，形成多個開口；其中，在多個圖案化的第 二保護層702上形成多個開口以曝露出每一個扇出的圖案化的金屬線段602的表面 的步驟包含:利用半導(dǎo)體工藝，先形成一圖案化的光阻層(未在圖中表示)在第二保 護層70上方；接著，蝕刻以移除部份第二保護層70，以形成一圖案化的第二保護 層702，形成多個開口以曝露出每一個扇出的圖案化的金屬線段602的另一端的一 表面，如圖19所示。在此，第二保護層的材料可以是錫膏(paste) 、 二階段熱固性 膠材(B-stage)或是polyimide。
接著，圖20，是表示在曝露出的每一個扇出的圖案化的金屬線段的另一端的 表面上形成多個圖案化的UBM層的示意圖。如圖20所示，是在曝露出的每一個扇 出的圖案化的金屬線段602的另一端的表面上，以濺鍍(sputtering)的方式形成一 UBM層(未在圖中表示)；接著，利用半導(dǎo)體工藝，在UBM層上形成一圖案化的光阻 層(未在圖中表示)，然后，利用蝕刻以移除部份UBM層，以形成多條圖案化的UBM 層802在曝露出的每一個扇出的圖案化的金屬線段602的表面上，且與多個圖案化 的金屬線段602電性連接；在本實施例中的UBM層802的材料可以是Ti/Ni或是 Ti/W。
最后，再于每一個圖案化的UBM層802上形成多個導(dǎo)電組件90，以便作為每 一個不同功能的芯片30A、 30B、 30C對外電性連接的接點；其中，此導(dǎo)電組件90 可以是金屬凸塊(metalbu即)或是錫球(solder ball);且可通過多個圖案化的UBM 層802與多個圖案化的金屬線段602形成電性連接。最后，將載板10移除，即可 以完成多芯片的封裝結(jié)構(gòu)，如圖21所示。雖然本發(fā)明以前述的較佳實施例揭露如上，然而其并非用以限定本發(fā)明，任何 熟悉本技術(shù)的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作出種種等同 的改變或替換，因此本發(fā)明的專利保護范圍須視本說明書所附的本申請權(quán)利要求范 圍所界定的為準。
權(quán)利要求
1.一種芯片的封裝方法，包含提供一載板，具有一正面及一背面；形成一封裝體在該載板的該正面上，且具有多個貫穿孔在該封裝體內(nèi)以曝露出該載板的部份正面；貼附一芯片在該載板上，是將該芯片的一主動面朝上，且該芯片的一背面通過一黏著層貼附在該載板的已曝露的該正面上；形成一圖案化的第一保護層在該封裝體及在該芯片的部份主動面上，且曝露出該芯片的該主動面的這些焊墊及曝露出這些貫穿孔；形成一金屬層覆蓋在部份該圖案化的第一保護層上且填滿這些貫穿孔，并與該芯片的該主動面上的這些焊墊形成電性連接；形成一圖案化的第二保護層在該圖案化的第一保護層上且覆蓋部份該金屬層以曝露出該金屬層的部份表面；形成多個圖案化的UBM層在已曝露的該金屬層的該部份表面上，且與該金屬層形成電性連接；形成多個導(dǎo)電組件，是將這些導(dǎo)電組件通過這些圖案化的UBM層與該金屬層形成電性連接；及移除該載板，以形成一芯片封裝結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求l所述的封裝方法，其特征在于形成這些貫穿孔的方法包括 形成一高分子材料層在該載板的該正面上；覆蓋一模具裝置至該高分子材料層上，是通過該模具裝置的多個凸出肋向下與該高分子材料層壓合；及脫離該模具裝置，以形成該封裝體，且在該封裝體內(nèi)具有多個貫穿孔并曝露出該載板的部份正面；
3. —種芯片的封裝結(jié)構(gòu)，包括一芯片，其一主動面上配置有多個焊墊及其一背面具有一黏著層； 一封裝體，其環(huán)覆該芯片的四個面以曝露出該芯片的該主動面的這些焊墊且具 有多個貫穿孔在該封裝體內(nèi)；一圖案化的第一保護層，其形成在該封裝體的部份表面及部份該芯片的該主動面上，且曝露出該芯片的該主動面的這些焊墊及這些貫穿孔；一金屬層，其覆蓋該圖案化的第一保護層的部份表面且與該芯片的該主動面上 的這些焊墊形成電性連接且填滿這些貫穿孔； 一圖案化的第二保護層，其覆蓋 于該圖案化的第一保護層及部份該金屬層上且曝露出該金屬層的部份表面；多個圖案化的UBM層，其形成在己曝露的該金屬層的該部份表面及該圖案化的 第二保護層的部份表面上，且與該金屬層形成電性連接；及多個導(dǎo)電組件，形成在這些圖案化的UBM層上且通過這些圖案化的UBM層與該 金屬層形成電性連接。
4. 一種芯片封裝的堆棧結(jié)構(gòu)，包含多個芯片，每一該芯片的一主動面上均配置有多個焊墊及每一該芯片的一背面 具有一黏著層；一封裝體,其環(huán)覆每一該芯片并曝露出每一該芯片的該主動面的這些焊墊且具有多個貫穿孔在該封裝體內(nèi)；一圖案化的第一保護層，其形成在該封裝體的部份表面及每一該芯片的部份該 主動面上，且曝露出每一該芯片的該主動面的這些焊墊；一金屬層，其覆蓋在該圖案化的第一保護層的部份表面及每一該芯片的該主動 面上的這些焊墊形成電性連接，且填滿這些貫穿孔以形成多個導(dǎo)電柱，其中貫穿該 封裝體的這些導(dǎo)電柱的一端形成一導(dǎo)電端點；一圖案化的第二保護層，其覆蓋于該圖案化的第一保護層及部份該金屬層上且 曝露出該金屬層的部份表面；多個圖案化的UBM層，其形成在已曝露的該金屬層的該部份表面及該圖案化的 第二保護層的部份表面上，且與該金屬層形成電性連接；多個導(dǎo)電組件，形成在這些圖案化的UBM層上且通過這些圖案化的UBM層與該 金屬層形成電性連接；及一芯片堆棧結(jié)構(gòu)，是將該第一芯片上的這些導(dǎo)電端點電性連接至該第二芯片的 這些導(dǎo)電組件上。
5. 根據(jù)權(quán)利要求4的堆棧結(jié)構(gòu)，其特征在于這些芯片是相同功能及尺寸大小 的芯片。
6. 根據(jù)權(quán)利要求4的堆棧結(jié)構(gòu)，其特征在于這些芯片是不同功能及尺寸大小 的芯片。
7. —種多芯片的封裝方法，包含提供一載板，具有一正面及一背面；形成一封裝體在該載板的該正面上，且具有多個貫穿孔在該封裝體內(nèi)以曝露出 該載板的部份正面；貼附多個芯片在該載板上，是將每一該芯片的一主動面朝上，且每一該芯片的 一背面通過一黏著層貼附在該載板的已曝露的該正面上；形成一圖案化的第一保護層在該封裝體及在這些芯片的部份該主動面上，且曝 露出這些芯片的該主動面的這些焊墊及曝露出這些貫穿孔；形成一金屬層覆蓋在部份該圖案化的該第一保護層且填滿這些貫穿孔以形成 多個導(dǎo)電柱，并與該芯片的該主動面上的這些焊墊形成電性連接，其中貫穿該封裝 體的這些導(dǎo)電柱的一端形成一導(dǎo)電端點；形成一圖案化的第二保護層在該圖案化的第一保護層上且覆蓋部份該金屬層 以曝露出該金屬層的部份表面；形成多個圖案化的UBM層在己曝露的該金屬層的該部份表面上，且與該金屬層 電性連接；形成多個導(dǎo)電組件，是將這些導(dǎo)電組件通過這些圖案化的UBM層與該金屬層形 成電性連接；移除該載板，以形成一芯片封裝結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的封裝方法，其特征在于形成這些貫穿孔的方法包括 形成一高分子材料層在該載板的該正面上；覆蓋一模具裝置至該高分子材料層上，是通過該模具裝置的多個凸出肋向下與 該高分子材料層壓合；及脫離該模具裝置，以形成該封裝體，且在該封裝體內(nèi)具有多個貫穿孔并曝露出 該載板的部份正面；
9. 一種多芯片的封裝結(jié)構(gòu)，包含多個芯片，每一該芯片的一主動面上具有多個焊墊且每一該芯片的一背面具有 一黏著層；一封裝體，其環(huán)覆每一該芯片并曝露出每一該芯片的該主動面的這些焊墊且具 有多個貫穿孔在該封裝體內(nèi)；一圖案化的第一保護層，其形成在該封裝體的部份表面及每一該芯片的部份該 主動面上，且曝露出每一該芯片的該主動面的這些焊墊；一金屬層，其覆蓋在該圖案化的第一保護層的部份表面及每一該芯片的該主動面上的這些焊墊以形成電性連接，且填滿這些貫穿孔以形成多個導(dǎo)電柱，其中貫穿 該封裝體的該導(dǎo)電柱的一端形成一導(dǎo)電端點；一圖案化的第二保護層，其覆蓋于該圖案化的第一保護層及部份該金屬層上且 曝露出該金屬層的部份表面；多個圖案化的UBM層，其形成在已曝露的該金屬層的該部份表面及該圖案化的 第二保護層的部份表面上，且與該金屬層形成電性連接；多個導(dǎo)電組件，形成在這些圖案化的UBM層上且通過這些圖案化的UBM層與該 金屬層形成電性連接，以形成一第一芯片封裝結(jié)構(gòu)；及一多芯片堆棧結(jié)構(gòu)，是將與該第一封裝結(jié)構(gòu)具有相同一結(jié)構(gòu)的一第二封裝結(jié)構(gòu) 的多個導(dǎo)電組件與電性連接至該第一芯片的這些導(dǎo)電端點上。
10.根據(jù)權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于這些芯片是不同功能及尺寸 大小的芯片。
全文摘要
本發(fā)明是一種芯片的封裝結(jié)構(gòu)及其形成方法，封裝結(jié)構(gòu)包括芯片，其主動面和背面分別配置有多個焊墊及黏著層；封裝體，環(huán)覆芯片的四個面以曝露出芯片的多個焊墊且形成有多個貫穿孔；圖案化的第一保護層，形成在封裝體的部份表面及部份芯片的主動面上，且曝露出該多個焊墊及多個貫穿孔；金屬層，覆蓋于圖案化的第一保護層的部份表面且與該多個焊墊形成電性連接且填滿多個貫穿孔；圖案化的第二保護層，覆蓋于圖案化的第一保護層及部份金屬層上且曝露出金屬層的部份表面；多個圖案化的UBM層，形成在已曝露的金屬層的部份表面及圖案化的第二保護層的部份表面上，且與金屬層形成電性連接；多個導(dǎo)電組件，形成在多個圖案化的UBM層上且通過其與金屬層形成電性連接。
文檔編號H01L21/50GK101615583SQ200810125048
公開日2009年12月30日 申請日期2008年6月25日 優(yōu)先權(quán)日2008年6月25日
發(fā)明者黃成棠 申請人:南茂科技股份有限公司;百慕達南茂科技股份有限公司