專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電(ESD, electrostatic discharge )保護(hù)裝置。更具 體的是，本發(fā)明涉及一種具有相對(duì)較低的觸發(fā)電壓(trigger voltage)和相對(duì)較 高的保持電壓(holding voltage)的ESD保護(hù)裝置。
背景技術(shù)：
現(xiàn)代半導(dǎo)體集成電路(ICs)的內(nèi)部電路對(duì)升電壓或升電流非常敏感， 并可能被升電壓或者升電流的施加所損壞，這些升電壓或升電流通常由靜電 荷的放電(或靜電放電，"ESD，，)引起。當(dāng)由ESD引起的升電壓或升電流到 達(dá)形成半導(dǎo)體IC的內(nèi)部電路的材料層時(shí)， 一層或多層絕緣膜可被電壓/電流 脈沖損壞或各種導(dǎo)電元件可被電壓/電流脈沖短路。這樣的損壞經(jīng)常毀壞半導(dǎo)
體IC。
為了防止這種現(xiàn)象，多數(shù)現(xiàn)代半導(dǎo)體IC加入的涉及其輸入/輸出(I/O) 電路的一些ESD保護(hù)方式。通常說(shuō)來(lái)，ESD保護(hù)設(shè)計(jì)為釋放與ESD相關(guān) 聯(lián)的高電壓(和合成電流(resulting current)),從而防止來(lái)自到達(dá)半導(dǎo)體 IC的內(nèi)部電路的潛在損壞影響。柵極接地的NMOS管(GGNMOS)或可控半 導(dǎo)體整流器(SCR)是用來(lái)實(shí)現(xiàn)ESD保護(hù)的常用元件。
圖1是在傳統(tǒng)ESD保護(hù)中使用的一種GGNMOS的示意性結(jié)構(gòu)圖。雙 n+區(qū)11和12在p型襯底10中形成并分離在柵極電極14兩側(cè)。p+區(qū)13在 距n+區(qū)12預(yù)定距離處形成，絕緣區(qū)15插置在n+區(qū)12和p+區(qū)13之間。I/O 端(DQ )連接到n+區(qū)11,同時(shí)n+區(qū)12、 p+區(qū)13和柵極電極14連接到第 一電壓(power voltage)(例如，所圖解的例子中的4妄地電壓Vss )。
對(duì)圖1中所示的GGNMOS的運(yùn)行進(jìn)行描述。
當(dāng)由ESD事件導(dǎo)致的高壓施加于I/O端DQ時(shí)，n+區(qū)11和p型襯底10 之間的p-n結(jié)發(fā)生擊穿，4吏得與高壓的施加相關(guān)聯(lián)的電流流過(guò)n+區(qū)11、 p型襯底10和p+區(qū)13。結(jié)果，正向偏壓被施加在p型襯底10和n+區(qū)12之間， 使得電流從I/O端DQ經(jīng)過(guò)n+區(qū)11 、 p型襯底10和n+區(qū)12流向地。
圖2是圖1所示GGNMOS的等效電路圖。雙n+區(qū)11和12與柵極電極 14分別構(gòu)成NMOS晶體管Nl的漏極、源極和柵極。n+區(qū)11和12與p型 襯底IO分別構(gòu)成結(jié)型晶體管Ql的集電極、發(fā)射極和基才及在圖2中，用"Rp" 標(biāo)示的元件表示與p型襯底IO相關(guān)的等效電阻。
現(xiàn)在對(duì)圖2所示的等效電路的運(yùn)行進(jìn)行描述。
如果大于n+區(qū)11和p型襯底IO之間p-n結(jié)發(fā)生擊穿的預(yù)定電壓的電壓 (即，觸發(fā)電壓)施加于I/O端DQ,電流流經(jīng)結(jié)型晶體管Ql的集電極和基 極和電阻Rp。由于此電流，結(jié)型晶體管Q1的基極電壓上升以導(dǎo)通結(jié)型晶體 管Ql,使得大量的電流從I/O端DQ經(jīng)過(guò)結(jié)型晶體管Ql流向地。
與前述一致，為了允許大量的電流流過(guò)，被GGNMOS占據(jù)的區(qū)域必須 相對(duì)地大。然而，鑒于目前正朝著半導(dǎo)體IC中更密集的元件集成發(fā)展，實(shí) 施此相對(duì)大的GGNMOS是困難的。由于這個(gè)原因，在類似的ESD保護(hù)電路 中，已經(jīng)建議SCR作為GGNMOS的可能的替代者。
圖3是與通常用在傳統(tǒng)的ESD保護(hù)中的那些SCR類似的SCR的示意 圖。n-阱21形成在p型襯底20中，并且n+區(qū)31和p+區(qū)32相互分隔開(kāi)的 形成于n-阱21中。n+區(qū)33以距p+區(qū)32預(yù)定距離形成為與n-阱21和p型 襯底20相接觸。隔離絕緣區(qū)30插置在n+區(qū)31與p+區(qū)32之間和p+區(qū)32 與n+區(qū)33之間。n+區(qū)34在距n+區(qū)33預(yù)定距離處形成，并且柵極電極40 形成于n+區(qū)33和n+區(qū)34之間的p型襯底20上。p+區(qū)35在距n+區(qū)34預(yù) 定距離處形成，并且絕緣膜30插置在n+區(qū)34和p+區(qū)35之間。I/O端DQ 連接到n+區(qū)31和p+區(qū)32，并且n+區(qū)34、 p+區(qū)35和4冊(cè)極電才及40連接到接 地電壓Vss。
現(xiàn)在對(duì)圖3所示SCR的運(yùn)行進(jìn)行描述。
如果與ESD事件相關(guān)聯(lián)的高壓施加于I/O端DQ, n-阱21和p型襯底 20之間的p-n結(jié)發(fā)生擊穿，使得電流流過(guò)n+區(qū)31、 n-阱21、 p型襯底20和 p+區(qū)35。從而，正向偏壓由電流施加于p+區(qū)32和n-阱21之間，使得電流 流過(guò)p+區(qū)32、 n-阱21和p型襯底20。此外，正向偏壓施加于p型襯底20 和n+區(qū)34之間，使得電流流過(guò)n-阱21 、 p型襯底20和n+區(qū)34。
7圖4是圖解圖3所示SCR的等效電路的電路圖。這里，n-阱21、 p型襯 底20和n+區(qū)34分別構(gòu)成結(jié)型晶體管Q1的集電極、基極和發(fā)射極。p+區(qū) 32 、 n-阱21和p型襯底20分別構(gòu)成結(jié)型晶體管Q2的集電極、基極和發(fā)射 極。n+區(qū)33、柵極電極40和n+區(qū)34分別構(gòu)成NMOS晶體管Nl的漏極、 柵極和源極。圖4中，"Rn"表示由n-阱21形成的等效電阻，并且"Rpl"表示 由p型襯底20形成的等效電阻。結(jié)型晶體管Ql連接在電阻Rn和接地電壓 Vss之間，結(jié)型晶體管Q2連接在I/0端DQ和電阻Rpl之間，結(jié)型晶體管 Ql的基極連接到結(jié)型晶體管Q2的集電極，結(jié)型晶體管Q2的基極連接到結(jié) 型晶體管Q1的集電極，NMOS晶體管Nl與結(jié)型晶體管Ql并聯(lián)連接，并 且接地電壓Vss施加于NMOS晶體管Nl的柵4足電阻Rn連接到I/O端DQ 并且電阻Rpl連接到接地電壓Vss。
圖5是進(jìn)一步圖解圖3和4中所示SCR的運(yùn)行的曲線圖。當(dāng)施加于I/0 端DQ的電壓小于觸發(fā)電壓Vt時(shí)，由于SCR具有相當(dāng)高的電阻值，電流不 可能流動(dòng)(圖5的曲線部分1 )。如果由于ESD事件，施加電壓上升超過(guò)觸 發(fā)電壓Vt時(shí)，n-阱21和p型襯底20之間的p-n結(jié)發(fā)生擊穿，使得電流在節(jié) 點(diǎn)A和B (參見(jiàn)圖4 )之間流動(dòng)并且I/O端DQ處的電壓由于急速反回現(xiàn)象 (snapback phenomenon )迅速降j氐(圖5的曲線部分2 )。當(dāng)流經(jīng)SCR的電 流增加超過(guò)保持電流Ih時(shí)，結(jié)型晶體管Ql和Q2均導(dǎo)通以釋放相對(duì)大的電 流(圖5的曲線部分3)。從而，當(dāng)結(jié)型晶體管Ql和Q2均導(dǎo)通時(shí)的I/0端 DQ處的視在電壓等于保持電壓Vh。
然而，當(dāng)在類似的區(qū)域尺寸中被實(shí)施時(shí)，圖3和4的SCRs能夠比圖1 和2的GGNMOS釋放更大數(shù)量的電流，但是它們通常經(jīng)受相對(duì)高的觸發(fā)電 壓Vt值和相對(duì)低的保持電壓Vh值。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供相對(duì)于傳統(tǒng)裝置具有降低的觸發(fā)電壓和升高的保 持電壓的ESD保護(hù)裝置。
在一個(gè)實(shí)施例中，本發(fā)明提供形成于第一導(dǎo)電型(FCT， first conductivity type)襯底中的靜電放電(ESD)保護(hù)裝置，并包括I/O端結(jié)構(gòu)和電流放電 結(jié)構(gòu)。I/O端結(jié)構(gòu)包括形成于襯底中的第二導(dǎo)電型(SCT, second conductivity type)的第一阱區(qū)；形成于第一阱區(qū)中的第一 SCT區(qū)和形成于第一阱區(qū)中并與第一SCT區(qū)隔開(kāi)的第一FCT區(qū)，第一SCT區(qū)和第一FCT區(qū)連接到1/0端； 以及形成為與第一阱區(qū)和襯底接觸的SCT的橋接區(qū)。電流放電結(jié)構(gòu)包括 形成在襯底中并通過(guò)柵極電極與橋接區(qū)分開(kāi)的第二 SCT區(qū)；形成于第二 SCT 區(qū)下面的襯底中的SCT區(qū)的第二阱區(qū)；形成于襯底中并且通過(guò)形成于襯底 中的第二FCT區(qū)與第二阱區(qū)分開(kāi)的SCT的第三阱區(qū)；^L間隔開(kāi)并形成于第 三阱區(qū)中的第三SCT區(qū)、第三FCT區(qū)和第四SCT區(qū)；以及形成于與第二 FCT區(qū)相對(duì)的第三阱區(qū)的一側(cè)的襯底中的第四FCT區(qū)。
在另一個(gè)實(shí)施例中，本發(fā)明提供形成于第一導(dǎo)電型(FCT)襯底中的多 指靜電放電(ESD)保護(hù)裝置，并包括置于第一和第二電流放電結(jié)構(gòu)之間的 中心的公用I/0端結(jié)構(gòu)。公用I/0端結(jié)構(gòu)包括形成于襯底中的第二導(dǎo)電型 (SCT)的第一阱區(qū)、形成于第一阱區(qū)中并連接到I/0端的第一SCT區(qū)、形 成于第一阱區(qū)中并在第一 SCT區(qū)的相對(duì)側(cè)上間隔開(kāi)的雙第一FCT區(qū)以及形 成為與第一阱區(qū)和襯底相接觸并通過(guò)一個(gè)雙第一FCT區(qū)與第一 SCT區(qū)分別 間隔開(kāi)的SCT雙橋接區(qū)。每個(gè)第一和第二電流放電結(jié)構(gòu)包括第二SCT區(qū)， 形成于襯底中并通過(guò)柵極電極與各個(gè)雙橋接區(qū)分隔開(kāi)；SCT區(qū)的第二阱區(qū)， 形成于第二 SCT區(qū)下面的襯底中；SCT的第三阱區(qū)，形成于襯底中并通過(guò) 形成于襯底中的第二 FCT區(qū)與第二阱區(qū)分隔開(kāi)；被間隔開(kāi)并形成于第三阱 區(qū)中的第三SCT區(qū)、第三FCT區(qū)和第四SCT區(qū)；和第四FCT區(qū)，形成于 與第二 FCT區(qū)相對(duì)的第三阱區(qū)的一側(cè)的襯底中。 一個(gè)耦合連接器電藕接第 一和第二電流放電結(jié)構(gòu)各自的第二 F C T區(qū)。
在另 一個(gè)實(shí)施例中，本發(fā)明提供制作在半導(dǎo)體襯底上并具有等效電路的 靜電放電(ESD)保護(hù)裝置，包括具有集電極、基極和發(fā)射極的第一結(jié)型 晶體管和具有集電極、基極和發(fā)射極的第二結(jié)型晶體管，其中第一結(jié)型晶體
管的集電極連接到第二結(jié)型晶體管的柵極，并且第一結(jié)型晶體管的柵極連接 到第二結(jié)型晶體管的發(fā)射極；將輸入/輸出(I/O)端連接到第一結(jié)型晶體管 的集電極的第一電阻，其中第二結(jié)型晶體管的集電極連接到1/0端；NMOS 晶體管，具有連接至地的柵極以及分別連接到第 一結(jié)型晶體管的集電極和發(fā) 射極的漏極和源極；將第二結(jié)型晶體管的發(fā)射極連接至地的第二和第三串聯(lián) 電阻；并聯(lián)的第一和第二電流放電路徑，其將共同連接的NMOS晶體管漏 極和第 一結(jié)型晶體管發(fā)射極連接至地。
在一個(gè)相關(guān)的方面，第 一電流放電路徑可以包括第四電阻和第 一結(jié)型二極管的串聯(lián)組合。
在另 一 個(gè)相關(guān)的方面，第二電流放電電路可以包括第五電阻和第二結(jié)型 二極管的串聯(lián)組合，或并聯(lián)電阻。
在另 一個(gè)實(shí)施例中，本發(fā)明提供制作在半導(dǎo)體襯底上并具有等效電路的
多指的靜電放電(ESD)保護(hù)裝置，其包括連接到公用輸入/輸出(I/O)端 的第一和第二電流放電結(jié)構(gòu)。第一和第二電流放電結(jié)構(gòu)的每一個(gè)包括具有
集電極、基極和發(fā)射極的第一結(jié)型晶體管和具有集電極、基極和發(fā)射極的第 二結(jié)型晶體管，其中第一結(jié)型晶體管的集電極連接到第二結(jié)型晶體管的柵 極，并且第一結(jié)型晶體管的柵極連接到第二結(jié)型晶體管的發(fā)射極；連接I/O 端到第一結(jié)型晶體管的集電極的第一電阻，其中第二結(jié)型晶體管的集電極連 接到I/0端；NMOS晶體管，具有連接至地的柵極以及分別連接到第一結(jié)型 晶體管的集電極和發(fā)射極的漏極和源極；將第二結(jié)型晶體管的發(fā)射極連接至 地的第二和第三串聯(lián)電阻；并聯(lián)的第一和第二電流放電路徑，將共同連接的 NMOS晶體管漏極和第一結(jié)型晶體管發(fā)射極連接至地；以及在第一和第二電 流放電結(jié)構(gòu)的每一個(gè)中在各自第二和第三串聯(lián)電阻之間電連接的耦合連接 器。


圖1為圖解作為傳統(tǒng)ESD保護(hù)裝置的GGNMOS的結(jié)構(gòu)的示意圖2為圖解圖1的GGNMOS的等效電路的電路圖3為圖解作為傳統(tǒng)ESD保護(hù)裝置的SCR的示意圖4為圖解圖3的SCR的等效電路的電路圖5為圖解圖3和4的SCR運(yùn)行的曲線圖6為圖解本發(fā)明實(shí)施例的ESD保護(hù)裝置的示意圖7為圖解圖6的ESD保護(hù)裝置的等效電路的電路圖8為圖解本發(fā)明另 一個(gè)實(shí)施例的ESD保護(hù)裝置的示意圖9為圖解圖8的ESD保護(hù)裝置的等效電路的電路圖10為傳統(tǒng)的ESD保護(hù)裝置和根據(jù)本發(fā)明實(shí)施例實(shí)施的ESD保護(hù)裝置
的運(yùn)行特性的對(duì)比曲線圖11為圖解本發(fā)明另一個(gè)實(shí)施例的作為ESD保護(hù)裝置的具有多指結(jié)構(gòu)
的SCR的示意圖；和圖12為圖解圖11的ESD保護(hù)裝置的等效電路的電路圖。
具體實(shí)施例方式
參考附圖對(duì)本發(fā)明的示范性實(shí)施例進(jìn)行描述。然而，本發(fā)明可以實(shí)現(xiàn)為 許多不同的形式并不應(yīng)僅解釋為限于所圖解的實(shí)施例。而是，這些實(shí)施例是 作為教例被介紹。在附圖中，為了清晰，層和區(qū)的厚度以及層與區(qū)的相對(duì)厚 度可能被夸大。在整個(gè)附圖和文字描述中，相同的附圖標(biāo)記表示相同或類似 的元件。
以下的實(shí)施例將以p型襯底為背景進(jìn)行描述。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到
類似的ESD保護(hù)裝置可以采用對(duì)于形成在其中的各種導(dǎo)電區(qū)具有傳導(dǎo)型翻 轉(zhuǎn)的n型襯底制作。不失普遍性，此后p型和n型導(dǎo)電性可以替換地用來(lái)指 代"第一導(dǎo)電型(first conductivity type)"或"FCT，，和"第二導(dǎo)電型(second conductivity type )，，或"SCT"。
圖6為圖解本發(fā)明實(shí)施例的ESD保護(hù)裝置的示意圖。這里，(第一阱區(qū)) n-阱21形成于p型襯底20中，并且(第一SCT區(qū))n+區(qū)31和(第一FCT 區(qū))p+區(qū)32相互隔開(kāi)地形成于n-阱21中。(SCT橋區(qū))n+區(qū)33以距p+區(qū) 32預(yù)定距離形成為接觸n-阱21及p型襯底20。隔離絕緣區(qū)30插置在n+區(qū) 31和p+區(qū)32之間，以及p+區(qū)32和n+區(qū)33之間。前述的是一個(gè)示范性的 1/0端結(jié)構(gòu)。
與1/0端結(jié)構(gòu)相關(guān)聯(lián)的是電流放電結(jié)構(gòu)。在圖6所圖解的實(shí)施例中，電 流;改電結(jié)構(gòu)包括(第二SCT區(qū))n+區(qū)34,形成于距n+區(qū)33的預(yù)定距離處； 和柵極電極40，形成于n+區(qū)33和n+區(qū)34之間的p型襯底20上。(第二FCT 區(qū))p+區(qū)36形成于距n+區(qū)34預(yù)定距離處，絕緣區(qū)30插置在n+區(qū)34和p+ 區(qū)36之間，并且(第二阱區(qū))n-阱22形成在p型襯底20中的n+區(qū)34之下。 (第三阱區(qū))n-阱23形成于距p+區(qū)36的預(yù)定距離處，并且(第三SCT 區(qū))n+區(qū)37、(第三FCT區(qū))p+區(qū)38和(第四SCT區(qū))n+區(qū)39形成于n-阱23中。(第四FCT區(qū))p+區(qū)35形成于距n+區(qū)39預(yù)定距離處的p型襯底 20中。隔離絕緣區(qū)30插置在p+區(qū)36和n+區(qū)37之間、n+區(qū)37和p+區(qū)38 之間、p+區(qū)38和n+區(qū)39之間以及n+區(qū)39和p+區(qū)35之間。I/O端DQ連
n+區(qū)31禾口 p+區(qū)32。才冊(cè)才及電才及40、 n+區(qū)37、 n+區(qū)39禾口 p+區(qū)35連才妻 到接地電壓Vss。 n+區(qū)34連接到p+區(qū)38。如圖6中所示，元件Q和②表示電流經(jīng)過(guò)其放電的^^徑。如果SCR具 有多指結(jié)構(gòu)，p+區(qū)36連接到各個(gè)手指，但是如果SCR不具有多指結(jié)構(gòu)，這 樣的連接可以省略。
現(xiàn)在對(duì)圖6中所示的SCR的運(yùn)行進(jìn)行描述。
圖6的SCR的運(yùn)行與先前在圖3的情況下所描述的運(yùn)行基本類似。然 而，由于p+區(qū)35和接地電壓Vss之間穿過(guò)另外形成的n-阱22的電流路徑 的阻抗增加，其效果在于電流增益增加且觸發(fā)電壓Vt降低，并且相應(yīng)結(jié)型 晶體管Ql的發(fā)射極區(qū)域增加。同樣，存在通過(guò)附加形成n+區(qū)37和39、 p+ 區(qū)38和n-阱23而增加保持電壓Vh的效果。也就是說(shuō)，電流放電在穿過(guò)n十 區(qū)34、 p+區(qū)38和n-阱23之后經(jīng)由n+區(qū)37和39 (路徑①或②)流向接地 電壓Vss。在此時(shí)，p+區(qū)38和n-阱23之間形成p-n結(jié)型二極管，由此保持 電壓Vh由p-n結(jié)型二極管的閾值電壓提高。
圖7是圖6中所示的ESD保護(hù)裝置的等效電路圖。這里，n-阱21、 p 型襯底20和n+區(qū)34分別構(gòu)成第一結(jié)型晶體管Ql的集電極、基極和發(fā)射極。 p+區(qū)32、 n-阱21和p型襯底20分別構(gòu)成第一結(jié)型晶體管Q2的集電極、基 極和發(fā)射極。n+區(qū)33、柵極電極40和n+區(qū)34分別構(gòu)成NMOS晶體管Nl 的漏極、柵極和源極。p+區(qū)38、 n-阱23分別構(gòu)成第一和第二結(jié)型二極管Dl 和D2。
也就是說(shuō)，結(jié)型二極管Dl是存在于路徑①中的二極管，通過(guò)路徑①電 流從p+區(qū)38釋放到n+區(qū)39，并且結(jié)型二極管D2是存在于路徑②中的二極 管，通過(guò)路徑②電流從p+區(qū)38釋放到n+區(qū)37。在圖7中，Rn表示n-阱21 的第一電阻，Rpl'表示p型村底20在n+區(qū)31和p+區(qū)36之間的部分的第 二電阻，Rp2表示p型襯底20在p+區(qū)36和p+區(qū)35之間的部分的第三電阻， Rl表示位于路徑①中n-阱23的第四電阻和R2表示位于路徑②中n-阱23 的第五電阻。
如果假設(shè)n-阱23的電阻的電阻值是Rnw ，那么由于每個(gè)電流路徑的長(zhǎng) 度大約是n-阱23長(zhǎng)度的一半，從而，Rl和R2的電阻值是Rnw/2。結(jié)型晶 體管Ql連接在電阻Rn和接地電壓Vss之間，結(jié)型晶體管Q2連接在I/Q端 DQ和電阻Rpl'之間，結(jié)型晶體管Ql的基極連接到結(jié)型晶體管Q2的集電 極，并且結(jié)型晶體管Q2的基極連接到結(jié)型晶體管Ql的集電極。NMOS晶 體管Nl與結(jié)型晶體管Ql并聯(lián)并且通過(guò)其柵極接收接地電壓Vss。電阻Rn連接到I/Q端DQ ，電阻Rp r串聯(lián)連接到電阻Rp2,并且電阻Rp2連接到 4妻;也電壓Vss。
對(duì)圖7中所示的SCR的運(yùn)行進(jìn)行描述，但是其與以上參考圖4和5所 描述的運(yùn)行基本類似。然而，由于圖6中所描述的n-阱22導(dǎo)致電阻RPr 的電阻值大于圖4的電阻Rpl的電阻值并且電阻Rp2串聯(lián)至電阻Rpl'，從 而結(jié)型晶體管Q1的基極與接地電壓Vss之間的電阻變大，因此觸發(fā)電壓Vt 降低。同樣，由于結(jié)型晶體管Ql的發(fā)射極區(qū)被n-阱22增加使得結(jié)型晶體 管Q1的電流增益增加，觸發(fā)電壓Vt有效地降低。同樣，結(jié)型二極管Dl和 電阻Rl在NMOS晶體管Nl和結(jié)型晶體管Ql以及接地電壓Vss之間與結(jié) 型二極管D2和電阻R2并聯(lián)。這樣，結(jié)型二極管Dl和D2以及電阻Rl和 R2的存在增加了保持電壓Vh。
然而，圖6和7的ESD保持裝置可能具有一個(gè)缺點(diǎn)在于由于添加結(jié)型 二極管Dl和D2觸發(fā)電壓Vt僅增加一點(diǎn)，并且由于電阻Rl和R2并聯(lián)，保 持電壓Vh不可能充分增加，因此降低了視在電阻。
圖8是圖解本發(fā)明另一個(gè)實(shí)施例的ESD保持裝置的示意圖。圖8中所 示的各個(gè)區(qū)之間的布局和關(guān)系類似于與圖6相關(guān)的之前所描述的布局和關(guān) 系。然而，代替n+區(qū)37連接到接地電壓Vss和柵極電極40的是n+區(qū)37連 接到n+區(qū)34和p+區(qū)38。
這樣，在圖8中，元件①和③又表示電流經(jīng)其可被;故電的電流路徑。然 而，至少電流路徑③不同于圖6中所示的SCR中所確定的電流路徑。與圖6 中的裝置一樣，如果SCR具有多指結(jié)構(gòu)，圖8中的p+區(qū)36可連接到各個(gè)手 指，但是，如果SCR不具有多指結(jié)構(gòu)，此連接可被省略。
現(xiàn)在對(duì)圖8中所示的進(jìn)行描述，但是其類似于與圖3和6相關(guān)的對(duì)ESD 保護(hù)裝置的運(yùn)行的描述。也就是說(shuō)，當(dāng)小于觸發(fā)電壓Vt的電壓施加于I/Q 端DQ時(shí)，由于其高阻態(tài)ESD保護(hù)裝置不可能允許電流流動(dòng)，但是在ESD 事件的情況下，當(dāng)高于觸發(fā)電壓的電壓被施加時(shí)，電流流動(dòng)以保護(hù)組成的半 導(dǎo)體IC的內(nèi)部電路和元件。同樣，當(dāng)1/Q端DQ的電壓下降并且I/Q端DQ 的電壓由于速返變成保持電壓Vh時(shí)，ESD保護(hù)裝置釋放大量的電流。
如圖6中所描述，n-阱22用于降低觸發(fā)電壓Vt。 n-阱23和形成在n-阱23中的p+區(qū)38、 n+區(qū)37和39用于提高保持電壓Vh并降低觸發(fā)電壓 Vt。也就是說(shuō)，在以上描述的運(yùn)行中產(chǎn)生的電流通過(guò)n+區(qū)34流到n+區(qū)37和p+區(qū)38。在此時(shí)，如果流動(dòng)的電流小，它將流經(jīng)n+區(qū)37、 1>阱23和11+ 區(qū)39(即，經(jīng)過(guò)路徑③)，使得觸發(fā)電壓Vt降低。也就是說(shuō)，如果流動(dòng)的電 流小，因?yàn)殡娏鳑](méi)有經(jīng)過(guò)p-n結(jié)，所以觸發(fā)電壓Vt降低。同樣，如果流動(dòng) 的電流增加，它將流經(jīng)p+區(qū)38、 n-阱23和n+區(qū)39 (即，經(jīng)過(guò)路徑①)，使 得保持電壓Vh由于p+區(qū)38和n-阱23之間的p-n結(jié)而增加。
這樣，在圖6所示的ESD保護(hù)裝置的情況下，放電電流在經(jīng)過(guò)n+區(qū)34、 p+區(qū)38和n-阱23 (即，經(jīng)過(guò)路徑①和②)之后經(jīng)由n+區(qū)37和39流向接地 電壓Vss，因此它必須經(jīng)過(guò)p+區(qū)38和n-阱23之間的p-n結(jié)。結(jié)果，保持電 壓增加，并且使得觸發(fā)電壓Vt增加一點(diǎn)。然而，在圖8所示的ESD保護(hù)裝 置的情況下，放電電流流經(jīng)路徑③而沒(méi)有經(jīng)過(guò)p-n結(jié)。這樣，當(dāng)流動(dòng)的電流 小時(shí)，有可能降低觸發(fā)電壓Vt,并且當(dāng)流動(dòng)的電流大時(shí)，由于電流流經(jīng)p-n 結(jié)(即，經(jīng)過(guò)路徑①)，有可能增加保持電壓Vh。
圖9是圖8的ESD保持裝置的等效電路圖。除用并聯(lián)電阻R3代替第二 結(jié)型二極管D2和第五電阻R2之外，其在結(jié)構(gòu)和操作特性方面是類似的。 在此，n-阱21、 p型襯底20和n+區(qū)34分別構(gòu)成結(jié)型晶體管Ql的集電極、 基極和發(fā)射極。p+區(qū)32、 n-阱21和p型襯底20分別構(gòu)成結(jié)型晶體管Q2的 集電極、基極和發(fā)射極。n+區(qū)33、柵極電極40和n+區(qū)34分別形成NMOS 晶體管Nl的漏才及、柵極和源極。p+區(qū)38和n-阱23形成結(jié)型二極管Dl。
圖9中，Rn表示n-阱21的電阻，Rpl'表示p型襯底20位于n+區(qū)31 和p+區(qū)36之間的部分的電阻，Rp2表示p型襯底20位于p+區(qū)36和p+區(qū) 35之間的部分的電阻，Rl表示存在于在p+區(qū)38和n+區(qū)39之間流動(dòng)的電流 ;改電^各徑①中的n-阱23的電阻，并且R3表示存在于n+區(qū)37和n+區(qū)39 之間的電流放電路徑③中的n-阱23的電阻。如果假設(shè)n-阱23的電阻值為 Rnw，那么Rl的電阻值是Rnw/2,并且R3的電阻值是Rnw。
對(duì)圖9中所示的ESD保護(hù)裝置的運(yùn)行進(jìn)行描述，但是其與圖4、 5和7 相關(guān)聯(lián)的被描述的運(yùn)行基本類似。也就是說(shuō)，如果由于ESD事件，施加在 所述I/Q端DQ上的電壓大于觸發(fā)電壓Vt,電流開(kāi)始流動(dòng)，并且當(dāng)電壓升至 保持電壓Vh時(shí)，結(jié)型晶體管Ql和Q2被導(dǎo)通以釋放大量的電流。
類似于與圖6相關(guān)聯(lián)的被描述的結(jié)論，電阻Rpl'和Rp2用于降低觸發(fā) 電壓Vt。
連接于結(jié)型晶體管Ql和接地電壓Vss之間的二極管Dl和電阻Rl與并聯(lián)電阻R3用來(lái)降低觸發(fā)電壓Vt并增加保持電壓Vh。也就是說(shuō)，在圖7的 ESD保持裝置的等效電路中，放電電流總是被允許流過(guò)二極管，使得觸發(fā)電 壓Vt增加。在圖9的ESD保持裝置的等效電路中，當(dāng)電流小時(shí)，控制其流 過(guò)電阻R3 (即，經(jīng)過(guò)圖8中的^各徑③)以防止觸發(fā)電壓Vt由于二4及管效應(yīng) 而被升高，從而降低觸發(fā)電壓Vt。然而，當(dāng)放電電流大時(shí)，其被控制以流過(guò) 二極管Dl和電阻Rl (即，經(jīng)過(guò)圖8中的路徑①)，使得保持電壓Vh由于 二極管Dl而被升高。同樣，在圖7的ESD保持裝置中,，電阻值分別為Rnw/2 的兩個(gè)電阻R1和R2并聯(lián)，但是圖9的ESD保持裝置中，提供了相對(duì)較大 的電阻值，從而增加了保持電壓Vh。
圖10是圖解示范性的傳統(tǒng)ESD保持裝置運(yùn)行和根據(jù)本發(fā)明實(shí)施例所實(shí) 施的ESD保持裝置運(yùn)行的各種模擬結(jié)果的曲線圖。圖10中，曲線(a)表示 如圖1中所示的傳統(tǒng)GGNMOS的運(yùn)行特性；曲線(b)表示如圖3中所示的傳 統(tǒng)SCR的運(yùn)行特性。比較起來(lái)，曲線(c)和(d)表示根據(jù)圖6和8中所示的本 發(fā)明實(shí)施例所分別實(shí)施的ESD保持裝置的運(yùn)行特性。
與傳統(tǒng)SCR(b)相比，以曲線(c)和(d)為特性的ESD保持裝置利用具有降 低的觸發(fā)電壓和增加的保持電壓Vh的SCR實(shí)現(xiàn)。此外，通過(guò)推斷之前的教 導(dǎo)(即，利用具有降低的觸發(fā)電壓Vt和增加的保持電壓Vh的GGNMOS )， 以曲線(c)和(d)為特性的ESD保護(hù)裝置可利用具有更好效果的GGNMOS來(lái) 實(shí)施。
圖11是圖解具有多指結(jié)構(gòu)并作為本發(fā)明再一個(gè)實(shí)施例的ESD保護(hù)裝置 實(shí)施的SCR的示意圖。圖11中，每個(gè)手指(例如，61和62)具有與例如 圖8中所示的ESD保護(hù)裝置相同的結(jié)構(gòu)。在所圖解的例子中，n+區(qū)31和n-阱21并入公用的I/O端結(jié)構(gòu)中，使得手指61和62使用公共的n+區(qū)31和 n-阱21。同樣，耦合連接器50通過(guò)電連接各個(gè)p+區(qū)36藕接手指61和62。 例如，利用導(dǎo)電金屬線實(shí)現(xiàn)耦合連接器50。
圖12是圖11中所示的ESD保護(hù)裝置的等效電路圖。每個(gè)手指61和62 具有與圖9中所示的ESD保護(hù)裝置的等效電路相同的結(jié)構(gòu)。
對(duì)圖11和12中所示的ESD保護(hù)裝置的運(yùn)行進(jìn)行描述。但是每個(gè)手指 61和62的運(yùn)行類似于圖8和9中所描述的電路的運(yùn)行。
如果一個(gè)手指中發(fā)生擊穿，使得電流流到p型襯底20，部分電流直接經(jīng) 過(guò)耦合連接器50流到與其中沒(méi)有發(fā)生擊穿的另一個(gè)手指相關(guān)聯(lián)的p型襯底20的部分。由于補(bǔ)給電流，其中沒(méi)有發(fā)生擊穿的另一個(gè)手指的結(jié)型晶體管
Ql允許電流流動(dòng)并且由于電流流經(jīng)結(jié)型晶體管Ql，其中沒(méi)有發(fā)生擊穿的另 一個(gè)手指的第二晶體管Q2也允許電流流動(dòng)。這樣，隨著電流逐漸升高，結(jié) 型晶體管Ql和Q2導(dǎo)通，并且其中沒(méi)有發(fā)生擊穿的另一個(gè)手指允許大部分 的電流流動(dòng)。此外，多指裝置中任何手指的運(yùn)行特性都是相同的。
也就是說(shuō)，在圖6的ESD保護(hù)裝置中，加入二極管以增加保持電壓Vh, 但是這可能使得觸發(fā)電壓Vt升高。然而，在圖8的ESD保護(hù)裝置中，當(dāng)電 流小時(shí)，電流流過(guò)電阻而沒(méi)有流經(jīng)二極管，乂人而，防止觸發(fā)電壓Vt升高并 帶來(lái)降低觸發(fā)電壓Vt的效果。同樣，當(dāng)電流大時(shí)，其流過(guò)二極管，使得具 有增加保持電壓Vh的效果。因?yàn)殡娏髁鬟^(guò)的路徑的電阻值增加，所以，與 圖6中所示的裝置相比，其具有增加保持電壓Vh的效果。如圖6、 8和11 中所示，可以優(yōu)選的額外形成n-阱(例如，圖6、 8和11中的元件22)以便 進(jìn)一步降低觸發(fā)電壓Vt。在多指結(jié)構(gòu)的情況下，提供耦合連接器50,并且 手指被配置以具有類似的電特性。圖11和12展示了作為圖8的ESD保護(hù) 裝置的具有多指結(jié)構(gòu)的SCR，但是該多指結(jié)構(gòu)也可運(yùn)用于圖6的ESD保護(hù) 裝置上。
在之前的示范性實(shí)施例中，已經(jīng)描述了與正的瞬變電壓相對(duì)應(yīng)的ESD 保護(hù)裝置，但是本公開(kāi)的范圍也包括具有負(fù)的瞬變電壓的ESD保護(hù)裝置。
同樣，已利用SCR實(shí)施了以上所描述的ESD保護(hù)裝置，但是，本發(fā)明 可以運(yùn)用于其它類型的ESD保護(hù)裝置。例如，如與圖IO相關(guān)的先前建議， 本發(fā)明的范圍包含采用GGNMOS所實(shí)施的ESD保護(hù)裝置，例如，圖1中所 示的。也即，通過(guò)n-阱23和形成于圖8的n-阱23中的n+區(qū)37、 p+區(qū)38 與n+區(qū)39形成于n+區(qū)34和p+區(qū)35之間，將n+區(qū)34連接到n+區(qū)37和 p+區(qū)38，并且將n+區(qū)39和p+區(qū)35連接到4妄地電壓Vss,與采用GGNMOS 所實(shí)施的傳統(tǒng)的ESD保護(hù)裝置相比，觸發(fā)電壓Vt可以降低并且保持電壓 Vh增加。
如以上所描述，提供的本發(fā)明實(shí)施例的ESD保護(hù)裝置降低觸發(fā)電壓、 增加結(jié)型晶體管的電流增益、和/或增加結(jié)型晶體管與電源節(jié)點(diǎn)之間的電阻。 另外，保持電壓由于附加二極管可能升高。
本發(fā)明的范圍在權(quán)利要求中闡明。
權(quán)利要求
1. 一種形成在第一導(dǎo)電型(FCT)襯底中的靜電放電保護(hù)裝置，并且包括輸入/輸出端結(jié)構(gòu)，其包括形成在所述襯底中的第二導(dǎo)電型(SCT)的第一阱區(qū)；形成在所述第一阱區(qū)中的第一SCT區(qū)和形成在所述第一阱區(qū)中并與所述第一SCT區(qū)隔開(kāi)的第一FCT區(qū)，所述第一SCT區(qū)和所述第一FCT區(qū)連接到輸入/輸出端；和形成為與所述第一阱區(qū)和所述襯底相接觸的SCT的橋接區(qū)；電流放電結(jié)構(gòu)，其包括形成在所述襯底中并通過(guò)柵極電極與所述橋接區(qū)分離的第二SCT區(qū)；形成在所述第二SCT區(qū)下面的襯底中的SCT區(qū)的第二阱區(qū)；形成在所述襯底中并通過(guò)形成在所述襯底中的第二FCT區(qū)與所述第二阱區(qū)分離的SCT的第三阱區(qū)；被分隔開(kāi)并形成在所述第三阱區(qū)中的第三SCT區(qū)、第三FCT區(qū)和第四SCT區(qū)；和形成在與所述第二FCT區(qū)相對(duì)的第三阱區(qū)的一側(cè)上的襯底中的第四FCT區(qū)。
2、 如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中所述第三FCT區(qū)和所 述第二 SCT區(qū)被電連接，并且所述柵極電極、所述第三和第四SCT區(qū)以及所述第四FCT區(qū)連接到電 源電壓。
3、 如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中所述第二和第三SCT 區(qū)以及所述第三FCT區(qū)^皮電連接，并且所述柵極電極、所述第四SCT區(qū)和所述第四FCT區(qū)連接到電源電壓。
4、 如權(quán)利要求1所述的靜電放電保護(hù)裝置，還包括將所述第一 FCT區(qū)與所述第一 SCT區(qū)和所述橋接區(qū)分離的各個(gè)絕緣區(qū)。
5、 如權(quán)利要求4所述的靜電放電保護(hù)裝置，還包括 分離所述第二阱區(qū)與所述第二FCT區(qū)的絕緣區(qū)；分離所述第三阱區(qū)與所述第二FCT區(qū)的絕緣區(qū)；在所述第三阱區(qū)中將所述第三FCT區(qū)與所述第三SCT區(qū)分離的絕緣區(qū)； 在所述第三阱區(qū)中將所述第四SCT區(qū)與所述第三FCT區(qū)分離的絕緣區(qū)；和分離所述第四FCT區(qū)與所述第四SCT區(qū)的絕緣區(qū)。
6、 一種形成在第一導(dǎo)電型(FCT)的襯底中的多指靜電放電保護(hù)裝置, 包括置于第一和第二電流放電結(jié)構(gòu)之間的中心的公共的輸入/輸出端結(jié)構(gòu)， 其中所述輸入/輸出端結(jié)構(gòu)包括形成在所述襯底中的第二導(dǎo)電型(SCT)的第一阱區(qū)；形成在第一阱區(qū)中的第一 SCT區(qū)；形成在所述第一阱區(qū)中并在所述第一 SCT區(qū)的相對(duì)側(cè)上間隔開(kāi)的 雙第一FCT區(qū)，所述第一SCT區(qū)和所述雙第一FCT區(qū)連接到輸入/輸出 端；和形成為與所述第 一 阱區(qū)和所述襯底相接觸并通過(guò)一個(gè)所述雙第一 FCT區(qū)與所述第一SCT區(qū)分別分離的SCT的雙橋4妻區(qū)； 其中所述第 一和第二電流放電結(jié)構(gòu)的每一個(gè)包括SCT區(qū)；形成在所述第二 SCT區(qū)下面的襯底中的SCT區(qū)的第二阱區(qū)； 形成在所述襯底中并通過(guò)形成在所述襯底中的第二 FCT區(qū)與所述第二阱區(qū)分離的SCT的第三阱區(qū)；被分隔開(kāi)并形成在所述第三阱區(qū)中的第三SCT區(qū)、第三FCT區(qū)和第四SCT區(qū)；形成在與所述第二 FCT區(qū)相對(duì)的第三阱區(qū)的一側(cè)的襯底中的第四 FCT區(qū)；和電藕接所述第一和第二電流放電結(jié)構(gòu)的各個(gè)第二 FCT區(qū)的耦合連 接器。
7、 如權(quán)利要求6所述的多指靜電放電保護(hù)裝置，其中，在所述第一和 第二電流放電結(jié)構(gòu)的每一個(gè)中，所述第三FCT區(qū)和所述第二 SCT區(qū)被電連 接，并且所述柵極電極、所述第三和第四SCT區(qū)和所述第四FCT區(qū)連接到電源電壓。
8、 如權(quán)利要求6所述的多指靜電放電保護(hù)裝置，其中，在所述第一和 第二電流放電結(jié)構(gòu)的每一個(gè)中，所述第二和第三SCT區(qū)和所述第三FCT區(qū) 被電連接，并且所述柵極電極、所述第四SCT區(qū)和所述第四FCT區(qū)被連接到電源電壓。
9、 如權(quán)利要求6所述的多指靜電放電保護(hù)裝置，還包括 將所述第一 FCT區(qū)與所述雙第一 SCT區(qū)分離的各個(gè)絕緣區(qū)；和 將所述雙第一 SCT區(qū)與各個(gè)所述雙橋接區(qū)分離的各個(gè)絕緣區(qū)。
10、 如權(quán)利要求9的靜電放電保護(hù)裝置，在所述第一和第二電流放電結(jié) 構(gòu)的每一個(gè)中還包括將所述第二阱區(qū)與所述第二 FCT區(qū)分離的絕緣區(qū)； 將所述第二FCT區(qū)與所述第三阱區(qū)分離的絕緣區(qū)； 在所述第三阱區(qū)中將所述第三SCT區(qū)與所述第三FCT區(qū)分離的絕緣區(qū)； 在所述第三阱區(qū)中將所述第三FCT與所述第四SCT區(qū)分離的絕緣區(qū)；和將所述第四SCT區(qū)與所述第四FCT區(qū)分離的絕緣區(qū)。
11、 一種制作在半導(dǎo)體襯底上并具有等效電路的靜電放電保護(hù)裝置，其 包括具有集電極、基極和發(fā)射極的第一結(jié)型晶體管以及具有集電極、基極和 發(fā)射極的第二結(jié)型晶體管，其中所述第 一結(jié)型晶體管的集電極連接到所述第 二結(jié)型晶體管的基極，并且所述第一結(jié)型晶體管的基極連接到所述第二結(jié)型 晶 體管的集電極；將輸入/輸出端連接到所述第 一結(jié)型晶體管的集電極的第 一 電阻，其中所 述第二結(jié)型晶體管的發(fā)射極連接到所述輸入/輸出端；NMOS晶體管，具有連接到電源電壓的柵極以及分別連接到所述第一結(jié) 型晶體管的集電極和發(fā)射極的漏極和源極；將所述第二結(jié)型晶體管的集電極連接到所述電源電壓的第二和第三串 耳關(guān)電阻；和并聯(lián)的第一和第二電流放電路徑，所述NMOS晶體管的源極和所述第 一結(jié)型晶體管的發(fā)射極共同連接到其上，使得電流釋放到所述電源電壓。
12、 如權(quán)利要求11所述的靜電放電保護(hù)裝置，其中所述第一電流放電 路徑包括第四電阻和第 一結(jié)型二極管的串聯(lián)組合。
13、 如權(quán)利要求12所述的靜電放電保護(hù)裝置，其中所述第二電流放電 路徑包括第五電阻和第二結(jié)型二極管的串聯(lián)組合。
14、 如權(quán)利要求12所述的靜電放電保護(hù)裝置，其中所述第二電流放電 路徑包括并聯(lián)電阻。
15、 一種制作在半導(dǎo)體襯底上并具有等效電路的多指靜電放電保護(hù)裝 置，其包括連接到公共輸入/輸出端的第 一和第二電流放電結(jié)構(gòu)，其中所述第 一和第 二電流;汶電結(jié)構(gòu)的每一個(gè)包括具有集電極、基極和發(fā)射極的第一結(jié)型晶體管和具有集電極、基極 和發(fā)射極的第二結(jié)型晶體管，其中所述第 一結(jié)型晶體管的集電極連接到 所述第二結(jié)型晶體管的基極，并且所述第一結(jié)型晶體管的基極連接到所 述第二結(jié)型晶體管的集電極；將所述輸入/輸出端連接到所述第一結(jié)型晶體管的集電極的第 一電 阻，其中所述第二結(jié)型晶體管的發(fā)射極連接到所述輸入/輸出端；NMOS晶體管，具有連接到電源電壓的柵極以及分別連接到所述第 一結(jié)型晶體管的集電極和發(fā)射極的漏極和源極；將所述第二結(jié)型晶體管的集電極連接到所述電源電壓的第二和第 三串^:電阻；和并聯(lián)的第一和第二電流放電路徑，所述NMOS晶體管的源極和所 述第 一結(jié)型晶體管的發(fā)射極共同連接到其上，使得電流釋放到所述電源 電壓；和在第一和第二電流放電結(jié)構(gòu)的每一個(gè)中，在各個(gè)第二和第三串聯(lián)電 阻之間電連接的耦合連接器。
16、 如權(quán)利要求15所述的多指靜電放電保護(hù)裝置，其中所述第一電流 放電路徑包括第四電阻和第 一結(jié)型二極管的串聯(lián)組合。
17、 如權(quán)利要求16所述的多指靜電放電保護(hù)裝置，其中所述第二電流 放電路徑包括第五電阻和第二結(jié)型二極管的串聯(lián)組合。
18、 如權(quán)利要求16所述的多指靜電放電保護(hù)裝置，其中所述第二電流 放電路徑包括并聯(lián)電阻。
全文摘要
一種包括輸入/輸出端結(jié)構(gòu)和電流放電結(jié)構(gòu)的靜電放電(ESD)保護(hù)裝置。該電流放電結(jié)構(gòu)包括通過(guò)柵極電極與橋接區(qū)分離的導(dǎo)電區(qū)，形成在該導(dǎo)電區(qū)下面的阱區(qū)，通過(guò)另一個(gè)導(dǎo)電區(qū)與該阱區(qū)分離的另一個(gè)阱區(qū)，和通過(guò)另一個(gè)阱區(qū)實(shí)施雙電流放電路徑的多個(gè)附加的導(dǎo)電區(qū)。
文檔編號(hào)H01L27/04GK101290933SQ20081012581
公開(kāi)日2008年10月22日 申請(qǐng)日期2008年1月23日 優(yōu)先權(quán)日2007年1月23日
發(fā)明者姜明坤, 宋基煥 申請(qǐng)人:三星電子株式會(huì)社