專利名稱：多芯片電子系統(tǒng)的制作方法
多芯片電子系統(tǒng)
駄領域
本發(fā)明通常涉及電子系統(tǒng)，并且特別地涉及以集成電路("ic")的形式 實現(xiàn)的、集鵬兩個或多個芯片中的電子系統(tǒng)。
背景技術：
"多芯片?！姥?或MCM，也被稱為SIP ("系統(tǒng)級封紫'，也就是被包含在 單^M裝中的電子系統(tǒng))在本領域是公知的，它由兩個或多個IC組成，這兩個 或多個IC分別組成電子系統(tǒng)的子系統(tǒng)，集成在各自的芯片中并且被包含在單個 封裝中。
SIP通常選擇性地用于被命名為SOC ("芯片上系統(tǒng)'，也就是被集鵬單 個芯片上的完整電子系統(tǒng))的系統(tǒng)中，其中構成要實現(xiàn)的電子系統(tǒng)的全部電路 部件都被集 單個芯片中。
在SOC中，集成在單個芯片中的IC可以包括例如離制器或微處理器， 和/微對言號鵬器(DSP)，由一個或多個不同類型存儲塊(例如只讀存儲器 (ROM)、隨機存取存儲器(RAM)以及非易失性存儲器，例如閃^^M)組成 的存儲器，用來存儲通過例如,制器必須執(zhí)行的程序，該微控制器支配SOC 的運行，還包括電源(例如電壓調節(jié)器和電荷泵)管理塊以及肖,使IC與外部 通信的所有電路。
不同鄉(xiāng)的SOC可在市場上得到，例如用戶定制設計("全定制')SOC或 可以被外部用戶(例如在觀場可編程門陣列",FPGA的情況下)編程的具有可
編程功能的soc。無論如何，soc通常被通過利用單個的、非常復雜的制&:
藝流程將電路元件集^E單個芯片上來實現(xiàn)，因為它必須包括實現(xiàn)彼此非常不 同的元件所有必需的階段。
帝'JigX藝的復雜性構成了 soc的一，點，那就是在制itx藝可完成的產(chǎn) 量方面具有很強的影響。另外，"全定制"型soc呈現(xiàn)出高開發(fā)財，這在已完
成的電子系統(tǒng)的總生產(chǎn)i^方面具有重大影響。
SIP沒有呈現(xiàn)出上面提到的缺點，因為如同提到的它們包括兩個或多個芯片，在這些芯片中的每一個都有一個各自的集成電路被集成，依靠一套專門(ad
hoc)的制紅藝，適合用于執(zhí)fi^:自己的功能，獨立于集鵬包含于同一^#寸
裝中的其它芯片的集成電路。例如，在一個芯片中微控制器或微處理器或者DSP 被集成，在另一個芯片中RAM被集成，還有在另外一個芯片中ROM或閃存被 集成。
在SIP中，每一個IC包括一個功能電路核心，其適于實現(xiàn)該集成電路必需 的特定功能，但是大量的服務電路構造(service circuit structure)也被集成到每 一個芯片中，其與功能電路核心(functional circuit core)交互(interact)。
例如，在微控制器盼瞎況下，功能電路核心由中央處理單元(所謂的CPU) 構成，在存儲裝置的情況下，功能電路核心包括存儲單元矩陣；在另外一種存 儲器的情況下，服務電路構造包括所有適于管理由存儲，執(zhí)行的操作的電路 元件，這些操作中典型地有數(shù)據(jù)讀出操作以及，在存儲器是可編程的地方進行 的 寫入和擦除操作；服務構造典型地包括例如適于產(chǎn)生在存儲器寫A/擦除 操作期間使用的操作電壓的電荷泵，用于訪問存儲單元的譯碼電路以及用于將 芯片和外部環(huán)境接口的輸入和輸出緩沖器。在IC是微控制器的情況下，服務電 路結構也包括輸A/輸出緩沖器。
申請人觀察到服務電路構造的每個芯片上的集成通常是不方便的，因為它 導致了材料面積的增加，并且在用于便攜式設備(例如在MP3裝置中和在蜂窩 電話中)的系統(tǒng)中尤其如此，在這些設備中^>空間占有是非常重要的。
另外，經(jīng)常發(fā)生的是服務電路構造被設計用來滿足與那些IC的功能電路核 心的需求相比較不嚴格的需求。換句話說，服務電路構造被通過不同于涉及功 能電路核心的、更為寬松的設計規(guī)貝訴糊造工藝來實現(xiàn)；將IC的功能核心和服 務電路構造集成在同一個芯片上的結果是在生產(chǎn)過程期間使用的平版印刷 (她ographic)的設備沒有發(fā)揮出它們最好的性能事實上在一個IC中經(jīng)常只有 50%的性能被服務電路構造表現(xiàn)出來。

發(fā)明內容
申請人發(fā)現(xiàn)一種用于上述問題的可能的解決方案，包括將電子系統(tǒng)集成到 不同芯片上，分離組成該電子系統(tǒng)的子系統(tǒng)和子系統(tǒng)本身的可能部件，以及將 那個或那些由于其結構和/或功能性質，可以被兩個或多個其它子系統(tǒng)共享的子系統(tǒng)集成在同一個芯片上。
例如，根據(jù)本發(fā)明的一個實施例，通常集成在不同芯片中的、在旨集成 的IC芯片上排它的專用于該芯片上功能電路核心柳艮務電路構造，被替換為至 少部，成在一個或多個分離的芯片上并且被該電子系統(tǒng)的兩個或多個IC所共
這樣，不僅可能節(jié)約面積，因為復制電路構造的需要被避免，或者無論如 何它被減少了，而且可能發(fā)揮平版印刷的設備的最好的性能；事實上，最復雜 和昂貴的設備可以被主要地專用于根據(jù)更為嚴格的規(guī)則設計的子系統(tǒng)的集成， 例如存儲矩陣，而對于專用于根據(jù)更為寬松的規(guī)則設計糊艮務電路構造的IC的 實現(xiàn)，前述的產(chǎn)生設備可以被使用，它的成本早己被攤銷。
特別地，本發(fā)明提供了一種如同在獨立權利要求中闡明的解決方案。
本發(fā)明的有禾贖施例在,AM權禾腰求中闡明。
詳細地，本發(fā)明的一個方面提出了一種適于執(zhí)行相應功能并且包含至少第一 子系統(tǒng)和第二子系統(tǒng)的電子系統(tǒng)，其中該第一子系統(tǒng)和第二子系統(tǒng)能夠通過多 個電連接可操作的互相耦合以執(zhí)行該系統(tǒng)的功能。該第一子系統(tǒng)和第二子系統(tǒng) 被分別集成到第一材料芯片和第二材料芯片上，而且所述多個電連接包括多個 實現(xiàn)在所述第一和第二芯片的至少一個中的導電通孔并適于當該第一和第二芯 片疊加時實現(xiàn)相應多個芯片間電連接。
一和第二芯片疊加時實現(xiàn)相應多個芯片間電連接。
應多個芯片間電連接。
根據(jù)下面的一個實施例的詳細描述，本發(fā)明的這些和其它方面以及優(yōu)點將 變得清楚，該實施例完全是作為非限定性的示例，描述將被參照附圖進行，其 中


圖1示出了一個傳統(tǒng)的SIP;
圖2示意性;tte出了根據(jù)本發(fā)明的一個實施例的電子系統(tǒng)；
圖3A示意性i標出了根據(jù)本發(fā)明的另一個實施例的電子系統(tǒng)；
圖3B示出了根據(jù)本發(fā)明的一個實施例的一個存儲器區(qū)段的原理的構造；
圖4示出了根據(jù)本發(fā)明的一個實施例的電子系統(tǒng)的示范性應用情景；圖5示出了根據(jù)本發(fā)明的一個實施例的電子系統(tǒng)的另一個示范性應用情景。
具體實施例方式
在下面的描述中，圖中類似的或同樣的元件被用同樣的附圖標記表示。
參照圖1 ， 一個傳統(tǒng)的SIP 100被示出。該SIP 100包括一個芯片支架或'芯 片載體"110，兩個(如同在本例子中)或多個芯片115，被方1S在支架115的上 表面120上；密封層(圖中未示出)覆蓋兩個(或多個)芯片115，密封它們。 支架110包括多個接觸墊125。芯片115也包括多個接觸墊130，它們ffl31導線 135電連接到支架110的接觸墊125。
針芯片115集成適用于執(zhí)fi^們自己的功能的各自的IC，從而實5鵬體 電子系統(tǒng)的不同子系統(tǒng)。
為了這個目的，每賴成在一個芯片115中的IC包括功能電路揚。、，適于 實現(xiàn)IC所需的功能，以及大量棚艮務電路構造，用于管理同一芯片上的不同操 作，與功能電路核心交互(interact)。
^E^f考慮的例子中，參照包含有兩個存儲器IC的電子系統(tǒng)，在集成在通用 芯片115上的存儲器IC中，功能電路核心包含存儲單元矩陣，而服務電路構造 包括所有適合于管理將在存儲裝置上執(zhí)行的數(shù)據(jù)讀出和其上提供的數(shù)據(jù)寫入和 擦除的操作的電路；例如，服務電路構造代表性地包括適用于產(chǎn)生在存儲器寫 A/擦除操作期間使用的操作電壓的電荷泵，用于譯碼地址以訪問存儲單元的電 路以及用于將單獨芯片和外部環(huán)境交互的輸入和輸出緩沖器。這弓l起每個芯片 115所占用的面積相當大的增加，因為許多電路構造被復制，而且制紅藝效率 不足的問題在前面所述的內容中也強調了 。
另外，齡導電線弓l入寄生效應(例如寄生電容)，該效應引起在電子系統(tǒng) 運行期間4頓的信號的頻率相當大的M^，從而斷氏了它的辦性能。
集鵬芯片115中的IC可以被i頓例如能夠實現(xiàn)最小溝道長度等于90納 米的金屬氧化物半導體(MOS)晶體管的互補金屬氧化物半導體(CMOS)技 術來實現(xiàn)。在裝置的制造過程中，并且特別是在微平板印刷被執(zhí)行的過程這一 階段，只有存儲單元矩陣實際上需要能夠在半導體材料晶片上壓印(impress)最小 尺寸(在所考慮的例子中，90納米)的幾何圖形的微平板印刷高級工藝。相反，在存儲器剩余部分(也就是服務電路構造部分)裝置被通過與那些用于存儲單
元矩陣相比明顯更大的最小尺寸(例如，200納米)來實現(xiàn)。在這種情況中，由 于剤線置的構造被在單個過程階段壓印，平版印刷設備的分辨能力不能有效 使用，因此存儲裝置的生產(chǎn)成本顯著增加。
類似的考慮適用于氧化物擴散過程被執(zhí)行的過程階段。在集成到通用 (generic)芯片115的IC中，月艮務電路構造被利用具有比用于實現(xiàn)存儲單元的 晶體管的氧化物的厚度低大約一個數(shù)量級的厚度的氧化物的MOS晶體管來實 現(xiàn)。例如，譯碼電路和輸A/輸出緩沖器可以包括具有厚度在3納米到4納^ 間的氧化物的晶體管，而用于存儲單元的氧化物具有大約10納米的厚度。既然 這樣，在制造過程期間，對于每個存^^S兩種類型的氧化物都不得不被形成 在半導體晶片的旨面積上，并且然后它們需要被從不需要它們的地方移除， 這增加了制造工藝的復雜性和成本并且使己實現(xiàn)的電子系統(tǒng)的最后產(chǎn)率處于不 利。
根據(jù)本發(fā)明的一個實施例，上面提到的問題由于與適用于SOC中的方法相 反的方法而至少部分被解決。
參照圖2，根據(jù)本發(fā)明的一個實施例的示例性的電子系統(tǒng)200被示出，包 含兩個或多個IC,集成在兩個或多個各自的芯片2爪(其中iy..n，在本示例中 n=4)上。特別地，芯片21(^—個堆疊在另一個上面，并且它們最好安裝在一個 芯片支架215上(例如，包含由不同材料，像塑料、陶瓷^SM材料形成的許 多層的多層基板(substmte)，例如在己知的稱為"球柵陣列"或BGA的封裝技術 中^頓的鄉(xiāng))上。最后，多個芯片210i中的一個，被定位在堆疊的芯片210, 的頂部，其包括例如M^接線W連接到支架215上提供的相應多個接觸墊Ps 的接觸墊Pc。
在^芯片210i上各自的IC被集成，其可以包括模擬和/或數(shù)字電路，并
且實5M用電子系統(tǒng)200的不同子系統(tǒng)。在本發(fā)明的一個實施例中，集;teffl
用芯片210i上的IC M5i針對該IC的帝臘的最優(yōu)化專用工藝流程制造。不同的 芯片210i， ^h具有集成的各自的IC，然后裝配在一起以形成電子系統(tǒng)200。 可以觀察到，在本發(fā)明的一些實施例中，從功能角度來說，兩個或多個芯片21A 可以集成利用同樣的制造工藝流程實現(xiàn)的類似或同樣的IC。
在下面的描述中，用于指示一個堆疊在另一個上面的芯片210i的下標被假定為根據(jù)遠離支架215而增加(即從底部向上)。
在這里所考慮的本發(fā)明的示范性實施例中，許多(兩個或多個)堆疊的芯 片21(^中集成有構成完整電子系統(tǒng)200的IC，該堆疊的芯片210i包括放置在堆 疊的頂部或通常在堆疊的芯片末端部的芯片，在本例中是芯片2104，以及一個 或多個在支架215和末端芯片2104之間堆疊的芯片，均用210t表示，在本例中 是芯片210!-2103。
例如，電子系統(tǒng)200是包含多個存儲器IC的存儲體；然而，這不是被規(guī) 定為對本發(fā)明的限定，由于根據(jù)本發(fā)明的解決方案可以被應用到3131使用兩個 或更多芯片(例如，包含有微鵬器、微控制器、DSP的電子系統(tǒng)，以及模擬 和數(shù)字IC的任意組合，例如射頻收發(fā)器IC與存儲器IC和/或微控制器、微處理 器、DSP集成電路相結合)實現(xiàn)的其它任何電子系統(tǒng)。
在每個芯片上，不僅電子電路可以被集成，而且通常的不同性能的系統(tǒng)(微 機械系統(tǒng)，微電子-機械系統(tǒng)和電子系統(tǒng))也可以，例如MEMS ("微機電系統(tǒng)') 和MOEMS ("微光機電系統(tǒng)，)，這些系統(tǒng)將半導體IC的電氣的/電子的特性與 機械的、機電的以及光學的特性相結合。例如，用于應用于數(shù)字處理的圖像的 投影的MEMS或MOEMS可以被集成在一個或多個芯片上。在這種情況下，集 成在芯片上的MEMS或MOEMS包含用于驅動、過濾以及可能放大光線以獲得 彩色圖像的元件(例如移動的微傲巨陣)。
然而，在下面的描述中，簡明起見，將假設在不同芯片210i中僅實現(xiàn)電子 IC，并且特別地，就像已經(jīng)提到過的，適用于實現(xiàn)完全的存儲裝置的IC。
集ite屬于存儲裝置200的多個210t的芯片210i中的IC包括存儲元件或單 元的矩陣220，例如非易失性存儲元件，例如閃存型，所述多個210t在本例中是 芯片21(V2103。更詳細地，形成集成到每個芯片210沖的存《齢巨陣220的閃存 型存儲元件是例如電可編程存儲元件，并且^存儲元件可以由例如浮柵MOS 晶體管組成，該晶體管存儲有由它的閾值電壓( 于被存儲在它的浮柵中的 電荷)定義的邏輯值。在可選實施例中，非易失性存儲元件可以是不同的，例 如鐵電元件，或者相，件，或者它們的組合，或者可以是易失性存儲元件， 例如DRAM或SRAM存儲單元。
在這里考慮的例子中，集成在多個210t的通用芯片上的存儲矩陣220被分 為兩個或多W矩陣或存儲區(qū)段(memory sector) 225。區(qū)段225可以是例如能夠^i蟲尋址的。例如，如果集鵬多個210t的芯片上的存儲器IC是閃存型，如 我們所知它不允許3^存儲元件的擦除，通用區(qū)段225可以^可以被同0^f 除的存儲單元的塊。
詳細地，在通用存儲區(qū)段225中存儲單元被按多個行和多個列布置，每一 行被連接到相應的字線WL，并且每一列被連接至湘應的位線Bl。
根據(jù)本發(fā)明的一個實施例，在集鵬屬于多個210t的通用芯片2爪上的IC 中，其中的矩陣220被再分的每個區(qū)段225的字線WL和位線BL ffiil金屬或 多晶硅或其它材料的導電條(conductive strip)被連接到相應組的導電通孔 (throughhole) ("Ml^"(throughvia)) 23(^ (在本例中n=1..3);每個通孔電連接 多個210t的芯片210,的上表面23&和同一芯片210i的下表面2叫。
通孔230m可以被實現(xiàn)形成充分深的挖掘(excavation)^l芯片，隨后用導 電材料(例如，Cu)填充。用于形成通孔230m的一種可行技術是例如在 K.Takahashi等人"Process Integration of 3D Chip Stack with Vertical Interconnection" 中所描述的。特別地，適舒形成導電通孔230m的挖掘被通雖它的上表面235, 開始直到到達對應下表面240,水平來蝕刻芯片210,的S^實現(xiàn)。挖掘的壁隨后 被用一層電介質覆蓋，并且最終被用選定的導電材料填充?；迦缓蟊黄矫婊?， 一直到露出(uncover)挖掘的底部，以使得形鵬芯片210i的上表面235,和下 表面2叫之間的電接觸。ffi31S種技術，可形成導電通孔，例如是正方形皿， 具有的10拜左右的邊，并被以20拜左右的間距間隔開。然而，在本發(fā)明的可 選實施例中，導電通孔230m可以是不同的微并且上面提供的它們的尺寸和間 距僅僅是作為示例性的，因為這些量可能取其它值。
芯片2104 (在所考慮的例子中，指在芯片210,的堆疊中占據(jù)頂端位置的芯 片)包括服務電路構造245，其包含用于管理存^^S200的電路和與外部環(huán)境 接口的電路。月艮務電路構造245特另抱括電源管理單元250，控制單元255以及 譯碼系統(tǒng)260。特別地，電源管理單元250適^F提供用于管理存皿置200 上的各種操作的偏壓(例如，從IV到13V的電壓)而控制單元255適合于提 供用作驅動存儲裝置200的不同子系統(tǒng)的控制言號。
譯碼系統(tǒng)260用于響應從剤^g200外部接收的地址碼來訪問存儲單元， 并且它包含多個4，也址譯碼和選擇塊265以及多個列地址譯碼和選擇塊270，分 別用于存儲區(qū)段225的字線WL和位線BL的選擇。在本發(fā)明的一個實施例中，與被沿著芯片2叫的堆疊的同一直線Y0方爐的與區(qū)段225關聯(lián)的行地址譯碼和 選擇±央265以及列地址譯碼和選擇塊270也被沿著直線Y0方爐。然而，本發(fā)明 的可選實施例中《fi也址譯碼和選擇決265以及列地址譯碼和選擇i央270可以占 據(jù)不同的位置。
為了訪問屬于區(qū)段225的存儲單元，^^Tt也址譯碼和選擇塊265包含多 個fiH畢碼和選擇信號端，所述fiH畢碼和選擇信號端通過金屬或多晶硅或其它材 料的導電條，電連接到形自芯片2104中的相應組的導電通孔275m (這些通孔 具有，例如，與通孔230h的特性相似的特性)。同樣地，齡列地址譯碼和選 掛央270包含多個列譯碼和選擇信號端，所述列譯碼和選擇信號端連接至U形成 在芯片2104中的相M孔275m。連接到多個fiH畢碼和選擇信號端的相應端的每 個通 L 275inilil導電路徑(conductive path)(在下面也被稱為"芯片間連接") 電連接到集皿多個210t的一個芯片210,中的存儲區(qū)段225的相應字線WL， 該導電路徑使用形成在多個芯片210t的芯片2m中的通 L230m。同樣地，連接 到多個列譯碼和選擇信號端的相應端的^NI L275mM^CT通孔230in的芯片 間連接電耦合到集成在多個210t的一個芯片210,中的存儲區(qū)段225的相應的位 線BL。值得注意的是，為了形成非鄰近芯片間的芯片間連接，例如芯片210, 和芯片2104，提供中間通孔280，其具有例如與通 L 230m的特性類似的特性并 且形皿待連接的兩個非鄰近芯片間的一個或多個中間芯片(例如，在所示的 例子中，芯片2102和2103)中^g的位置。
特別地，例如為分別連接形ite芯片2104上的行和/或列選擇信號端到字線 WL和芯片2叫上的位線BL， :使用芯片2104中的通孔27541、芯片2103和 2102中的中間孔280以及芯片210,中的通孔230n實現(xiàn)芯片間連接，以形成實現(xiàn) 月艮務電路構造245和存儲區(qū)段225之間的電連接的導電路徑。
在可選實施例中，與支架215接觸的芯片2叫可以包含用于接觸形成在芯 片2104中的導電通孔的簡單表面接觸區(qū)域(沒有導電通孔)，以接收操作信號。
在圖2中用點劃線Ym (在所考慮的例子中，m=1..3)示出了沿著點劃線 實現(xiàn)的在屬于通孔23(U勺組的每個通孔和屬于通孔275m的組的相^l L之間的 芯片間連接。類似的考慮用于位線BL，每條位線通過導電路徑被連接到譯碼系 統(tǒng)260 ，使用彼J1W準且連接的相M孔來形成該導電路徑。
值得注意的是，考慮至矚于多個210t的通用芯片2叫(例如芯片210》的通用區(qū)段225的通用字線WL，芯片間電連接允許與區(qū)段225相關的字線WL 電連接到譯碼系統(tǒng)260。這樣，在存儲單元上執(zhí)行的操作的管理被委托纟^皿 芯片2104中的服務電路構造，并且不必提供局部集成在屬于多個210t的每一個 芯片上的服務電路構造。特別地，根據(jù)本發(fā)明的實施例，服務電路構造的復制 被減少，以致于不僅可能節(jié)約芯片面積，還可能JOT于集成電子裝置200的不 同子系統(tǒng)的平版印刷設備發(fā)揮到最好；事實上，最復雜和最昂貴的設備主要地 用于存儲矩陣的集成，那是公認的比實現(xiàn)服務電路需要使用更高的集成規(guī)模和 更嚴格的設計規(guī)則；為了實現(xiàn)用于服務電路構造的IC，該IC使用更寬松的規(guī)則 設計，進程生成設備可以被鵬。
為了育,明確地選擇存儲區(qū)段225，堆疊中的每個芯片210,的位置是如此 的，以使得沿著所示方向的通孔230m、通孔280和通孔275J司實現(xiàn)一致；換句 話說，將字線WL和/或位線BL與譯碼系統(tǒng)260連接的通 L 230in被以這樣的方 式布置在每個芯片210,中，從而與屬于相同區(qū)段和不同區(qū)段的不同字線和/或位 線相關的相M L不相符。
形J^E通用芯片210,中的通孔的數(shù)量從芯片210"相對于芯片2104 g端， 在所示的例子中，位于堆疊的芯片的底部)開始逐漸增多，直到位于堆疊的芯 片2爪的頂部的芯片21()4。特別地，由于芯片間電連接允許將服務電路構造245 與字線WL和位線BL電連接，芯片2104中實現(xiàn)的通孔的數(shù)目與剤線置200 中被提供的字線WL禾口位線BL的數(shù)目的總和相一致。
在當前的例子中，為了實現(xiàn)在沿著線Y1-Y3的通孔間的芯片間電連接，不 同技術可以被^柳，例如芯片間連接過程4頓凸塊結合(bump bonding),例如 用Cu。
在圖2中，也由例子示出了一部分在兩個芯片21(\ (例如芯片2102和2103) 的通 Lt間的芯片間電連接的放大細節(jié)。為互連屬于兩個芯片的通孔，在上面 的芯片2103 (離芯片2104更近)上實現(xiàn)接觸墊285，例如用Cu，當經(jīng)受合適的 高溫(例如，350°C)持續(xù)預定時間間隔(例如，60s)時它部^h熔化，直接附 著于涂敷下面的芯片2102的通孔的導電層，這樣實現(xiàn)所需的芯片間電連接。
芯片2爪可以具有例如等于50jum的厚度和可以被隔開例如等于10jum的 距離。特別地，兩個通用芯片210J司的間隔可以用電介質材料填充，例如低粘 度樹脂。在本發(fā)明的另外的實施例中，集成有服務電路構造245的芯片可以占據(jù)芯 片堆疊中最低的位置(也就是，最接近支架215的位置)。在這種情況下，芯片 2104的下表面2404M31直接附著于支架215的接觸墊的通孔組電連接到它的上 表面2354，使用接觸墊，例如用Cu，不需要提供導線W到接觸墊Ps的連接。
根據(jù)本發(fā)明的一個實施例，通孔的使用允許連接集成在更多的芯片中的 IC，每個IC形成電子系統(tǒng)的不同部分，不受已知電連接技術柳艮制，沒有損失 該系統(tǒng)的操作頻率，并且也可能實現(xiàn)在一個芯片和另一個芯片之間交換大量的 信號。事實上，根據(jù)本發(fā)明的解決方案允許將其上實現(xiàn)有服務電路構造(例如 譯碼和選擇電路260)的芯片電連接到在其上集成了功能電路核心(例如存儲單 元的矩陣220)的一個或多個芯片，由于ffi31將導電通 L用作互聯(lián)手段這個事實， 使芯片間的大量(也就是一千或更多數(shù)量級)電連接的實現(xiàn)成為可能，事實上 這是使用導線所不可能實現(xiàn)的。由于電子系統(tǒng)的不同部分被集成在不同的芯片 上這一事實，系統(tǒng)操作速度或通過導電通孔在一個芯片和另一個芯片之間交換 的操作信號的頻率事實上也是不受損失的，這是^ffl連接線代替所不可能的。
換句話說，當M形自不同芯片上的IC的電連接的已知技術，例如ffi31
導線連接，由于不同子系統(tǒng)之間的信號線的數(shù)量很多，禾n/或信號切換頻率增加，
將電子系統(tǒng)分為多個子系統(tǒng)，以集成在不同的芯片上是不切實際的，這是為什 么許多子系統(tǒng)總是集自同一個芯片中的原因，正是由于本發(fā)明克月艮了這些限 制。
根據(jù)本發(fā)明這里描述的實施例的結構允許充分地，電子系統(tǒng)200的律隨 工藝的效率，由于系統(tǒng)的部件，例如相較于構成該系統(tǒng)的功能電路核心的部件， 可以被以更低廉的價格和低端的裝置制造的服務電路構造245，被一起放置在一 個(或多個)月艮務芯片(在所考慮的例子中為芯片2104)中，而該系統(tǒng)的其余 部件，即功能電路核心，在技術上的需要更為先進和高級，因此更為昂貴，通 過專用的工藝，以更為有效的方式開發(fā)平版印刷裝置(不應該是未充分利用于 實現(xiàn)小集成密度構造)，被集鵬3te的芯片(在本例中為芯片210r2103)中。 這樣，集皿旨芯片中的集成電路的制造工藝的可獲得產(chǎn)量顯著增加。
ffl31將通用電子系統(tǒng)的服務電路構造一起放置在一個或多個專用芯片(例 如芯片2104)中，也育,顯著地減少由系統(tǒng)的功能電路核心代替集成在其中的 通用芯片(例如屬于多個210t的通用芯片21(U所占的面積。總體上，該電子系統(tǒng)導致更為緊湊，并且，因皿于用在需要M^所占空間的場合。
根據(jù)本發(fā)明的一個實施例，另一個優(yōu)勢在于，育,^^j^組成電子系統(tǒng) 的不同芯片中的IC的功能保持區(qū)分，因此，相較于電子系統(tǒng)集鵬單一芯片上
的情況，使故障可能最小化。相較于soc解決方法，生產(chǎn)成本也M4、了。
根據(jù)本發(fā)明的一個實施例，芯片21(^在半導體材料的晶片上實現(xiàn)。制成之 后，該晶片被切割成單獨的芯片210,。
制it^后，并且更適宜的是在裝te前，集成在芯片中210i的IC被測試， 以證實它們的功能，并且特別地，以確保它們不是有缺陷的。特別地，在測試 的過程中，關于全局或局部的物理故障(例如不期望出現(xiàn)的短路和擊穿現(xiàn)象) 的信息以及集成在芯片210丄的每個IC的操作通?？梢员唤沂境鰜?，從而只有 滿足預定需要的芯片傳給下一個工藝階段并且被裝配以形成電子系統(tǒng)200。
imt也，至少部分ic的測試被在晶片級、在被切割成芯片之ttrm行(在晶
片級的測試被稱為"電晶片分類"(Electrical Wafer Sort)或EWS)。
例如，在非易失性半導條M^S的情況下(例如閃存的情況下)，為了評 價它的正確操作，EWS測試被在*芯片上執(zhí)行，在該芯片中存儲矩陣220被 實現(xiàn)。
根據(jù)本發(fā)明的一個實施例，為了執(zhí)行EWS測試，^柳了為該目的而特別 設計的測試晶片，在測試期間，它被放置在待測晶片上。特別地，測試晶片包 括相應于m^寺測芯片210i的測試區(qū)域。在^這樣的區(qū)域中，觀賦晶片特別 包括接觸墊，該接觸墊適于由用于執(zhí)行該測試的(微機械)探針來接觸，用于 執(zhí)行該測試該觀賦即是用于給/從集成在待觀賦芯片上的集成電路提供/接收測 試其功能所必須的電源和電信號。每個接觸墊通過在須賦晶片中被實現(xiàn)的另外 的導電通孔被電連接到待測試芯片210i的通孔。在測試晶片中實現(xiàn)的該導電通 孔被以這樣的方式布置，以便當兩個晶片(測試晶片和待觀U試晶片)疊加時， 與待測試的那些芯片210i相一致，換句話說，形成在觀賦晶片中的該導電通孔 ilt盾芯片210,的通孔的配置。
本發(fā)明的岡lj才描述的實施例的一些變形是可能的，也有一些本發(fā)明的可選 的實施例。
在圖3A中總是Mil舉例的方式示出了一個可選的實施例； 一個示例性電 子系統(tǒng)300包括兩個或多個IC，分別集成在芯片310i(其中i^..11，在所示的例子中n4)上。特別地，芯片310i—個堆疊在另一個上，如同在之前的實施例 中，并且^i:也它們被安裝在芯片支架315上。
在^集成了各自的IC的芯片310,上，可以包括模擬和/或數(shù)字電路以及 實現(xiàn)電子系統(tǒng)300的不同子系統(tǒng)。
在所考慮的例子中，電子系統(tǒng)300是存儲裝置；然而，這并不意贈對本 發(fā)明的限制，由于根據(jù)本發(fā)明的解決方案可以被用到其它可以通過4吏用兩個或 多個芯片(例如，包括微處理器、鵬制器、DSP的電子系統(tǒng)，以及模擬和/或 數(shù)字IC的任意組合，例如射頻收發(fā)器集成電路與存儲器集成電路和/或微控制 器、微處理器、DSP集成電路相結合)實現(xiàn)的任何電子系統(tǒng)。
在每個芯片上，不僅可集成電子電路，而且通常的不同性能的系統(tǒng)(微機 械系統(tǒng)，微電子-機械系統(tǒng)和電子系統(tǒng))也可以，例如MEMS，期每半導體IC 的電氣的池子的特性與機械的、機電的以及光學的特性相結合。然而，在以下 的描述中，為了簡要將假設在各種芯片310沖僅集成了電子IC，并且特別地， 如同已經(jīng)魁啲，適于實現(xiàn)存I線置的IC。
在這里所考慮的本發(fā)明的特定實施例中，許多(兩個或多個)堆疊的芯片 310,中集成有構成完整電子系統(tǒng)300的集成電路，該堆疊的芯片310,包括例如 是芯片3104的芯片，該芯片方燈在堆疊的頂部，或 常在芯片堆疊的芯片的 末端，以及一個或多個芯片，全部用310t表示，在本例中是芯片310廠3103，該 些芯片在支架315和末端芯片3104之間堆疊。
與之前所描述的類似，集)^剤i^置300的芯片310r3103中的IC包括 例如閃存鄉(xiāng)的非易失性存儲元件的矩陣220，布置在存儲區(qū)段225中。
在所考慮的例子中，在通用存儲區(qū)段225中的列(位線)的選擇被以兩個 層級(在圖3B的電路圖中示出)構造，一個上部或全局層級，其3M:全局位線 GBL形成，以及一個下部鵬部層級，其通過局部位線LBL形成。對于每條全 局位線GBL具有一組(packet)相應的局部位線LBL稱為PLBL，每條LBL與 矩陣220的通用區(qū)段225的相應的列相關。
列譯碼器320在輸入端接收列地址ADD—COL并且它洽當?shù)刂笓]區(qū)段225 的位線BL的選擇。列地址ADD—COL由兩部分組成全局列i也址GCA和局部 列地址LCAo全局列地址GCA在輸入端被提供給全局位線譯碼器325 (在列譯 碼器320中)，其對全局級列的尋址(addressing)負責。全局位線譯碼器325指揮全局位線多路，對multiplexer)330。耦合到該組位線PLBL的全局位線 GBL，相應于待選擇的編址(addressed)存儲單元，因此被全局位線多路復用器330 選擇。
為了識別相應于所選的全局位線GBL的該組局部位線315中的待選擇的位 線BL，局部列地址LCA在輸入端被，給局部位線譯碼器335 (包括在列譯 碼器320中)，局部位線譯碼器335適于驅動局部位線多路復用器340。
如同關于位線BL的描述，字線的選擇也被或可以被以兩個層級構造。特 別地， 一個上部或全局層級，其iKl全局字線形成，以及一個下部^部層級， 其通皿接到存儲單元的局部字線形成。同樣在這種情況下，在存儲裝置300 中，用于執(zhí)行所需單元的選擇的信號的譯碼和多路復用電路被提供(為了簡要 圖中未示出)。
根據(jù)本發(fā)明的一個實施例，芯片31(V3103包括，對于齡存儲區(qū)段225， 用于譯碼局部列和/或行(例如，在圖3A中示出的局部列譯碼器320和局部列 多路OT器340)的電路。全局譯碼器350被集成到芯片3104中并且包含全局 位線GBL和全局字線的選擇所需要的電路(例如^^都對應于區(qū)段225的多個 全局位線譯碼器325和多個全局多路OT器330)。全局譯碼器350被用于包含 在所有芯片310r3103中的存儲單元的選擇。
為了這個目標，集成在通用芯片31(V3103中的局部譯碼電路，M31多組導 電通孔330h (為了簡要，在圖中僅示出了與芯片3103相關的一些通孔33033)， 被連接到形成在芯片3104中的相應組的導電通孔375in，從而實現(xiàn)堆疊中的所有 芯片之間的芯片間電連接。特別地，為了連接與芯片3104不相鄰的芯片的局部 譯碼電路，提供對以于圖2所示瞎形的形鵬兩個非鄰近芯片間的一個或多個 中間芯片中的中間通孔(圖中未示出)。
值得注意的是，根據(jù)本發(fā)明的一個實施例，與堆中的其余芯片31(V3103相 比，月艮務芯片(service chip) 3104可以具有更小的尺寸，因為部分譯碼電路被局 部集皿芯片310廣3103中。
另外，為了進一步減小服務芯片3104的尺寸，通孔330m和相應的375h可 以被以占據(jù)每個芯片3叫的一個預定區(qū)域的方式實現(xiàn)。在所考慮的例子中，每 個芯片310i的通 L330m的組和中間孔的組被沿著芯片310i的,形成，例如鄰 體鵬圖中所示的芯片拐角中的區(qū)段225 。 4頓金屬或其它導電材樹條(stip))將列和/或行局部譯碼電路(例如，局部列譯碼器320和局部列多路復用器340) 的多個譯碼和選擇信號端連接至湘應通孔330m。芯片3104被方爐以使得通孔 375h的組與相CT孔330m相符，以這樣的方式來實現(xiàn)芯片間電連接(并且因此 使旨芯片的通孔與需要完成的芯片間電連接相一致)。
根據(jù)本發(fā)明的一個實施例，為了執(zhí)行EWS測試，使用了包含與服務芯片 的測試晶片。在測試期間，測試晶片被支撐在待測晶片上，待測晶片包含屬于 多個310t的芯片310i。特別地，服務芯片的接觸墊適于被(微機械)探針接觸， 該探針用于執(zhí)行該測試，也就是用于給/從集成在待測試芯片上的IC提伊V接收 測試其功能所必須的電源和電信號，所以作為觀賦晶片使用是可能的，該晶片 包含服務芯片。
^^接觸墊M31導電通孔被電連接到待測試芯片310,的通孔。實現(xiàn)在測試 晶片中的該導電通孔被以這樣的方式布置，以便當兩個晶片疊加時，與待測試 的那些芯片3爪相一致，并且特別地，測試被M啟動執(zhí)行測試所需的測試信
號來執(zhí)行。
值得注意的是，根據(jù)本發(fā)明的構造允許充分改進電子系統(tǒng)300的制造工藝 的效率，因為它柳艮務子系統(tǒng)至少被部分地一起力爐在單個的芯片上，并且在 電子系統(tǒng)300操作期間它們被集鵬包含有存^艦陣的芯片中的IC所共享。這 樣，與那些需要用于形皿儲裝置300的其^ 系統(tǒng)(需要更為昂貴和高級的 工藝)的設備相比，全局譯碼系統(tǒng)的服務芯片中的集成可以使用更為便宜和低 端的設備來獲得。因此，集自^芯片上的IC的制造工藝的可獲得產(chǎn)量顯著 增加。
另外，與傳統(tǒng)SIP相比，集鵬各自芯片中的ICH頓至少部分相同的服務 電路構造的這一事實允WM小電子系統(tǒng)的尺寸。那樣會特別有利于涉及便攜式 電子裝置的應用，例如蜂窩電話、電子計算機和存儲裝置(例如USB驅動器)。
本發(fā)明的一個實施例的應用示例在圖4中示出，其中描述了一個便攜式 USB裝置400，該裝置具有適于插入USB端口 (例如電子計算機的)的USB 連接器405，并且包含存儲裝置410，特別是根據(jù)本發(fā)明的一個實施例的存儲裝 置。
在本發(fā)明的可選實施例中，可以實現(xiàn)包含有多個利用如上面所述的通孔互 連的堆疊的芯片的電子系統(tǒng)，并且芯片中的^MC可以通過專用工藝流程實現(xiàn)并具有他自己的功能。該芯片然后被使用通孔連接以滿足應用需要(電和/淑幾 械)。
參照圖5，其中示出了根據(jù)本發(fā)明的一個實施例，包含有多個如上面所述 的相連接的堆疊芯片的電子系統(tǒng)的示例性情形。特別地，所考慮的情形是一種 移動通信系統(tǒng)，在該系統(tǒng)中，被提供有移動通信終端500 (蜂窩電話)的用戶可 以彼lthffl信。移動終端500的內部電路包括處理單元510，它被與接收單元520 以皿射單元530結合使用以執(zhí)行基帶數(shù)據(jù)的數(shù)字處理，如同所使用的特定協(xié) i;^f要求的那樣。接收單元520和發(fā)送單元530圖示表示了移動終端500的射 頻系統(tǒng)。處理單元510包括微處理器540、系統(tǒng)總線550、 RAM存儲器560和 ROM存儲器570。特別地，RAM存儲器560、 ROM 570和微處理器540可以 被以單一模塊裝配，該模塊中電子系統(tǒng)的操作所需的服務構造被集成到芯片上 并且被所有不必需復制這種構造的操作功能核心所共享。這樣，根據(jù)本發(fā)明的 一個實施例，需要專用工藝流程(更為昂貴和高級的)的功能和/或拓撲區(qū)域被 裝配在一起。對于那些需要更便宜和更低端的工藝流程的構造也是同樣的，因 此產(chǎn)品產(chǎn)量獲得改進。
自然地，對于上面描述的解決方法，本領域技術人員可以弓l入改變和娜， 以滿足臨時的和特定的需要。特別地，盡管已參照 的實施例描述了本發(fā)明， 顯然，各種形式和細節(jié)中的省略、置換和變化，以及其它實施例都是可能的； 也可以理解，與本發(fā)明所描述的旨實施例相關聯(lián)的特定的元件和/或方法步驟 可以被合并到其它實施例中，作為一個通常的選擇。
例如，盡管在前面的描述中，己將^r隹用于一個系統(tǒng)，其中位于芯片堆疊 頂部的芯片僅包含服務電路，該芯片也可能包括其它電路，例如，存儲單元的 矩陣。
另外，包含服務結構的芯片在芯片堆疊中的中間位置也是可能的。 此外，在本發(fā)明的可選實施例中，多個芯片210t和310t可能具有彼此不同 的尺寸。
權利要求
1.一種適于執(zhí)行相應功能并且包含至少第一子系統(tǒng)和第二子系統(tǒng)的電子系統(tǒng)，其中該第一子系統(tǒng)和第二子系統(tǒng)能夠通過多個電連接可操作的互相耦合以執(zhí)行該系統(tǒng)的功能，其特征在于，該第一子系統(tǒng)和第二子系統(tǒng)被分別集成到第一材料芯片和第二材料芯片上，而且所述多個電連接包括多個實現(xiàn)在所述第一和第二芯片的至少一個中的導電通孔并且適于在該第一和第二芯片疊加時實現(xiàn)相應多個芯片間的電連接。
2. 根據(jù)禾又利要求1所述的電子系統(tǒng)，其中，一子系統(tǒng)和第二子系統(tǒng)通 過相應第一和第二制造工藝被實現(xiàn)，該第一和第二制造工藝專用于相應的子系 統(tǒng)，該第二制造工藝不適^T實現(xiàn)該第一子系統(tǒng)。
3. 根據(jù)^^利要求1或2所述的電子系統(tǒng)，其中所述導電通 m于傳輸用 于執(zhí)行所述功能的操作^言號。
4. 根據(jù)權利要求1-3任意一項所述的電子系統(tǒng)，其中所述多個導電通孔 包括實現(xiàn)在該第一芯片中的第一導電通孔和實現(xiàn)在該第二芯片中的第二導電通 孔，該第一和第二通 L被布置以使得，當該第一子系統(tǒng)和第二子系統(tǒng)被可操作 地耦合時，^第一通孔與相應的第二通孔具有一對一的關系。
5. 根據(jù)t又利要求3或4所述的電子系統(tǒng)，包含至少一，i^E第三材料 芯片上的第三子系統(tǒng)，所述第三芯片占據(jù)被包含^^述第一芯片和所述第二芯 片之間的空間，第三芯片上的第三導電通孔被提供以將所述第一子系統(tǒng)和所述 第二子系統(tǒng)電連結。
6. 根據(jù)戰(zhàn)任意一項權利要求所述的電子系統(tǒng)，其中該第一子系統(tǒng)和第 二子系統(tǒng)分別包括第一集成電路和第二集成電路，所述第一集成電路包含存儲 單元矩陣并且所述第二集成電路包含管理該存儲單元矩陣的訪問的電路。
7. 根據(jù)權利要求6所述的電子系統(tǒng)，其中該存儲單元矩陣包括至少一個 其中存儲單元被按行和列布置的區(qū)段，并且該管理電路包括適于響應從外部接 收的地址碼來訪問矩陣的存儲單元的譯碼系統(tǒng)，該譯碼系統(tǒng)包含多個行地址譯 碼和選擇塊以及多個列地址譯碼和選擇塊，該多個行地址譯碼和選擇塊以及該 多個列地址譯碼和選擇i央適于通過經(jīng)由該第一通 L和第二通孔交換的操作信號 艦擇該至少一個區(qū)段的行和列。
8. 根據(jù)+又利要求6或7所述的電子系統(tǒng)，其中該至少一個區(qū)段的行和列被分為至少兩個子組，每個子組可由相應的全局譯碼器尋址并且每個子組的每行和/或每列可由局部譯碼器尋址，所述第1成電路包含至少一個與i效巨陣的 至少一個區(qū)段相關聯(lián)的局部譯碼系統(tǒng)并且所述第二集成電路包含至少一個與該 矩陣的至少一個區(qū)段相關聯(lián)的全局譯碼系統(tǒng)。
9. 根據(jù)，任意一項權利要求所述的電子系統(tǒng)，包含適于支撐該第一芯 片的芯片支架。
10. 根據(jù)權利要求10所述的電子系統(tǒng)，其中芯片支架包括多個第一接觸墊 并且i亥第二芯片包括多個第二接觸墊，該第一接觸墊通過導電連線與相應的第 二接觸墊連接。
11. 根據(jù)權利要求1-10的任意一項所述的電子系統(tǒng)，包含適于支撐該第二 芯片的芯片支架，該芯片支架包含多個第一接觸墊并且該第二芯片包括多個通孔，所述多個通 Lii于電連接到織一接觸墊。
12. —種包含如戰(zhàn)任意權利要求所述的電子系統(tǒng)的電子裝置。
全文摘要
一種多芯片電子系統(tǒng)(200，300)，適于執(zhí)行相應功能并且包含至少一個第一子系統(tǒng)和第二子系統(tǒng)，該第一和第二子系統(tǒng)通過多個電連接操作可彼此耦合以執(zhí)行系統(tǒng)的功能，且被各自集成到第一材料芯片(210₁-210₃，310₁-310₃)和第二材料芯片(210₄)上，該多個電連接包括多個形成在至少一個所述第一和第二芯片中的導電通孔(230₁₁，230₂₂，230₃₃，275₄₁，275₄₂，275₄₃，280，330₁₁，330₂₂，330₃₃，375₄₁，375₄₂，375₄₃)并適于當該第一和第二芯片疊加時形成相應多個芯片間電連接。
文檔編號H01L23/488GK101304022SQ20081012875
公開日2008年11月12日 申請日期2008年5月8日 優(yōu)先權日2007年5月8日
發(fā)明者A·洛薩維奧, G·坎帕多, S·里西亞迪 申請人:意法半導體股份有限公司