專利名稱：多芯片模塊的改進(jìn)的電連接的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及多芯片模塊，更具體地講，涉及電連接到模塊或在模塊 中的芯片之間進(jìn)行電連接的方式。
背景技術(shù)：
隨著電子產(chǎn)品發(fā)展為更小的尺寸和更高的密度和性能，半導(dǎo)體相應(yīng)地變 得更小且其組件和連接變得更密。這又導(dǎo)致了多個半導(dǎo)體芯片堆疊在基底(例 如，印刷電路板)上的多芯片封裝(MCP)的發(fā)展。這樣制造的封裝不但尺寸 小而且密度高、性能高。
然而，隨著密度的增加和尺寸的減小，多芯片模塊會出現(xiàn)問題。例如， 在圖1中，MCP包括安裝在基底12上的第一半導(dǎo)體芯片10。第二半導(dǎo)體芯 片14安裝在半導(dǎo)體芯片10上，從而形成包括半導(dǎo)體芯片10和14的MCP。 比芯片14大的芯片10包括端子，例如，端子16和18。芯片14也包括端子， 例如，端子20和22?？煽闯觯谛酒?4上的端子的間隔比芯片IO上的端 子的間隔更緊密。在兩個芯片上的端子通過引線鍵合(例如，引線鍵合28和 30)電連接到導(dǎo)電焊盤，例如，形成在基底12上的焊盤24和26。
芯片14上的端子(例如，端子20和22)比芯片IO上的端子(例如，端子 16和18)進(jìn)一步遠(yuǎn)離并更高于基底12。結(jié)果，與將芯片IO上的端子連接到基 底焊盤的引線鍵合相比，將芯片14上的端子連接到基底12的引線鍵合更長， 并相對基底形成更大的角度。并且芯片14上的端子更緊密地靠近。所有的這 些因素可能結(jié)合從而導(dǎo)致引線變形(wire sweeping),其中，將芯片14上的端 子連接到基底焊盤的引線鍵合彼此電短路。此外，每個引線鍵合越長，在制 造中(例如，當(dāng)包封引線時)引線越可能斷掉。
除了這些問題之外，當(dāng)(如在芯片14上的)端子緊密地靠近時，限制了相 鄰的端子可被引線鍵合到基底的數(shù)量。如圖1中所示，因為鍵合的密度和長 度限制相鄰引線鍵合連接的數(shù)量，所以存在必須被包括的32通常表示的間隙。
期望在MCP的上面的芯片上提供更短并具有更小的相對于基底的鍵合 角度的引線鍵合或其它的電連接。 一個方法是使用重新分配網(wǎng)絡(luò)，但因為芯 片設(shè)計必須包括特定的電特性，所以該方法不能用于一些類型的芯片，這使 得芯片設(shè)計復(fù)雜。
另一方法使用內(nèi)插器，但這增加了制造成本，并且沒有完全解決與長引 線、相對基底高仰角處的端子和大鍵合角度相關(guān)的問題。

發(fā)明內(nèi)容
一種半導(dǎo)體裝置，包括第一半導(dǎo)體芯片，具有內(nèi)部電路區(qū)域，所述半 導(dǎo)體芯片包括第一側(cè)；第二側(cè)，與第一側(cè)相對，第二側(cè)具有在其上形成的 多個端子，所述多個端子電連接到第一半導(dǎo)體芯片；至少一個導(dǎo)線，在所述 側(cè)之一上形成，導(dǎo)線與所述端子和所述內(nèi)部電路區(qū)域電隔離。
一種半導(dǎo)體裝置，包括半導(dǎo)體芯片，具有在半導(dǎo)體芯片的一側(cè)上形成
的多個芯片焊盤；至少一個導(dǎo)電圖案，在所述一側(cè)上形成，所述圖案與所述 芯片焊盤實質(zhì)上共面并電隔離，并在相同的沉積和蝕刻步驟期間形成所述圖 案作為芯片焊盤。
一種半導(dǎo)體封裝，包括基底；第一半導(dǎo)體芯片，安裝在所述基底上； 第二半導(dǎo)體芯片，安裝在所述第一半導(dǎo)體芯片上；多個芯片焊盤，在第二半 導(dǎo)體芯片的至少一側(cè)上形成，以提供與第二半導(dǎo)體芯片的電連接；至少一個 導(dǎo)線，在其上安裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片的所述側(cè)上形成，所
述導(dǎo)線與安裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片內(nèi)的電路電隔離；第一電 連接，在所述芯片焊盤之一和導(dǎo)線之間形成；第二電連接，在導(dǎo)線和基底之 間形成。
一種存儲卡，包括基底；存儲器芯片，安裝在基底上；控制器芯片， 安裝在所述存儲器芯片上；多個芯片焊盤，在控制器芯片的至少一側(cè)上形成， 以提供與控制器芯片的電連接；至少一個導(dǎo)線，在安裝有控制器芯片的存儲 器芯片的所述側(cè)上形成，所述導(dǎo)線與芯片焊盤電隔離；第一電連接，在所述
芯片焊盤之一和導(dǎo)線之間形成；第二電連接，在導(dǎo)線和基底之間形成。
一種電子系統(tǒng)，包括基底；存儲器芯片，安裝在基底上；處理器芯片， 安裝在所述存儲器芯片上；多個芯片焊盤，在處理器芯片的至少一側(cè)上形成， 以提供與處理器芯片的電連接；至少一個導(dǎo)線，在安裝有處理器芯片的存儲 器芯片的所述側(cè)上形成，所述導(dǎo)線與芯片焊盤電隔離；第一電連接，在所述 處理器芯片上的芯片焊盤之一和導(dǎo)線之間形成；第二電連接，在導(dǎo)線和基底 之間形成；輸入Z輸出裝置，將信息傳送給所述系統(tǒng)，以及從所述系統(tǒng)傳送出 信息。
一種制造半導(dǎo)體裝置的方法，所述方法包括在半導(dǎo)體芯片上形成多個 端子，所述多個端子電結(jié)合到內(nèi)部電路區(qū)域；在半導(dǎo)體芯片上形成至少一個 導(dǎo)線，所述導(dǎo)線與所述多個端子和所述內(nèi)部電路區(qū)域電隔離。
一種形成半導(dǎo)體封裝的方法，包括在基底上安裝第一半導(dǎo)體芯片；在 第一半導(dǎo)體芯片上安裝第二半導(dǎo)體芯片，第二半導(dǎo)體芯片具有在第二半導(dǎo)體
芯片的至少一側(cè)上形成的多個芯片焊盤以提供與第二半導(dǎo)體芯片的電連接， 并具有在安裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片的一側(cè)上形成的至少一個 導(dǎo)線，所述導(dǎo)線與第一半導(dǎo)體芯片內(nèi)的電路電隔離；在芯片焊盤之一和導(dǎo)線 之間形成第一電連接；在導(dǎo)線和基底之間形成第二電連接。
所述形成半導(dǎo)體封裝的方法還可包括以下步驟用環(huán)氧模制化合物來模 制基底、第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。


圖1是現(xiàn)有技術(shù)的MCP的局部放大圖。
圖2是根據(jù)本發(fā)明構(gòu)造的半導(dǎo)體芯片的俯視圖。
圖3是沿圖2中的線3-3截取的放大剖視圖。
圖4是按與圖3和圖4類似的示圖描述的本發(fā)明的第二實施例。
圖5是本發(fā)明的第三實施例的俯視圖。
圖6是本發(fā)明的第四實施例的俯視圖。
圖7是按與圖3類似的示圖描述的本發(fā)明的第五實施例。
圖8是本發(fā)明的第六實施例的俯視圖。
圖9是根據(jù)本發(fā)明構(gòu)造的第一MCP的透視示意圖。
圖IO是根據(jù)本發(fā)明構(gòu)造的第二MCP的透視示意圖。
圖11是根據(jù)本發(fā)明構(gòu)造的第三MCP的透視示意圖。
圖12是根據(jù)本發(fā)明構(gòu)造的第四MCP的透視示意圖。
圖13是根據(jù)本發(fā)明構(gòu)造的第五MCP的透視示意圖。
圖14是本發(fā)明第五實施例的剖視圖。
圖15是根據(jù)本發(fā)明構(gòu)造的第六MCP的透視示意圖。
圖16是本發(fā)明的第六實施例的剖視圖。
圖17是根據(jù)本發(fā)明構(gòu)造的第七M(jìn)CP的透視示意圖。
圖18是根據(jù)本發(fā)明構(gòu)造的第八MCP的俯視示意圖。
圖19是根據(jù)本發(fā)明構(gòu)造的卡的示意圖。
圖20是根據(jù)本發(fā)明構(gòu)造的系統(tǒng)的示意圖。
具體實施例方式
再次參照附圖，圖2至圖8示出在MCP中可被放置在另一芯片的頂部 的各種半導(dǎo)體芯片。圖9至圖18示出在MCP中的包括圖2至圖8中描述的 芯片的半導(dǎo)體芯片。
首先參照圖2和圖3， 32通常表示的是半導(dǎo)體裝置。裝置32包括多個導(dǎo) 線，例如，導(dǎo)線34和36。導(dǎo)線形成在介電層40的表面38上，介電層40又 形成在半導(dǎo)體基底42上。如圖所示，導(dǎo)線可形成線和間隔交替的圖案。內(nèi)部 電路區(qū)域44形成在介電層40中。導(dǎo)電芯片焊盤(例如，焊盤46和48)形 成在介電層40上，并連接到半導(dǎo)體裝置32的內(nèi)部電路部分(未描述)。鈍化層 50形成在介電層40上。
開口 (例如，開口 52和54)形成在鈍化層50中，開口52暴露芯片焊 盤46的一部分，開口 54暴露導(dǎo)線34的一部分。每個芯片焊盤(例如，芯片 焊盤46和48)包括相應(yīng)的開口以暴露芯片焊盤，用于與外部電路連接。另 外的開口 (例如，開口54)以這里將更充分描述的方式形成在至少一些金屬 線上。
可以以與導(dǎo)線(例如線34和36)的形成相同的工藝步驟或不同的步驟 形成芯片焊盤(例如，芯片焊盤46和48)。導(dǎo)線與芯片焊盤電隔離。在MCP 中提供電源或?qū)Φ剡B接的導(dǎo)線可比其它導(dǎo)線寬。
在圖4中，56通常表示的是根據(jù)本發(fā)明的另一半導(dǎo)體芯片。與先前標(biāo) 識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的標(biāo)號。在芯片56中，導(dǎo)線(例
如，導(dǎo)線34和36)形成在鈍化層50的頂部，而不是如圖3中形成在介電層 40的頂部。樹脂層58形成在鈍化層50的頂部，并包括開口 (例如開口 60 和62),以如圖3中的開口 52和54相同的方式暴露芯片焊盤和導(dǎo)線的部分。 樹脂層58包括包含聚酰亞胺的聚合物層。
在芯片56中，可在不同的平面中以不同的工藝步驟形成芯片焊盤和導(dǎo) 線。為了增加引線鍵合效率并防止在引線鍵合期間由芯片焊盤和導(dǎo)線之間的 高度差所引起的困難，在進(jìn)一步的工藝步驟中，芯片焊盤(例如芯片焊盤46) 的高度可被延伸到虛線64的水平，從而使導(dǎo)線和芯片焊盤的上表面位于基本 相同的平面。
可以以形成導(dǎo)線的相同工藝步驟實現(xiàn)芯片焊盤(例如，芯片焊盤46)到 虛線64的水平的延伸，從而使導(dǎo)線和芯片焊盤的上表面位于基本相同的平 面。例如，在形成如圖3中所示的開口 52之后，覆蓋導(dǎo)電層(未示出)可形成 在鈍化層50和芯片焊盤46上?？赏ㄟ^覆蓋導(dǎo)電層的傳統(tǒng)圖案化工藝形成導(dǎo) 線和芯片焊盤的延伸部分(未示出)。樹脂層58形成在鈍化層50的頂部，并包 括開口 (例如，開口 62和開口 60的上部)，以與圖3中的開口 52和54相同 的方式暴露芯片焊盤的延伸部分和導(dǎo)線的部分。
在圖5中，66通常表示的是根據(jù)本發(fā)明的另一半導(dǎo)體芯片。與先前標(biāo) 識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的標(biāo)號。在芯片66中，導(dǎo)線(例 如，導(dǎo)線34和36)相對于普通矩形形狀的芯片66成角度。線34和36可以 以任意角度布置，并且不是必須為線性(例如， 一條或多條線可以為曲線) 只要線與芯片焊盤(例如，焊盤46和48)電隔離。
在圖6中，68通常表示的是根據(jù)本發(fā)明的另一半導(dǎo)體芯片。與先前標(biāo) 識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的標(biāo)號。在芯片56中，導(dǎo)線(例 如，導(dǎo)線34和36 )被分為兩組70和72，所述組被74通常表示的間隔分開。 結(jié)果，線34和36分別與在同一直線上的線76和78電隔離。將看到，因為 每組中的線(例如，線34和36)彼此電隔離，所以這允許這些線傳播不同 的信號。
在圖7中，80通常表示的是根據(jù)本發(fā)明的另一半導(dǎo)體芯片。與先前標(biāo) 識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的標(biāo)號。在芯片80中，盡管在 圖7中芯片焊盤的連接不可見，但與其他幾個導(dǎo)線和芯片焊盤一樣，導(dǎo)線中 的至少一個(例如，82 )和芯片焊盤46的每個分別連接到導(dǎo)電的硅通孔(TSV )
83和84。每個導(dǎo)電TSV^f皮連接到導(dǎo)電焊盤(例如，焊盤86和88 )。
通過介電層40和半導(dǎo)體基底42形成每個TSV，從而將信號從金屬線和 芯片焊盤傳送到半導(dǎo)體芯片80的下側(cè)的導(dǎo)電焊盤(例如，焊盤86和88)。 將看到，在MCP中，這種布置便于連接。還在圖4的實施例中使用該方法。 在圖8中，90通常表示的是根據(jù)本發(fā)明的另一半導(dǎo)體芯片。與先前標(biāo) 識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的標(biāo)號。半導(dǎo)體芯片90以與圖 6中的半導(dǎo)體芯片68類似的方式布置導(dǎo)線。然而，芯片90包括中心芯片焊 盤(例如，芯片焊盤92和94)。與其他實施例中的芯片焊盤相同，芯片90 中的芯片焊盤將電路內(nèi)部電連接到芯片90。然而，與其他實施例不同，被電 連接到單個相應(yīng)的導(dǎo)線的芯片90上的每個芯片焊盤(例如，芯片焊盤92和 94)分別連接到線76和34?？煽闯觯嬖诓慌c芯片焊盤連接的另外的導(dǎo)線。 這另外未連接的線與內(nèi)部芯片電路和芯片焊盤電隔離。這種布置提供了經(jīng)連 接到每個焊盤的導(dǎo)線重新分配芯片焊盤上信號，將結(jié)合圖18對此進(jìn)行進(jìn)一步 描述。
圖9中的96通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片98和第二 半導(dǎo)體芯片100。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的 標(biāo)號。以與圖2和圖3中的芯片32類似的方式構(gòu)成芯片98。通過粘合劑將 芯片IOO安裝在芯片98上，并且仍然通過使用粘合劑將芯片98安裝在基底 102上。芯片98的第一側(cè)(不可見)安裝在基底102上。芯片IOO安裝在芯 片98的第二側(cè)99上。
芯片100包括被顯示為通過引線鍵合(例如，引線鍵合104)連接到導(dǎo) 線34的導(dǎo)電焊盤。以圖3中所示的方式通過蝕刻到鈍化層50中的開口 106 暴露導(dǎo)線34的一部分。這允許通過鍵合工藝將引線鍵合104電連接到導(dǎo)線。 結(jié)果，通過芯片IOO上的芯片焊盤和引線鍵合104將芯片IOO上的內(nèi)部電路 電連接到導(dǎo)線34。這對芯片100的內(nèi)部電路的連接點進(jìn)行了重新分配。
導(dǎo)線34之上的另 一開口 108提供到導(dǎo)線的訪問，用于將另 一線110的一 個端子鍵合到導(dǎo)線34。將線110的另一端子鍵合到基底102上的端子112。 如圖所示，通過引線鍵合(例如，引線鍵合104)將芯片100上的其他端子 鍵合到其他導(dǎo)線，并通過引線鍵合(例如，引線4建合110)將這些其他端子 又鍵合到諸如基底102上的端子112的端子。以這種方式，重新分配了到芯 片IOO中的電路的連接，以便于以消除與傳統(tǒng)方法的長度、高度和鍵合角度 有關(guān)的問題的方式進(jìn)行引線鍵合。通過引線鍵合(例如，引線鍵合116)將
第一半導(dǎo)體芯片98上的芯片焊盤或端子連接到諸如基底102上的端子114的 端子。這里，將將諸如端子114的端子稱為電觸點。
該方法提供了用這樣的引線鍵合電連接芯片100和基底102,所述引線 鍵合具有與將芯片98上的焊盤連接到基底的引線鍵合類似的長度、高度和鍵 合角度。
圖10中的118通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片120、第 二半導(dǎo)體芯片122和第三半導(dǎo)體芯片124。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒 有進(jìn)行標(biāo)號或具有相同的標(biāo)號。與圖9中的芯片98類似地來構(gòu)成芯片120。 以與在圖9中將芯片100安裝到芯片98上的方式類似的方式將芯片122和 124安裝在芯片120上。
芯片124包括以與將芯片122上的焊盤連接到金屬線的方式類似的方式 被連接到金屬線的焊盤。例如，在芯片124上，引線鍵合126將芯片122上 的焊盤之一連接到導(dǎo)線128。通過蝕刻的開口 132將另一引線鍵合130連接 到導(dǎo)線128。將引線鍵合130的另 一端子連接到基底102上的 一個端子。
因為每個導(dǎo)線與其他每個導(dǎo)線和內(nèi)部半導(dǎo)體電路隔離，所以相鄰導(dǎo)線(例
如，線34和128)可分別用于給定芯片122和124上的焊盤的連接的路線。 在MCP118，每隔一個導(dǎo)線與芯片122和124的每一個的連接相關(guān)。換句話 講，如果對導(dǎo)線連續(xù)編號，則奇數(shù)導(dǎo)線連接到一個芯片的焊盤，偶數(shù)導(dǎo)線連 接到另一芯片的焊盤。
圖11的134通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片136和第二 半導(dǎo)體芯片138。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的 標(biāo)號。與圖6中的芯片68類似地構(gòu)成芯片136。以與在圖9中將芯片100安 裝在芯片98上的方式類似的方式將芯片138安裝在芯片136上。
可看出，通過如先前所述的引線鍵合將芯片138的一側(cè)上的焊盤連接到 線組70中的相鄰線，通過引線鍵合將另一側(cè)上的焊盤連接到線組72中的相 鄰線。通過另一引線鍵合將芯片138上的焊盤連接到的每一線依次連接到基 底102上的端子。結(jié)果，因為芯片136的至少兩側(cè)可通過金屬線組70和72 用作信號路徑，所以可增加沿第二芯片的邊緣焊盤的引腳(即，焊盤的數(shù)量)。
圖12中的140通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片142、第 二半導(dǎo)體芯片144和第三半導(dǎo)體芯片146。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒
有進(jìn)行標(biāo)號或具有相同的標(biāo)號。與圖11中的芯片136類似地構(gòu)成芯片142。 以與前面描述的將芯片安裝在第一半導(dǎo)體芯片上的方式類似的方式將芯片
142和144安裝在芯片140上。
在MCP140中，以前面描述的方式通過引線鍵合將芯片144上的焊盤連 接到組70中的導(dǎo)線，將芯片146上的焊盤連接到組72中的導(dǎo)線。還是如前 面所描述的，通過引線鍵合將兩組導(dǎo)線依次連接到基底102上的端子。提供 該方法用于高密度MCP。
圖13中的148通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片150和第 二半導(dǎo)體芯片152。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同 的標(biāo)號。與圖9中的芯片98類似地構(gòu)成芯片150。使用焊料凸點154和156 (最好參看圖14)來將芯片152安裝在芯片150上。將焊料凸點154安裝在 連接到芯片152的內(nèi)部電路的芯片焊盤158上。但是，焊料凸點156只對芯 片152提供結(jié)構(gòu)支撐；焊料凸點156不連接到任何內(nèi)部芯片電路。傳送焊盤 158上出現(xiàn)的任何電壓的金屬線34支撐焊料凸點154和156。芯片152上的 凸點的間距實質(zhì)上與芯片150上的導(dǎo)線(例如，導(dǎo)線34)的間距相同。該方 法便于與芯片152上形成的凸點鍵合的倒裝芯片鍵合的使用。結(jié)果.，不存在 連接到第二芯片的引線鍵合，因此，消除了與使用引線鍵合有關(guān)的缺點。
在可選擇的方法(未示出)中，可在鈍化層50上支撐的芯片152的下側(cè) 的導(dǎo)線34上的鈍化層中的開口內(nèi)完全容納導(dǎo)電凸點154。這可能需要比圖14 中描述的更厚的鈍化層，但因為芯片安置在鈍化層50上并由鈍化層50支撐， 所以不需要支撐凸點(例如，凸點156)。
在另一可選擇的方法中，可用朝向基底102包括芯片焊盤的有源(active) 表面將第一半導(dǎo)體芯片150安裝在基底102上。在所述結(jié)構(gòu)中，在與第一半 導(dǎo)體芯片150的有源表面相對的表面(即，半導(dǎo)體基底42的暴露表面)上形 成絕緣層(未示出)?？稍诮^緣層(未示出)上形成導(dǎo)線?？赏ㄟ^倒裝芯片鍵 合將第一半導(dǎo)體芯片150結(jié)合到基底102，可使用導(dǎo)線在第二半導(dǎo)體芯片120 和基底102之間形成電連接。可以以這里描述的任何方式將第二半導(dǎo)體芯片 連接到導(dǎo)線。
圖15和圖16中的159通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片 160和第二半導(dǎo)體芯片162。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具 有相同的標(biāo)號。與圖7中的芯片80類似地構(gòu)成第一半導(dǎo)體芯片160和第二半
導(dǎo)體芯片162，第一半導(dǎo)體芯片160和第二半導(dǎo)體芯片162中的每一個具有 導(dǎo)電TSV(例如，芯片160中的TSV 166和芯片162中的TSV 164 )。
將TSV164的一端連接到在芯片162上形成的導(dǎo)電焊盤168。將焊盤168 連接到芯片162的內(nèi)部電路。將TSV 164的另一端連接到重新分配的焊盤 170，所述焊盤170又安裝在導(dǎo)線34上。可選擇地，可不需要重新分配的焊 盤170而直接將TSV 164連接到導(dǎo)線34。
將TSV166(在芯片160中)的上端連接到導(dǎo)線34的下側(cè)，將TSV166 的下端連接到基底102上形成的端子172。結(jié)果，通過焊盤168、 TSV 164、 導(dǎo)線34和TSV 166將芯片162中的內(nèi)部電路連接重新分配給基底102上的端 子172。該方法不需要任何引線鍵合。換句話講，所述方法不需任何引線鍵 合地來提供MCP。用粘合劑層173將第一半導(dǎo)體芯片160穩(wěn)固到基底102。
圖17中的174通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片176、第 二半導(dǎo)體芯片178和第三半導(dǎo)體芯片180。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒 有進(jìn)行標(biāo)號或具有相同的標(biāo)號。與圖9中的芯片98類似地構(gòu)成芯片176和 178。芯片176和178彼此實質(zhì)上相同，并可包括例如存儲器芯片?？煽闯?， 以芯片176和178的中心彼此偏移的方式將芯片178安裝在芯片176上。這 導(dǎo)致芯片178的兩側(cè)與芯片176的兩邊緣重疊，從芯片176的其他兩邊緣的 背面設(shè)置芯片176的其他兩側(cè)的實質(zhì)部分。結(jié)果，可在芯片176的導(dǎo)線和基 底102的端子之間產(chǎn)生引線鍵合連接(例如，引線鍵合IIO),還可在芯片178 上的導(dǎo)線和芯片176上的導(dǎo)線之間產(chǎn)生引線鍵合連接(例如，引線鍵合186)。 當(dāng)然，優(yōu)選地，可以以較大芯片在較小芯片之下的方式來堆疊不同大小的芯 片。
通過使用粘合劑將芯片180 (可以是例如諸如處理器的LSI電路)安裝 在芯片178上。通過使用引線鍵合(例如，引線鍵合188)將芯片180上的 焊盤連接到芯片178上的導(dǎo)線。結(jié)果，可通過引線鍵合(例如，引線鍵合188) 將芯片180內(nèi)部的電路連接到芯片178上的導(dǎo)線。通過引線鍵合(例如，引 線鍵合186)將這些導(dǎo)線連接到芯片176上的導(dǎo)線，通過引線鍵合(例如， 引線鍵合110)將又芯片176上的導(dǎo)線連接到基底102上的端子(例如，端 子112)。
通過引線鍵合(例如，分別通過引線4定合190和192)將芯片176和178 上的端子連接到基底102上的端子。在可選擇的實施例(未示出)中，可使
用TSV(例如，圖7、圖15和圖16中示出的TSV)提供如圖17中引線鍵合 顯示的一些或者甚至所有連接。
圖18中194通常表示的是MCP。 MCP包括第一半導(dǎo)體芯片196和第二 半導(dǎo)體芯片198。與先前標(biāo)識的結(jié)構(gòu)相應(yīng)的結(jié)構(gòu)沒有進(jìn)行標(biāo)號或具有相同的 標(biāo)號。與圖8中的芯片90類似地構(gòu)成芯片196。芯片196包括多個導(dǎo)電芯片 焊盤(例如，在芯片198之下的芯片196的上表面上布置的焊盤200和202)。 在芯片198之下兩個實質(zhì)上平行的行中布置芯片196上的這些焊盤，焊盤200 位于一行，焊盤202位于另一行。
將組70和72中的每一個中的每隔一個導(dǎo)線連接到焊盤(例如，焊盤200 和202 )中的一個。通過引線鍵合(例如，分別通過引線鍵合210和212)將 組70和72中的每一個中的每隔一個導(dǎo)線連接到芯片198的上表面上的導(dǎo)電 焊盤(例如，焊盤206和208 )。換句話講，將每個偶數(shù)導(dǎo)線連接到芯片196 的上表面上的焊盤(例如，焊盤200和202),將每個奇數(shù)導(dǎo)線連接到芯片198 的上表面上的焊盤(例如，焊盤206和208 )，用引線鍵合(例如，引線鍵合 210和212)來形成后面的連才妄。
另外的引線鍵合(例如，引線鍵合214和216)分別將導(dǎo)線連接到基底 102上的端子(例如，端子218和220)。在可選擇的實施例(未示出)中， 在芯片196上的兩行焊盤之間將比芯片198小的芯片安裝在芯片196上。換 句話講，第二芯片沒有覆蓋第一芯片上的焊盤。
現(xiàn)在參看圖19, 222通常表示的是根據(jù)本發(fā)明構(gòu)成的卡的示意圖。例如， 卡222可以是多媒體卡(MMC)或安全數(shù)字(SD)卡?？?22包括控制器 224和存儲器226,所述存儲器226可以是閃存、PRAM或其他類型的非易失 性存儲器。228通常表示的通信信道允許控制器將命令提供給存儲器，并將 數(shù)據(jù)傳送給存儲器226，并從存儲器226傳送出數(shù)據(jù)?？刂破?24和存儲器 226可包括根據(jù)先前描述的實施例的MCP。卡222可具有比傳統(tǒng)類型大的密 度。在本發(fā)明中，可移除內(nèi)插芯片，從而可相對于具有內(nèi)插芯片的傳統(tǒng)卡減 小卡厚度。另外，本發(fā)明可減小由引線斷掉所引起的卡的缺陷，從而可增加 卡的可靠性。
現(xiàn)在考慮圖20， 230通常表示的是根據(jù)本發(fā)明的系統(tǒng)。例如，系統(tǒng)230 可以是計算機系統(tǒng)、移動電話、MP3播放器、GPS導(dǎo)航裝置、固態(tài)盤(SSD)、 家電等。系統(tǒng)230包括處理器232;存儲器234，可以是DRAM、閃存、PRAM或其他類型的存儲器；和輸入/輸出裝置236。通信信道238允許處理 器將命令提供給存儲器，以通過信道238將數(shù)據(jù)傳送給存儲器234和從存儲 器234傳送出數(shù)據(jù)。可通過輸入/輸出裝置236將數(shù)據(jù)和命令傳輸給230以及 從系統(tǒng)230傳送出數(shù)據(jù)和命令。處理器232和存儲器234可包括根據(jù)先前描 述的任何實施例的MCP。因為本發(fā)明可減小由引線斷掉所引起的缺陷，所以 本發(fā)明可制造穩(wěn)定的系統(tǒng)。
權(quán)利要求
1、一種半導(dǎo)體裝置，包括第一半導(dǎo)體芯片，具有內(nèi)部電路區(qū)域，所述半導(dǎo)體芯片包括第一側(cè)；第二側(cè)，與第一側(cè)相對，第二側(cè)具有在其上形成的多個端子，所述多個端子電連接到第一半導(dǎo)體芯片；至少一個導(dǎo)線，在所述側(cè)之一上形成，導(dǎo)線與所述端子和所述內(nèi)部電路區(qū)域電隔離。
2、 如權(quán)利要求1所述的半導(dǎo)體裝置，還包括絕緣層，覆蓋內(nèi)部電路區(qū)域和所述端子，所述導(dǎo)線布置在所述絕緣層上。
3、 如權(quán)利要求2所述的半導(dǎo)體裝置，還包括 鈍化層，覆蓋所述絕緣層。
4、 如權(quán)利要求3所述的半導(dǎo)體裝置，還包括多個開口，在所述鈍化層中形成，所述多個開口暴露所述端子和所述導(dǎo)線。
5、 如權(quán)利要求3所述的半導(dǎo)體裝置，還包括樹脂層，覆蓋所述鈍化層，所述端子布置在所述鈍化層中，所述導(dǎo)線布 置在所述樹脂層中。
6、 如權(quán)利要求5所述的半導(dǎo)體裝置，還包括在所述鈍化層中形成的多個開口 ，所述多個開口暴露所述端子和所述導(dǎo)線。
7、 如權(quán)利要求5所述的半導(dǎo)體裝置，其中，樹脂層包含聚酰亞胺。
8、 如權(quán)利要求1所述的半導(dǎo)體裝置，其中，導(dǎo)線形成線和間隔交替的圖案。
9、 如權(quán)利要求1所述的半導(dǎo)體裝置，還包括 第二半導(dǎo)體芯片，安裝在第一半導(dǎo)體芯片上；電連接，在第二半導(dǎo)體芯片上的導(dǎo)線和端子之間形成。
10、 如權(quán)利要求9所述的半導(dǎo)體裝置，還包括 基底，所述第一側(cè)穩(wěn)固到所述基底；電觸點，在所述基底上形成； 電連接，在導(dǎo)線和電觸點之間。
11、 如權(quán)利要求IO所述的半導(dǎo)體裝置，其中，所述至少一個電連接是引線鍵合。
12、 如權(quán)利要求IO所述的半導(dǎo)體裝置，其中，在第一半導(dǎo)體芯片的第二 側(cè)上形成所述導(dǎo)線。
13、 如權(quán)利要求IO所述的半導(dǎo)體裝置，其中，在第一半導(dǎo)體芯片的第一 側(cè)上形成所述導(dǎo)線。
14、 如權(quán)利要求14所述的半導(dǎo)體裝置，其中，所述多個導(dǎo)線形成分離的 兩組實質(zhì)上平行的導(dǎo)體。
15、 一種半導(dǎo)體裝置，包括半導(dǎo)體芯片，具有在半導(dǎo)體芯片的一側(cè)上形成的多個芯片焊盤； 至少一個導(dǎo)電圖案，在所述一側(cè)上形成，所述圖案與所述芯片焊盤實質(zhì) 上共面并電隔離，并在相同的沉積和蝕刻步驟期間形成所述圖案作為芯片焊盤。
16、 如權(quán)利要求16所述的半導(dǎo)體裝置，還包括 非導(dǎo)電材料層，在所述一側(cè)上的半導(dǎo)體芯片上形成； 多個開口，在非導(dǎo)電材料中，在芯片焊盤之上形成； 一對開口，在導(dǎo)電圖案之上形成。
17、 如權(quán)利要求16所述的半導(dǎo)體裝置，其中，所述導(dǎo)電圖案包括多個實 質(zhì)上平行的線。
18、 如權(quán)利要求18所述的半導(dǎo)體裝置，其中，所述導(dǎo)電圖案包括實質(zhì)上 分離的兩組實質(zhì)上平行的線。
19、 一種半導(dǎo)體封裝，包括 基底；第一半導(dǎo)體芯片，安裝在所述基底上； 第二半導(dǎo)體芯片，安裝在所述第一半導(dǎo)體芯片上；多個芯片焊盤，在第二半導(dǎo)體芯片的至少一側(cè)上形成，以提供與第二半 導(dǎo)體芯片的電連接；至少一個導(dǎo)線，在其上安裝有第二半導(dǎo)體芯片的第 一半導(dǎo)體芯片的所述 側(cè)上形成，所述導(dǎo)線與安裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片內(nèi)的電路電隔離；第一電連接，在所述芯片焊盤之一和導(dǎo)線之間形成； 第二電連接，在導(dǎo)線和基底之間形成。
20、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，第二半導(dǎo)體芯片具有與第 一半導(dǎo)體芯片相鄰的側(cè)，并在所述第二半導(dǎo)體芯片上形成芯片焊盤。
21、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，第二半導(dǎo)體芯片具有遠(yuǎn)離 第一半導(dǎo)體芯片的第一側(cè)和與第一半導(dǎo)體芯片相鄰的第二側(cè)，在第一側(cè)上形成所述芯片焊盤。
22、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，第一電連接和第二電連接 中的至少一個是引線鍵合。
23、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，第一電連接包括在所述芯 片焊盤之一和導(dǎo)線之間形成的焊料凸點。
24、 如權(quán)利要求24所述的半導(dǎo)體封裝，還包括第二焊料凸點，在第二 半導(dǎo)體芯片和第一半導(dǎo)體芯片之間形成，第二焊料凸點與第一半導(dǎo)體芯片和 第二半導(dǎo)體芯片內(nèi)的電路電隔離。
25、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，所述電連接中的至少一個 包括硅通孔。
26、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，第一電連接包括焊料凸點， 第二電連接包括珪通孔。
27、 如權(quán)利要求20所述的半導(dǎo)體封裝，其中，半導(dǎo)體封裝還包括在安 裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片的側(cè)上形成的多個導(dǎo)線。
28、 如權(quán)利要求28所述的半導(dǎo)體封裝，其中，導(dǎo)線中的至少一個不具有 與基底的電連接。
29、 一種存儲卡，包括 基底；存儲器芯片，安裝在基底上； 控制器芯片，安裝在所述存儲器芯片上；多個芯片焊盤，在控制器芯片的至少一側(cè)上形成，以提供與控制器芯片 的電連接；至少一個導(dǎo)線，在安裝有控制器芯片的存儲器芯片的所述側(cè)上形成，所 述導(dǎo)線與芯片焊盤電隔離；第一電連接，在所述芯片焊盤之一和導(dǎo)線之間形成； 第二電連接，在導(dǎo)線和基底之間形成。
30、 一種電子系統(tǒng)，包括 基底；存儲器芯片，安裝在基底上； 處理器芯片，安裝在所述存儲器芯片上；多個芯片焊盤，在處理器芯片的至少一側(cè)上形成，以提供與處理器芯片 的電連接；至少一個導(dǎo)線，在安裝有處理器芯片的存儲器芯片的所述側(cè)上形成，所 述導(dǎo)線與芯片焊盤電隔離；第一電連接，在所述處理器芯片上的芯片焊盤之一和導(dǎo)線之間形成； 第二電連接，在導(dǎo)線和基底之間形成；輸入/輸出裝置，將信息傳送給所述系統(tǒng)，以及從所述系統(tǒng)傳送出信息。
31、 一種制造半導(dǎo)體裝置的方法，所述方法包括 在半導(dǎo)體芯片上形成多個端子，所述多個端子電結(jié)合到內(nèi)部電路區(qū)域； 在半導(dǎo)體芯片上形成至少一個導(dǎo)線，所述導(dǎo)線與所述多個端子和所述內(nèi)部電^各區(qū)i或電隔離。
32、 如權(quán)利要求32所述的方法，還包括以下步驟 在半導(dǎo)體芯片上形成絕緣層，所述絕緣層上布置端子和導(dǎo)線。
33、 如權(quán)利要求33所述的方法，還包括以下步驟 在所述絕緣層上形成鈍化層。
34、 如權(quán)利要求34所述的方法，其中，形成端子和形成至少一個導(dǎo)線的 步驟包括在絕緣層上布置導(dǎo)電層；將導(dǎo)電層圖案化，以形成端子和導(dǎo)線，其中，在相同的圖案化處理中形成所述端子和導(dǎo)線，鈍化層覆蓋所述端子和導(dǎo)線。
35、 如權(quán)利要求35所述的方法，還包括以下步驟 在鈍化層中形成多個開口，以暴露端子和導(dǎo)線。
36、 如權(quán)利要求34所述的方法，其中，形成端子和形成導(dǎo)線的步驟包括在絕緣層上布置第一導(dǎo)電層； 圖案化第一導(dǎo)電層，以形成端子； 在絕緣層和端子上布置鈍化層； 在鈍化層上布置第二導(dǎo)電層； 圖案化第二導(dǎo)電層，以形成導(dǎo)線； 在導(dǎo)線上布置樹脂層。
37、 如權(quán)利要求37所述的方法，還包括以下步驟 在布置第二導(dǎo)電層之前形成多個開口，以暴露端子的一部分。
38、 如權(quán)利要求37所述的方法，還包括以下步驟 在樹脂中形成多個開口，以暴露端子和導(dǎo)線。
39、 如權(quán)利要求32所述的方法，其中，半導(dǎo)體芯片包括第一半導(dǎo)體芯片，所述方法還包括以下步驟在第一半導(dǎo)體芯片上安裝第二半導(dǎo)體芯片；在第二半導(dǎo)體芯片上的導(dǎo)線和端子之間形成電連接。
40、 一種形成半導(dǎo)體封裝的方法，包括 在基底上安裝第一半導(dǎo)體芯片；在第一半導(dǎo)體芯片上安裝第二半導(dǎo)體芯片，第二半導(dǎo)體芯片具有在第二 半導(dǎo)體芯片的至少 一 側(cè)上形成的多個芯片焊盤以提供與第二半導(dǎo)體芯片的電 連接，并具有在安裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片的一側(cè)上形成的至 少一個導(dǎo)線，所述導(dǎo)線與第一半導(dǎo)體芯片內(nèi)的電路電隔離；在芯片焊盤之一和導(dǎo)線之間形成第 一 電連接；在導(dǎo)線和基底之間形成第二電連接。
41、 如權(quán)利要求41所述的方法，還包括以下步驟 用環(huán)氧模制化合物來模制基底、第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。
42、 如權(quán)利要求41所述的方法，其中，第二半導(dǎo)體芯片具有與第一半導(dǎo) 體芯片相鄰的側(cè)，并在所述側(cè)上形成芯片焊盤。
43、 如權(quán)利要求41所述的半導(dǎo)體封裝，其中，第二半導(dǎo)體芯片具有背離 第一半導(dǎo)體芯片的第一側(cè)和與第一半導(dǎo)體芯片相鄰的第二側(cè)，在第一側(cè)上形成芯片焊盤。
44、 如權(quán)利要求41所述的半導(dǎo)體封裝，其中，第一電連接和第二電連接 中的至少一個是引線鍵合。
45、 如權(quán)利要求41所述的半導(dǎo)體封裝，其中，第一電連接包括在所述芯 片焊盤之一和導(dǎo)線之間形成的焊料凸點。
46、 如權(quán)利要求46所述的半導(dǎo)體封裝，還包括以下步驟在第二半導(dǎo)體 芯片和第 一半導(dǎo)體芯片之間形成第二焊料凸點，第二焊料凸點與第 一半導(dǎo)體芯片和第二半導(dǎo)體芯片內(nèi)的電路電隔離。
47、 如權(quán)利要求41所述的半導(dǎo)體裝置，其中，所述電連接中的至少一個 包括硅通孔。
48、 如權(quán)利要求41所述的半導(dǎo)體裝置，其中，第一電連接包括悍料凸點， 第二電連接包括硅通孔。
49、 如權(quán)利要求41所述的半導(dǎo)體裝置，其中，半導(dǎo)體封裝還包括在安 裝有第二半導(dǎo)體芯片的第一半導(dǎo)體芯片的側(cè)上形成的多個導(dǎo)線。
50、 如權(quán)利要求50所述的半導(dǎo)體裝置，其中，導(dǎo)線中的至少一個不具有 與基底的電連接。
全文摘要
本發(fā)明提供了一種多芯片模塊的改進(jìn)的電連接。一種半導(dǎo)體封裝包括安裝在基底上的第一半導(dǎo)體芯片和安裝在第一半導(dǎo)體芯片的頂部的第二半導(dǎo)體芯片。在第一半導(dǎo)體芯片的頂部布置多個金屬線，金屬線與第一半導(dǎo)體芯片中的電路隔離。引線鍵合將第二半導(dǎo)體芯片上的焊盤連接到第一半導(dǎo)體芯片上的金屬線。另外的引線鍵合將第一半導(dǎo)體芯片上的金屬線連接到基底上的端子。導(dǎo)電的硅通孔或焊料凸點可代替金屬鍵合，另外的芯片可包括在所述封裝中。
文檔編號H01L25/18GK101355067SQ200810130008
公開日2009年1月28日 申請日期2008年7月23日 優(yōu)先權(quán)日2007年7月23日
發(fā)明者李碩燦, 金玟佑 申請人:三星電子株式會社