專利名稱：非易失性存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
示例實(shí)施例涉及一種半導(dǎo)體裝置，例如，涉及一種翅片型非易失性存儲(chǔ)裝置。
背景技術(shù)：
由于半導(dǎo)體產(chǎn)品的尺寸減小，操作速度提高，所以用于半導(dǎo)體產(chǎn)品的非 易失性存儲(chǔ)裝置的操作速度和集成度已經(jīng)提高。例如，已經(jīng)使用閃速存儲(chǔ)裝 置作為速度更高和集成度更高的非易失性存儲(chǔ)裝置。
傳統(tǒng)的平面非易失性存儲(chǔ)裝置被構(gòu)造為使得浮置柵電極和控制柵電極被 疊置。然而，由于關(guān)于傳統(tǒng)的平面非易失性存儲(chǔ)裝置的集成度會(huì)增大多少， 傳統(tǒng)的平面非易失性存儲(chǔ)裝置受到限制，所以平面?zhèn)鹘y(tǒng)非易失性存儲(chǔ)裝置在 容量和/或速度上受到限制。
此外，為了提高傳統(tǒng)平面非易失性存儲(chǔ)裝置的可編程性和速度，應(yīng)該提
高耦合比(coupling ratio),所述耦合比可被定義為施加到控制柵電極的電壓與 施加到浮置柵電極的電壓之間的比率。然而，當(dāng)通過(guò)增加浮置柵電極的高度 來(lái)增加耦合比時(shí)，會(huì)增大浮置柵電極在相鄰的單元之間的面積，從而由寄生 電容器導(dǎo)致相鄰單元之間的干擾(interference)。

發(fā)明內(nèi)容
如上所述，傳統(tǒng)的平面非易失性存儲(chǔ)裝置可具有較低的集成密度和/或較 低的可靠性的缺點(diǎn)。垂直三維非易失性存儲(chǔ)裝置可具有比傳統(tǒng)的平面非易失 性存儲(chǔ)裝置高的集成密度和快的操作速度。然而，在不使用昂貴的絕緣體上 硅(SOI)基底的情況下，難以制造三維非易失性存儲(chǔ)裝置。
示例實(shí)施例可提供一種非易失性存儲(chǔ)裝置，該裝置可具有更高集成密度、 最佳結(jié)構(gòu)，將相鄰的單元之間的干擾最小化，并且不使用SOI基底。
示例實(shí)施例還可提供一種用較低成本制造所述非易失性存儲(chǔ)裝置的方法。
根據(jù)示例實(shí)施例，提供一種非易失性存儲(chǔ)裝置，該裝置包括半導(dǎo)體基
底，包括主體和從主體突出的一對(duì)翅片；埋入絕緣層，填充在所述一對(duì)翅片 之間； 一對(duì)浮置柵電極，形成在所述一對(duì)翅片的外表面上以使其高度比所述 一對(duì)翅片的高度高；控制柵電極，形成在所述一對(duì)浮置柵電極上。
所述非易失性存儲(chǔ)裝置還可包括設(shè)置在所述一對(duì)翅片的頂表面上的間隔 絕緣層。間隔絕緣層、埋入絕緣層和所述一對(duì)浮置柵電極的上端可彼此對(duì)齊。
所述非易失性存儲(chǔ)裝置還可包括器件隔離層，其設(shè)置在主體上以覆蓋所 述一對(duì)翅片的與埋入絕緣層相對(duì)的外表面的下部。
可通過(guò)蝕刻體半導(dǎo)體晶片來(lái)形成所述半導(dǎo)體基底。
根據(jù)示例實(shí)施例，提供一種制造非易失性存儲(chǔ)裝置的方法，該方法包括 以下步驟通過(guò)蝕刻半導(dǎo)體基底形成主體和一對(duì)從主體向上突出的翅片；形 成填充在所述一對(duì)翅片之間的埋入絕緣層；在所述一對(duì)翅片的外表面上形成 一對(duì)浮置柵電極，所述一對(duì)浮置柵電極的高度比所述一對(duì)翅片的高度高；在 所述一對(duì)翅片上形成控制柵電極。
可通過(guò)利用半導(dǎo)體基底上的間隔絕緣層作為蝕刻掩模來(lái)蝕刻半導(dǎo)體基 底，從而形成所述一對(duì)翅片。
所述方法還可包括在半導(dǎo)體基底上形成器件隔離層，使得器件隔離層突 出超過(guò)半導(dǎo)體基底，其中，間隔絕緣層形成在器件隔離層的突出超過(guò)半導(dǎo)體 基底的側(cè)壁上。
在形成埋入絕緣層之后，該方法還可包括通過(guò)將器件隔離層蝕刻至預(yù)定 或期望的深度，從而暴露所述一對(duì)翅片的外表面的上部。
因此，通過(guò)減小翅片的寬度和縮短翅片之間的距離，根據(jù)示例實(shí)施例的 非易失性存儲(chǔ)裝置可提高集成密度和/或防止短溝道效應(yīng)，從而減少漏電流和 關(guān)態(tài)電流。
此外，通過(guò)調(diào)整器件隔離層和間隔絕緣層的高度，非易失性存儲(chǔ)裝置可 容易地控制耦合比，其中，可將耦合比定義為施加到控制柵電極的電壓與施 加到浮置柵電極的電壓之間的比。
此外，由于浮置柵電極的寬度小，所以非易失性存儲(chǔ)裝置可顯著降低沿 翅片的相鄰存儲(chǔ)單元之間的干擾，從而減少由干擾導(dǎo)致的閾值電壓變化并提 高操作可靠性。


通過(guò)結(jié)合附圖進(jìn)行的對(duì)本發(fā)明示例實(shí)施例的詳細(xì)描述，本發(fā)明的上述和 其它特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更加清楚，其中
圖1是根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的透視圖2是沿圖1的非易失性存儲(chǔ)裝置的線II-n'截取的剖視圖3是根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的剖視圖4是示出耦合比和比率Ab/At之間的關(guān)系的曲線圖，其中，比率Ab/At
為阻斷絕緣層和浮置柵電極之間的接觸面積與翅片和隧穿絕緣層之間的接觸
面積、之比；
圖5至圖12是示出了根據(jù)示例實(shí)施例的制造非易失性存儲(chǔ)裝置的方法的
剖視圖。
具體實(shí)施例方式
現(xiàn)在，將參照附圖更充分地描述示例實(shí)施例，在附圖中示出了示例實(shí)施 例。然而，本發(fā)明可以以多種不同形式實(shí)施，而不應(yīng)理解為局限于在此闡述 的實(shí)施例；相反，提供這些實(shí)施例使得本公開將是徹底的和完全的，并且將 本發(fā)明的構(gòu)思充分地傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見(jiàn)，夸 大了層和區(qū)域的厚度。
應(yīng)該理解的是，當(dāng)組件被稱作"在"另一組件"上"、"連接到"或"結(jié) 合到"另一組件時(shí)，該組件可以直接在另一組件上、直接連接或直接結(jié)合到 另一組件，或者可以存在中間組件。相反，當(dāng)組件被稱作"直接在"另一組 件"上"、"直接連接到"或"直接結(jié)合到"另一組件時(shí)，不存在中間組件。 如在這里使用的，術(shù)語(yǔ)"和/或"包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任意組合和所 有組合。
應(yīng)該理解的是，盡管在這里可使用術(shù)語(yǔ)第一、第二、第三等來(lái)描述不同 的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部 分不應(yīng)該受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅是用來(lái)將一個(gè)元件、組件、區(qū)域、 層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來(lái)。因此，在不脫離 示例實(shí)施例的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分 可被命名為第二元件、組件、區(qū)域、層或部分。
為了便于描述，在這里可使用空間相對(duì)術(shù)語(yǔ)，如"在…之下"、"在…下
方"、"下面的"、"在…上方，'、"上面的"等，用來(lái)描述在圖中所示的一個(gè)組 件或特征與其它組件或特征的關(guān)系。應(yīng)該理解的是，空間相對(duì)術(shù)語(yǔ)意在包含 除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。
這里使用的術(shù)語(yǔ)僅為了描述特定實(shí)施例的目的，而不意圖限制示例實(shí)施 例。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括 復(fù)數(shù)形式。還應(yīng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)"包含"和/或"包括" 時(shí)，說(shuō)明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在 或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件和/或組件。
除非另有定義，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ)) 具有與示例實(shí)施例所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。 還將理解的是，除非這里明確定義，否則術(shù)語(yǔ)(例如在通用的字典中定義的 那些術(shù)語(yǔ))應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的環(huán)境中它們的意思一致的意思， 而不將理想地或者過(guò)于正式地解釋它們的意思。
現(xiàn)在將解釋附圖中示出的示例實(shí)施例，在附圖中，相同的標(biāo)號(hào)始終表示 相同的組件。
根據(jù)示例實(shí)施例的實(shí)施例的非易失性存儲(chǔ)裝置可被稱為閃速存儲(chǔ)裝置。 然而，示例實(shí)施例的范圍不需要局限于這些術(shù)語(yǔ)，而應(yīng)該用它們的構(gòu)造來(lái)限定。
圖1是根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置100的透視圖。圖2是沿圖
i的非易失性存儲(chǔ)裝置ioo的線n-n'截取的剖視圖。例如，非易失性存儲(chǔ)裝
置100可以是非與(NAND)型閃速存儲(chǔ)裝置的 一部分。
參照?qǐng)D1和圖2,半導(dǎo)體基底110可包括主體102和從主體102突出的 一對(duì)翅片105a和105b。例如，翅片105a和105b可在其下端通過(guò)主體102 彼此相連，并從主體102垂直地突出。可選地，翅片105a和105b可在其下 端通過(guò)主體102 #1此相連，并從主體102傾斜地突出。在示例實(shí)施例中，翅 片105a和105b可相對(duì)于彼此對(duì)稱，然而，示例實(shí)施例不限于此。
翅片105a和105b可用作位線的部分。因此，可將翅片105a和105b延 伸的方向限定為位線的方向。雖然在圖l和圖2中的翅片105a和105b的數(shù) 量是2,但是可根據(jù)非易失性存儲(chǔ)裝置100的容量適當(dāng)?shù)卮_定翅片105a和105b 的數(shù)量。
例如，可通過(guò)蝕刻體(bulk)半導(dǎo)體晶片(例如，體硅晶片、體鍺晶片或體
硅鍺晶片)來(lái)形成半導(dǎo)體基底110。即，可以由與主體102的半導(dǎo)體材料相同
的半導(dǎo)體材料來(lái)形成翅片105a和105b。因此，可以用傳統(tǒng)的體半導(dǎo)體晶片來(lái) 形成半導(dǎo)體基底110，與更貴的絕緣體上硅(SOI)基底不同。
埋入絕緣層157可以形成在翅片105a和105b之間，并突出超過(guò)翅片105a 和105b的頂表面。例如，間隔絕緣層155可設(shè)置在翅片105a和105b的頂表 面上，埋入絕緣層157還可形成在間隔絕緣層155之間。間隔絕緣層155可 以朝其上端逐漸減小，使得埋入絕緣層157的寬度可以朝其上端增加。埋入 絕緣層157的上端和間隔絕緣層155的上端可以彼此對(duì)齊。
翅片105a和105b的內(nèi)表面可被限定為與埋入絕緣層157接觸的表面， 翅片105a和105b的外表面可被限定為與埋入絕緣層157相對(duì)的表面。由于 埋入絕緣層157,因此翅片105a和105b的內(nèi)表面會(huì)更難于用作溝道區(qū)，翅片 105a和105b的外表面的一些部分可^^皮用作溝道區(qū)。因此，在示例實(shí)施例中， 溝道區(qū)可沿垂直方向形成。
器件隔離層120可設(shè)置在主體102上以暴露翅片105a和105b的外表面 的上部。因此，翅片105a和105b的外表面的上部可^皮用作溝道區(qū)。即，翅 片105a和105b的被用作溝道區(qū)的部分的高度取決于器件隔離層120的高度。
至少一對(duì)隧穿絕緣層125a和125b可被設(shè)置在翅片105a和105b的外表 面的上部上。隧穿絕緣層125a和125b可提供電荷隧穿的路徑。例如，隧穿 絕緣層125a和125b可包括氧化物層、氮化物層或高k介電層(其中，k為介 電常數(shù))。在示例實(shí)施例中，高k介電層可以是介電常數(shù)比氧化物層和氮化物 層的每個(gè)的介電常數(shù)高的絕緣層。
至少一對(duì)浮置柵電極130a和130b可分別設(shè)置在隧穿絕緣層125a和125b 上。浮置柵電極130a和130b可儲(chǔ)存電荷來(lái)編程數(shù)據(jù)。電荷可通過(guò)隧穿絕緣 層125a和125b隧穿到浮置柵電極130a和130b中。可將儲(chǔ)存在浮置柵電極 130a和130b中的電荷去除來(lái)擦除數(shù)據(jù)。
浮置柵電極130a和130b的高度可比翅片105a和105b的高度高，使得 浮置柵電極130a和130b可突出超過(guò)翅片105a和105b的頂表面。例如，浮 置柵電極130a和130b可從器件隔離層120的頂表面延伸直到間隔絕緣層155 的上端。因此，間隔絕緣層155可被限定在浮置柵電極130a和130b和埋入 絕緣層157之間。
浮置柵電極130a和130b、間隔絕緣層155和埋入絕緣層157的上端可 彼此對(duì)齊。然而，示例實(shí)施例不局限于此，因此浮置柵電極130a和130b、間 隔絕緣層155和埋入絕緣層157的上端可彼此不對(duì)齊。
可橫過(guò)埋入絕緣層157在浮置柵電極130a和130b上設(shè)置至少一個(gè)阻斷 絕緣層135。例如，阻斷絕緣層135可設(shè)置在器件隔離層120上以橫過(guò)翅片 105a和105b的上端并^隻蓋翅片105a和105b的外表面的上部。例如，阻斷絕 緣層135可包括氧化物層、氮化物層或高k介電層。
至少一個(gè)控制柵電極140可被設(shè)置在阻斷絕緣層135上。例如，控制柵 電極140可被設(shè)置在阻斷絕緣層135上以橫過(guò)翅片105a和105b的上端并覆 蓋翅片105a和105b的外表面的上部?？刂茤烹姌O140可纟皮用作字線。至少 一個(gè)控制柵電極140可布置在NAND單元陣列中。
源區(qū)和漏區(qū)(未示出)可被限定在位于控制柵電極140的兩側(cè)的翅片105a 和105b中。例如，可通過(guò)將雜質(zhì)摻雜到翅片105a和105b中以形成雜質(zhì)結(jié)或 二極管結(jié)來(lái)形成源區(qū)和漏區(qū)?？蛇x地，可通過(guò)來(lái)自控制柵電極140的場(chǎng)效應(yīng) 引發(fā)(induce)源區(qū)和漏區(qū)，而不形成雜質(zhì)結(jié)。由施加到控制柵電極140的電壓 產(chǎn)生的邊緣場(chǎng)(fringing field)可引發(fā)源區(qū)和漏區(qū)。
由于溝道區(qū)可從主體102垂直向上突出，所以通過(guò)減小翅片105a和105b 的寬度和翅片105a和105b之間的距離，非易失性存儲(chǔ)裝置IOO可提高集成 密度和/或防止短溝道效應(yīng)。
由于翅片105a和105b的寬度窄，所以可限制形成在非易失性存儲(chǔ)裝置 100中的耗盡區(qū)(depletion region)的面積，從而減少由耗盡區(qū)擴(kuò)大而導(dǎo)致的關(guān) 態(tài)電流(off-current)和結(jié)漏電流(junction leakage current)。此夕卜，通過(guò)向主體102 施加電壓，非易失性存儲(chǔ)裝置100可將體偏壓(body-bias)施加到翅片105a和 105b，從而提高操作可靠性。
在非易失性存儲(chǔ)裝置100中，可通過(guò)公式1來(lái)計(jì)算耦合比y ，耦合比y 可被定義為施加到控制柵電極140的電壓與施加到 一個(gè)浮置柵電極130a的電 壓的比。將示例性地解釋包括翅片105a、隧穿絕緣層125a和浮置柵電極130a
的一個(gè)存儲(chǔ)單元。
<formula>formula see original document page 10</formula>
其中，Cb表示阻斷絕緣層135的電容，Ct表示隧穿絕緣層125a的電容， s b表示阻斷絕緣層135的介電常數(shù)，e t表示隧穿絕緣層125a的介電常數(shù)，
Ab表示阻斷絕緣層135和浮置柵電極130a之間的接觸面積，At表示翅片105a 和隧穿絕緣層125a之間的接觸面積，tt表示隧穿絕緣層125a的厚度，tb表示 阻斷絕緣層135的厚度。
從公式1明顯得到，隨著比率Ab/At增加和比率Sb/St增加，耦合比Y 增加。圖4是示出耦合比y和比率Ab/At之間的關(guān)系的曲線圖?？衫盟泶┙^ 緣層125a和125b的第一高度h!與浮置柵電極130a和130b的第二高度h2的 比h2/h,來(lái)控制所述比率Ab/At。利用器件隔離層120的高度可容易地控制第 一高度h,，利用間隔絕緣層155的高度可容易地控制第二高度h2。因此，非 易失性存儲(chǔ)裝置100可容易地控制耦合比Y 。
因此，幾乎不需要增大比率￡b/￡t,因此阻斷絕緣層135的介電常數(shù)Sb 可被降低。因此，阻斷絕緣層135不需要局限于高k介電層。已知高k介電 層的工藝穩(wěn)定性比氧化物層或氮化物層的工藝穩(wěn)定性低，非易失性存儲(chǔ)裝置 100具有較高的工藝穩(wěn)定性的優(yōu)點(diǎn)。
由于浮置柵電極130a和130b的寬度小，所以非易失性存儲(chǔ)裝置100可 降低沿翅片105a和105b的相鄰的存儲(chǔ)單元之間的干擾。即，由于相鄰的浮 置柵電極130a之間或相鄰的浮置柵電極130b之間的接觸面積很小，所以非 易失性存儲(chǔ)裝置100可減少由干擾引起的閾值電壓的變化，從而提高操作可 靠性。
圖3是根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置100'的剖視圖。由于非易失 性存儲(chǔ)裝置100'是圖1和圖2的非易失性存儲(chǔ)裝置100改變耦合比的變形， 所以將不給出重復(fù)的解釋。
參照?qǐng)D3,器件隔離層120'的高度比圖2中的器件隔離層120的高度高， 從而翅片105a和105b上部的被器件隔離層120'暴露的面積比翅片105a和 105b上部的被器件隔離層120暴露的面積小。因此，隧穿絕緣層125a'和125b' 的第一高度hr可比圖2中的隧穿絕緣層125a和125b的第一高度h,小。
間隔絕緣層155'的高度比圖2中的間隔絕緣層155的高度高，從而浮置 柵電極130a'和130b'的第二高度V可比圖2中的浮置柵電極130a和130b的 第二高度h2高。因此，第二高度h2'與第一高度h!'的比率可比第二高度h2與 第一高度h,的比率大。埋入絕緣層157'的上端可向上延伸以與間隔絕緣層 155'的上端對(duì)齊。
可通過(guò)改變第一高度h,'和第二高度1V并調(diào)整比率Ab/At來(lái)增大耦合比Y。因此，通過(guò)調(diào)整器件隔離層120'和/或間隔絕緣層155'的高度，非易失性 存儲(chǔ)裝置100'可容易地控制耦合比Y 。
如前所述，因?yàn)楦≈脰烹姌O130a和130b的寬度小，所以沿翅片105a和 105b的相鄰存儲(chǔ)單元之間的干擾被減輕。
圖5至圖12是示出了根據(jù)示例實(shí)施例的制造非易失性存儲(chǔ)裝置的方法的 剖視圖。
參照?qǐng)D5，在半導(dǎo)體基底110中形成至少一對(duì)第一槽153。例如，可通過(guò) 在半導(dǎo)體基底110上形成硬掩模層150，并利用硬掩模層150作為蝕刻掩模 來(lái)蝕刻半導(dǎo)體基底110的暴露部分，從而形成第一槽153。例如，硬掩模層 150可包括氮化物層，并且還包括在氮化物層下的氧化物層。
參照?qǐng)D6，形成器件隔離層120a來(lái)填充至少一對(duì)第一槽153。例如，可 將器件隔離層120a形成為完全填滿第一槽153,并且可將器件隔離層120a 平面化，直到暴露硬掩模層150。因此，器件隔離層120a可填充第一槽153 并突出超過(guò)半導(dǎo)體基底110。
器件隔離層120a可包括絕緣層，例如，氧化物層。例如，可通過(guò)化學(xué)機(jī) 械拋光(CMP)或回蝕(etch-back)來(lái)使器件隔離層120a平面化。
參照?qǐng)D7，可去除硬掩模層150，并可在器件隔離層120a的突出超過(guò)半 導(dǎo)體基底110的側(cè)壁上形成間隔絕緣層155?？煽刂崎g隔絕緣層155的寬度， 使得可以暴露半導(dǎo)體基底IIO設(shè)置在間隔絕緣層155之間的部分。
例如，可通過(guò)沉積預(yù)定或期望的絕緣層，然后各向異性地蝕刻所述絕緣 層來(lái)形成間隔絕緣層155。例如，間隔絕緣層155可包括氮化物層，還可包 括在氮化物層下的氧化物層。因此，間隔絕緣層155可朝其上端減小。
參照?qǐng)D8,可通過(guò)利用間隔絕緣層155作為蝕刻掩模來(lái)蝕刻半導(dǎo)體基底 IIO的被間隔絕緣層155暴露的部分，從而形成第二槽160。因此，可在半導(dǎo) 體基底110中限定主體102和一對(duì)翅片105a和105b。因此，可利用作為體晶 片的半導(dǎo)體基底IIO來(lái)經(jīng)濟(jì)地限定翅片105a和105b,而不用更昂貴的絕緣體 上硅(SOI)基底。.
第二槽160的深度可比第一槽153的深度淺。然而，第一槽153和第二 槽160的深度可以相同。
參照?qǐng)D9，可在主體102上形成埋入絕緣層157a來(lái)填充在翅片105a和 105b之間?？蓪⑻畛湓陂g隔絕緣層155之間的埋入絕緣層157a形成為其高度
比器件隔離層120a的高度高。埋入絕緣層157a可具有相對(duì)于器件隔離層120a 的蝕刻選擇性。例如，可由與間隔絕緣層155的材料相同的材料形成埋入絕 緣層157a，并且埋入絕緣層157a可包括氮化物層。
參照?qǐng)D10，可將埋入絕緣層157a平面化成為平面化的埋入絕緣層157， 直到暴露器件隔離層120a或間隔絕緣層155,從而平面化的埋入絕緣層157 可^^皮限定在翅片105a和105b之間并且在間隔絕纟彖層155之間。此外，埋入 絕緣層157的上端和間隔絕緣層155的上端可^L此對(duì)齊。
然后，可將器件隔離層120a蝕刻至預(yù)定或期望的深度，從而器件隔離層 120a在蝕刻后保留的部分暴露翅片105a和105b的上部。例如，由于器件隔 離層120a具有相對(duì)于間隔絕緣層155和埋入絕緣層157的蝕刻選擇性，所以 可通過(guò)干蝕刻或濕蝕刻來(lái)蝕刻器件隔離層120a。
翅片105a和105b的暴露的上部的第一高度h,可取決于器件隔離層120 的高度。即，隨著器件隔離層120a的高度降低，第一高度&可增加。此外， 第二高度h2可取決于器件隔離層120和間隔絕緣層155的高度。即，隨著間 隔絕緣層155的高度增加，第二高度h2可增加。
參照?qǐng)D11，可在器件隔離層120上形成一對(duì)隧穿絕緣層125a和125b, 以將隧穿絕緣層125a和125b設(shè)置在翅片105a和105b的外表面的上部上。 例如，可以選才奪性地?zé)嵫趸崞?05a和105b的外表面的上部來(lái)形成隧穿絕 緣層125a和125b。在這種情況下，隧穿絕緣層125a和125b的高度可與第一 高度h,相同。'
可選地，可通過(guò)化學(xué)氣相沉積(CVD)和各向異性蝕刻來(lái)形成隧穿絕緣層 125a和125b。在這種情況下，隧穿絕緣層125a和125b可;ft蓋翅片105a和 105b的外表面的上部并向上延伸到間隔絕緣層155的上端。
然后，可在隧穿絕緣層125a和125b上將一對(duì)浮置柵電極130a和130b 形成為高度比翅片105a和105b的高度高。例如，可將浮置柵電極130a和130b 置于器件隔離層120a上，覆蓋隧穿絕緣層125a和125b并延伸超過(guò)翅片105a 和105b的上端。
例如，可通過(guò)在其上形成有隧穿絕緣層125a和125b的所得結(jié)構(gòu)上形成 導(dǎo)電層(未示出)，并各向異性地蝕刻所述導(dǎo)電層，來(lái)形成浮置柵電極130a和 130b。在這種情況下，浮置柵電極130a和130b、間隔絕》彖層155和埋入絕緣 層157的上端可彼此對(duì)齊。例如，用于形成浮置柵電極130a和130b的導(dǎo)電
材料可包括多晶硅、金屬或金屬硅化物。
參照?qǐng)D12,可橫過(guò)埋入絕緣層157在浮置柵電極130a和130b上形成阻 斷絕緣層135?？稍谄骷綦x層120上設(shè)置阻斷絕緣層135。例如，可通過(guò) CVD來(lái)形成阻斷絕緣層135,并且阻斷絕緣層135可包括氧化物層、氮化物 層或高k介電層。
然后，可在阻斷絕緣層135上形成控制柵電極140。例如，可通過(guò)CVD 來(lái)形成控制柵電極140,并且控制柵電極140可包含多晶硅、金屬或金屬硅化物。
可選地，可通過(guò)使用光致抗蝕劑圖案來(lái)蝕刻半導(dǎo)體基底110,而不使用 圖7和圖8中的間隔絕緣層155,來(lái)形成翅片105a和105b。由于光致抗蝕劑 圖案受曝光裝置的分辨率的影響，所以控制間隔絕緣層155的寬度比控制光 致抗蝕劑圖案的寬度更容易。
雖然已經(jīng)參照示例實(shí)施例的示例性實(shí)施例詳細(xì)示出并描述了示例實(shí)施 例，但是本領(lǐng)域普通技術(shù)人員應(yīng)該理解，在不脫離由權(quán)利要求書限定的示例 實(shí)施例的精神和范圍的情況下，可以在形式和細(xì)節(jié)上進(jìn)行各種變化。
權(quán)利要求
1.一種非易失性存儲(chǔ)裝置，包括半導(dǎo)體基底，包括主體以及從主體突出的一對(duì)翅片；埋入絕緣層，填充在所述一對(duì)翅片之間；一對(duì)浮置柵電極，在所述一對(duì)翅片的外表面上，所述一對(duì)浮置柵電極的高度比所述一對(duì)翅片的高度高；控制柵電極，在所述一對(duì)浮置柵電極上。
2、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，所述一對(duì)浮置柵電極 覆蓋所述一對(duì)翅片的上部并突出超過(guò)所述一對(duì)翅片的頂表面，并且所述一對(duì) 浮置柵電極彼此分開。
3、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，所述埋入絕緣層突出 超過(guò)所述一對(duì)翅片的頂表面。
4、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括一對(duì)隧穿絕緣層，所 述一對(duì)隧穿絕緣層在所述一對(duì)翅片的與埋入絕緣層相對(duì)的外表面的上部上，其中，所述一對(duì)浮置柵電極在所述一對(duì)隧穿絕緣層上。
5、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括阻斷絕緣層，所述阻 斷絕緣層橫過(guò)埋入絕緣層并在所述一對(duì)浮置柵電極上，其中，控制柵電極在阻斷絕緣層上。
6、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括位于所述一對(duì)翅片的 頂表面上的間隔絕緣層。
7、 如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其中，間隔絕緣層朝其上端 逐漸減小。
8、 如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其中，間隔絕緣層限定在埋 入絕緣層和所述一對(duì)浮置柵電極之間。
9、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，其中，間隔絕緣層、埋入絕 緣層和所述一對(duì)浮置柵電極的上端彼此對(duì)齊。
10、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括器件隔離層，所述 器件隔離層在主體上以覆蓋所述一對(duì)翅片的與埋入絕緣層相對(duì)的外表面的下 部。
11、 如權(quán)利要求IO所述的非易失性存儲(chǔ)裝置，其中，所述一對(duì)浮置柵電 極在所述一對(duì)翅片的未被器件隔離層覆蓋的外表面的上部上。
12、 如權(quán)利要求IO所述的非易失性存儲(chǔ)裝置，其中，控制柵電極在器件隔離層上。
13、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，通過(guò)蝕刻體半導(dǎo)體晶片來(lái)形成半導(dǎo)體基底。
14、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括通過(guò)雜質(zhì)結(jié)限定在 位于控制柵電極兩側(cè)的所述 一 對(duì)翅片中的源區(qū)和漏區(qū)。
15、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括限定在位于控制柵 電極兩側(cè)的所述 一 對(duì)翅片中的源區(qū)和漏區(qū)，并且源區(qū)和漏區(qū)由場(chǎng)效應(yīng)引發(fā)。
16、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括多個(gè)控制柵電極， 所述多個(gè)控制柵電極在所述一對(duì)翅片上方，以與所述控制4冊(cè)電極分開，其中，所述控制柵電極與所述多個(gè)控制柵電極布置在NAND單元陣列中。
17、 一種制造非易失性存儲(chǔ)裝置的方法，所述方法包括以下步驟 通過(guò)蝕刻半導(dǎo)體基底來(lái)形成主體和一對(duì)從主體向上突出的翅片； 形成填充在所述一對(duì)翅片之間的埋入絕緣層；在所述一對(duì)翅片的外表面上形成一對(duì)浮置柵電極，且所述一對(duì)浮置柵電極的高度高于所述一對(duì)翅片的高度；在所述一對(duì)翅片上形成控制柵電極。
18、 如權(quán)利要求17所述的方法，其中，所述一對(duì)浮置柵電極形成在所述 一對(duì)翅片的上部上并突出超過(guò)所述一對(duì)翅片的頂表面，并且所述一對(duì)浮置柵 電極^皮此分開。
19、 如權(quán)利要求17所述的方法，其中，埋入絕緣層突出超過(guò)所述一對(duì)翅 片的頂表面。
20、 如權(quán)利要求17所述的方法，其中，通過(guò)利用在半導(dǎo)體基底上的間隔 絕緣層作為蝕刻掩模來(lái)蝕刻半導(dǎo)體基底，以形成所述一對(duì)翅片。
21、 如權(quán)利要求18所述的方法，還包括在半導(dǎo)體基底上形成器件隔離層， 使得器件隔離層突出超過(guò)半導(dǎo)體基底，其中，間隔絕緣層形成在器件隔離層的突出超過(guò)半導(dǎo)體基底的側(cè)壁上。
22、 如權(quán)利要求21所述的方法，其中，形成主體和所述一對(duì)翅片的步驟 包括在半導(dǎo)體基底中形成一對(duì)第 一槽；形成填充所述一對(duì)第 一槽并突出超過(guò)半導(dǎo)體基底的器件隔離層；在器件隔離層的突出超過(guò)半導(dǎo)體基底的側(cè)壁上形成間隔絕緣層；蝕刻半導(dǎo)體基底被間隔絕緣層暴露的部分。
23、 如權(quán)利要求22所述的方法，其中，所述埋入絕緣層形成為填充在所 述一對(duì)翅片之間和在間隔絕緣層之間。
24、 如權(quán)利要求22所述的方法，其中，在形成埋入絕緣層之后，所述方 法還包括通過(guò)將器件隔離層蝕刻至預(yù)定或期望的深度，暴露所述一對(duì)翅片的 外表面的上部。
25、 如權(quán)利要求24所述的方法，其中，埋入絕緣層和間隔絕緣層的每個(gè) 具有相對(duì)于器件隔離層的蝕刻選擇性。
26、 如權(quán)利要求17所述的方法，在形成所述一對(duì)浮置柵電極之前，所述 方法還包括在所述一對(duì)翅片的與埋入絕緣層相對(duì)的外表面的上部上形成一對(duì)隧穿絕緣層。
27、 如權(quán)利要求26所述的方法，其中，通過(guò)熱氧化所述一對(duì)翅片的外表 面的上部來(lái)形成所述一對(duì)隧穿絕緣層。
28、 如權(quán)利要求21所述的方法，其中，通過(guò)在器件隔離層上形成覆蓋所 述一對(duì)翅片和間隔絕緣層的導(dǎo)電層且隨后各向異性蝕刻所述導(dǎo)電層來(lái)形成所 述一對(duì)浮置柵電極。
29、 如權(quán)利要求20所述的方法，其中，間隔絕緣層、埋入絕緣層和所述 一對(duì)浮置柵電極的上端彼此對(duì)齊。
30、 如權(quán)利要求17所述的方法，在形成控制柵電極之前，所述方法還包 括橫過(guò)埋入絕緣層在所述一對(duì)浮置柵電極上形成阻斷絕緣層。
全文摘要
本發(fā)明提供一種非易失性存儲(chǔ)裝置以及一種制造所述非易失性存儲(chǔ)裝置的方法，所述非易失性存儲(chǔ)裝置可具有較高的集成密度、改善的或最佳的結(jié)構(gòu)和/或降低或最小化相鄰的單元之間的干擾，并且不使用SOI基底。所述非易失性存儲(chǔ)裝置可包括半導(dǎo)體基底，包括主體和從主體突出的一對(duì)翅片；埋入絕緣層，填充在所述一對(duì)翅片之間；一對(duì)浮置柵電極，在所述一對(duì)翅片的外表面上并且其高度比所述一對(duì)翅片的高度高；控制柵電極，在所述一對(duì)浮置柵電極上。
文檔編號(hào)H01L21/28GK101369584SQ20081013407
公開日2009年2月18日 申請(qǐng)日期2008年7月24日 優(yōu)先權(quán)日2007年8月13日
發(fā)明者具俊謨, 樸允童, 柳寅儆, 金元柱, 金錫必, 陳暎究 申請(qǐng)人:三星電子株式會(huì)社