專利名稱：具有無墊式導電跡線的封裝用基板的制作方法
技術領域：
本發(fā)明涉及一種封裝用基板，特別是涉及一種利用導電跡線與鍍 通孔電性連接的封裝用基板。
背景技術：
在電子裝置中所應用的半導體封裝基板，為了克服芯片信號傳輸路徑過長的問題，在線路設計上會使用如日本專利第11-008475號所揭 示的通孔(包含鍍通孔(Pleated Through hole, PTH)、微孔(Via) 或盲孔等)直接貫穿基板來縮短導電路徑，以提高高度積集化(High Integration)的芯片的電性品質。圖1為現(xiàn)有基板的電路線與通孔的第一實施例示意圖。如圖所示， 其提供一基板100，且于該基板IOO設有一貫穿表面的通孔101，同時， 于該基板IOO表面及該通孔101的側壁電鍍形成電路線110，同時，使 形成該通孔101的側壁上的電路線110保留有一直徑約為200微米(u m)的開孔lll，再于該基板100及該電路線110上形成絕緣層120，同 時使該絕緣層120填充于該開孔111。然而，在傳統(tǒng)的導通孔工藝中， 其基板100的通孔101直徑Sl約為300um，該開孔1U的直徑S2約 為200um，而該電路線110的寬度S3僅約為30ym，即兩通孔101 的中心點相距有一預定距離，使其可通過電路線110的數(shù)量為一預定 數(shù)量，因此，隨著I/0數(shù)量增加，造成兩通孔101的中心點間距縮小， 進而減少兩相鄰的通孔101間所通過電路線110的數(shù)量。為解決上述的問題，請參閱圖2A及圖2B所示，為現(xiàn)有基板的電 路線與通孔的第二實施例剖面及其立體示意圖。如圖所示，在基板200 設有一貫穿表面的通孔201，同時，將一導電材料230填充于該通孔 201中，再于該基板200表面及該導電材230上形成電路線210，接著 在該基板200及該電路線210上形成絕緣層220，也就是說，直接將該 導電材料230填充于該通孔201中，使該導電材料230與該通孔201的寬度(約200um)相同，從而兩通孔201的中心點間距與上述第一實 施例相同為一預定距離時，由于該導電材料230直接填充于該通孔201 中，其外徑較小，使其可通過電路線210的數(shù)量較多。然而，由于上述電路線210大多采用成本低廉且工藝快速的濕式 蝕刻法，其主要采用強酸或強堿蝕刻液(Etchant)的擴散效應(Diffusion) 與待蝕刻的金屬層的表面分子進行化學反應以完成蝕刻移除。然而由 于此種濕式蝕刻為等向性(Isotr叩ic)蝕刻，因此在蝕刻作業(yè)中導電材料 230上表面因與蝕刻液長時間接觸而使所形成的導電材料230剖面上 表面嚴重蝕刻變形(如圖2C所示)，且在進行后續(xù)諸如溫度循環(huán)試驗 (Thermal Cycling Test; TCT)時，即可能因高溫環(huán)境或溫度急劇變化 的影響而形成各種熱應力，進而導致該導電材料230與該電路線210 的接觸面202產生破損(crack)(如圖2D所示)。且由于該電路線210的 寬度較小，從而該接觸面202產生破損時，易由該接觸面202的一側 延伸破裂至另一側，進而導致該電路線210與該導電材料230剝離等 可靠性的問題。再者，于蝕刻后，該電路線210的端點形成接近直角， 使該電路線210的端點及該導電材料230與該電路線210相交處的接 觸角203易造成應力集中的問題(如圖2E所示)。因此，如何提出一種半導體封裝基板的線路結構以克服現(xiàn)有技術 的種種缺陷，實已成為目前亟待克服的難題。發(fā)明內容本發(fā)明所要解決的技術問題是，提供一種可防止應力集中的具有 無墊式導電跡線的封裝用基板，其可避免線路剝離以提高可靠性。也就是說，本發(fā)明的主要目的在于提供一種可防止應力集中的具 有無墊式導電跡線的封裝用基板。本發(fā)明的再一個目的在于提供一種可避免線路剝離以提高可靠性 的具有無墊式導電跡線的封裝用基板。為達到上述及其他目的，本發(fā)明揭露一種具有無墊式導電跡線的 封裝用基板，其至少包括 一具有第一表面及第二表面的芯板層，且 該芯板層中形成有多個貫穿該第一表面及第二表面的鍍通孔；以及多 個形成于該芯板層的第一表面上的導電跡線，各該導電跡線具有一連接端、 一相對的焊墊端及連接該連接端及該焊墊端的本體，其中，該 連接端位于對應該鍍通孔的孔端上，以使該導電跡線電性連接該鍍通 孔，該連接端的寬度大于該導電跡線的本體的寬度但不大于該鍍通孔 的直徑。從而令該連接端位于對應該鍍通孔的孔端的面積范圍內。以下結合上述結構，說明本發(fā)明技術方案的有益效果。本發(fā)明的 具有無墊式導電跡線的封裝用基板主要在于芯板層形成至少一貫穿表 面的鍍通孔，再在該芯板層上形成導電跡線，且該導電跡線具有一連 接端、 一相對的焊墊端及連接該連接端及該焊墊端的本體，該連接端 位于對應該鍍通孔的孔端上，以使該導電跡線電性連接該鍍通孔，同 時，該連接端的寬度大于該導電跡線的本體的寬度但不大于該鍍通孔 的直徑，從而令該連接端位于對應該鍍通孔的第一表面孔端的面積范 圍內，也就是控制該導電跡線、該導電跡線的連接端、與鍍通孔三者 間的寬度面積關系，而增加該導電跡線與該鍍通孔的接觸面積，避免后續(xù)諸如溫度循環(huán)試驗(Thermal Cycling Test; TCT)時，導致該導電 跡線與該鍍通孔的接觸面產生裂損(crack)的問題，進而避免該導電跡線 與該鍍通孔產生剝離的問題，以提高可靠性，同時，由于該連接端呈 不具有邊角的形狀，可減少該連接端的端邊產生直角，從而可減少該 連接端的端邊及該導電跡線與該鍍通孔的接觸角產生應力集中的問 題。


圖1為現(xiàn)有基板的電路線與通孔的第一實施例示意圖；圖2A及圖2C至圖2E為現(xiàn)有基板的電路線與通孔的第二實施例 剖面示意圖；圖2B為圖2A的電路線與通孔的立體示意圖；圖3A為本發(fā)明的具有無墊式導電跡線的封裝用基板的第一實施 例剖面示意及其俯視示意圖；圖3B為本發(fā)明的具有無墊式導電跡線的封裝用基板的導電跡線 及鍍通孔的立體示意圖；圖3C為具有無墊式導電跡線的封裝用基板的第二實施例示意圖；圖3D為具有無墊式導電跡線的封裝用基板的第三實施例示意圖；圖3E為具有無墊式導電跡線的封裝用基板的第四實施例示意圖。主要元件符號說明100、200 基板101、201 通孔110、210 電路線111開孔120、220 絕緣層202接觸面203接觸角230導電材300芯板層301第一表面302第二表面310鍍通孔320導電跡線321連接端322本體323焊墊端330拒焊層331開口S3、Dl、 D3 寬度S1 S2、 D2直徑具體實施方式
以下通過特定的具體實例說明本發(fā)明的實施方式，所屬領域的普 通技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其他優(yōu)點 與功效。本發(fā)明也可通過其他不同的具體實例加以施行或應用，本說 明書中的各項細節(jié)也可基于不同觀點與應用，在不背離本發(fā)明的精神 下進行各種修飾與變更。請參閱圖3A，其為本發(fā)明的具有無墊式導電跡線的封裝用基板的剖面示意及其俯視示意圖，本發(fā)明的具有無墊式導電跡線的封裝用基板包括形成有鍍通孔310的芯板層300、多個具有連接端321的導電跡 線320，其中控制該導電跡線320、該導電跡線320的連接端321、與 該芯板層300的鍍通孔310三者間的寬度面積關系，而增加該導電跡 線320與該鍍通孔310的接觸面積及減少應力集中的問題。該芯板層300包括一具有第一表面301及第二表面302的，并可 通過如激光鉆孔(Laser drilling)技術在該芯板層300形成至少一貫穿該 第一表面301及第二表面302的鍍通孔310。另外，該鍍通孔310中可 填充如金屬、合金等材料的導電材料。各該導電跡線320形成在該芯板層300的第一表面301上，其材 料可為銅、錫、鎳、鉻、鈦、銅-鉻合金或錫-鉛合金所構成的組群所構 成，且該導電跡線320具有連接端321、 一相對該連接端321的焊墊端 323及連接該連接端321及該焊墊端323的本體322，且該連接端321 位于對應該鍍通孔310的孔端上，以使該導電跡線320電性連接該鍍 通孔310，該連接端321為如圓形的呈不具有邊角的形狀，可減少該連 接端321的端邊產生直角，同時，該導電跡線320的連接端321的寬 度Dl大于該導電跡線320的本體322的寬度D3，且該導電跡線320 的連接端321的寬度Dl不大于該鍍通孔310的直徑D2，從而令該導 電跡線320的連接端321位于對應該鍍通孔310的面積范圍內，其中， 該導電跡線320的連接端321的寬度Dl可為小于或等于該鍍通孔310 的直徑D2，最佳地，該導電跡線320的連接端321的寬度D1小于該 鍍通孔310的直徑D2。再者，該芯板層300的第一表面301及第二表面302上還可形成 一拒焊層330，該拒焊層330可為由環(huán)氧樹月旨(Epoxy resin)、聚乙酰胺 (Polyimide)、氰酯(Cyanate Ester)、玻璃纖維、雙順丁烯二酸酰亞胺/三 氮阱(Bismaleimide Triazine, BT)或混合環(huán)氧樹脂與玻璃纖維的FR5材 料所制成的綠漆，且該拒焊層330可設有一開口 331，以便外露出該導 電跡線320的焊墊端323，以供后續(xù)工藝中植設焊球。復請參閱圖3B所示，由于該導電跡線320的連接端321的寬度 Dl大于該本體322的寬度D3且小于該鍍通孔310的直徑D2，使該導 電跡線320的連接端321可位于對應該鍍通孔310的孔端的面積范圍內，即可通過形成于該導電跡線320的連接端321增加與該鍍通孔310 的接觸面積，以避免后續(xù)諸如溫度循環(huán)試驗(Thermal Cycling Test; TCT)時，因高溫環(huán)境或溫度急劇變化的影響而形成各種熱應力的破 壞，導致該導電跡線320與該鍍通孔310的接觸面產生裂損(crack)的問 題，進而避免該導電跡線320與該鍍通孔310產生剝離的問題，以提 高可靠性。同時，由于該導電跡線320的連接端321呈不具有邊角的 形狀，從而可減少該連接端321的端邊及該導電跡線320與該鍍通孔 310的接觸角產生應力集中的問題。請參閱如圖3C所示，其為本發(fā)明的具有無墊式導電跡線的封裝用 基板的第二實施例的結構示意圖。本實施例大致與上述的實施例相同， 其差別在于該芯板層300的第二表面302上也可形成有多個導電跡線 320，且各該導電跡線320電性連接至該鍍通孔310。請參閱如圖3D及圖3E所示，其為本發(fā)明的具有無墊式導電跡線的封裝用基板的第三及第四實施例的結構示意圖。第三及第四實施例 大致與第一實施例相同，其差別在于該連接端321呈不具有邊角的形狀，例如淚滴形、橢圓形等等，使該連接端321與本體相接觸呈平滑 弧線裝而非具有邊角狀，以減少該連接端321的端邊產生直角，從而 可減少該連接端321的端邊及該導電跡線320與該鍍通孔310的接觸 角產生應力集中的問題。本發(fā)明的具有無墊式導電跡線的封裝用基板主要在于在芯板層形 成至少一貫穿表面的鍍通孔，再在該芯板層上形成導電跡線，且該導 電跡線具有一連接端、 一相對的焊墊端及連接該連接端及該焊墊端的 本體，該連接端位于對應該鍍通孔的孔端上，以使該導電跡線電性連 接該鍍通孔，同時，該連接端的寬度大于該導電跡線的本體的寬度但 不大于該鍍通孔的直徑，從而令該連接端位于對應該鍍通孔的第一表 面孔端的面積范圍內，也就是控制該導電跡線、該導電跡線的連接端、 與鍍通孔三者間的寬度面積關系，而增加該導電跡線與該鍍通孔的接 觸面積，避免后續(xù)諸如溫度循環(huán)試驗時，導致該導電跡線與該鍍通孔 的接觸面產生裂損的問題，進而避免該導電跡線與該鍍通孔產生剝離 的問題，以提高可靠性。同時，由于該連接端呈不具有邊角的形狀， 可減少該連接端的端邊產生直角，進而減少該連接端的端邊及該導電跡線與該鍍通孔的接觸角產生應力集中的問題。上述實施例僅例示性地說明本發(fā)明的原理及其功效，而非用于限 制本發(fā)明。所屬領域的普通技術人員均可在不違背本發(fā)明的精神及范 疇下，對上述實施例進行修飾與改變。因此，本發(fā)明的權利保護范圍， 應如所附的權利要求范圍所列。
權利要求
1、一種具有無墊式導電跡線的封裝用基板，其特征在于，至少包括一具有第一表面及第二表面的芯板層，且該芯板層中形成有多個貫穿該第一表面及第二表面的鍍通孔；以及多個形成于該芯板層的第一表面上的導電跡線，各該導電跡線具有一連接端、一相對的焊墊端及連接該連接端及該焊墊端的本體，其中，該連接端位于對應該鍍通孔的孔端上，以使該導電跡線電性連接該鍍通孔，該連接端的寬度大于該導電跡線的本體的寬度但不大于該鍍通孔的直徑。
2、 根據權利要求l所述的具有無墊式導電跡線的封裝用基板，其特征在于，該連接端呈不具有邊角的形狀。
3、 根據權利要求2所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該連接端為圓形。
4、 根據權利要求2所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該連接端為橢圓形。
5、 根據權利要求2所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該連接端為淚滴形。
6、 根據權利要求l所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該連接端與本體相接觸而呈平滑弧線狀。
7、 根據權利要求l所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該導電跡線由選自銅、錫、鎳、鉻、鈦、銅-絡合金以及錫-鉛合金所構成的組群之一所形成。
8、 根據權利要求l所述的具有無墊式導電跡線的封裝用基板，其特征在于，該連接端的寬度小于該鍍通孔的直徑。
9、 根據權利要求l所述的具有無墊式導電跡線的封裝用基板，其 特征在于，該連接端的寬度等于該鍍通孔的直徑。
10、 根據權利要求1所述的具有無墊式導電跡線的封裝用基板， 其特征在于，該連接端位于對應該鍍通孔的孔端的面積范圍內。
全文摘要
本發(fā)明提供一種具有無墊式導電跡線的封裝用基板，其至少包括一具有第一表面及第二表面的芯板層，且該芯板層中形成有多個貫穿該第一表面及第二表面的鍍通孔；以及多個形成于該芯板層的第一表面上的導電跡線，各該導電跡線具有一連接端、一相對的焊墊端及連接該連接端及該焊墊端的本體，其中，該連接端位于對應該鍍通孔的孔端上，以使該導電跡線電性連接該鍍通孔，該連接端的寬度大于該導電跡線的本體的寬度但不大于該鍍通孔的直徑。從而增加該導電跡線與該鍍通孔的接觸面積，以避免該導電跡線與該鍍通孔的接觸面產生裂損(crack)的問題。
文檔編號H01L23/48GK101626011SQ20081013767
公開日2010年1月13日 申請日期2008年7月8日 優(yōu)先權日2008年7月8日
發(fā)明者張江城, 江東升, 王彥評, 王愉博, 賴正淵 申請人:矽品精密工業(yè)股份有限公司