專利名稱：形成高壓元件深阱的方法
技術領域：
本發(fā)明是關于深阱的形成方法，且特別是關于高壓元件的深阱的形成方法。
背景技術：
傳統(tǒng)高壓元件基本上有垂直式(VDM0SFET)及水平式(LDMOSFET)，其中橫向結構
以雙擴散金氧半晶體管為代表，縱向結構以溝槽式柵極功率晶體管為代表。 為了形成耐高壓的橫向擴散金屬氧化物半導體(Laterally Diffused
MetalOxide Semiconductor, LDMOS)，通常會使用一個低濃度N型飄移區(qū)來形成一個耐高壓
結構，并且利用如Reduce Surface Field(簡稱RESURF)與電場板(Field-Plate)等技術
來進行最佳化調整。而要完成一高壓元件(耐壓300-1000V)， 一般都會使用一個低濃度N
型深阱來形成一個耐高壓結構。傳統(tǒng)形成N型深阱的工藝如圖lA-圖ID所示。 圖IA顯示提供一基底101，且基底101上具有一犧牲層103。接下來圖IB顯示于
犧牲層103上形成一圖案化遮蔽層105，且露出一開口區(qū)107，并對開口區(qū)107進行離子摻
雜109，以形成摻雜區(qū)111。圖1C顯示移除圖案化遮蔽層105后，執(zhí)行一回火步驟，使摻雜
區(qū)111擴散成一深阱113，而完成深阱的工藝。 然而，上述第工藝必須經(jīng)過長時間的阱擴散才能達到所需深度。有鑒于此，業(yè)界亟 需一種新的高壓元件N型深阱的工藝，其可縮短阱擴散的時間。

發(fā)明內容
為了克服上述先前技術的缺點，本發(fā)明實施例提供一高壓(高功率)深阱的工藝， 可縮短阱擴散的時間、減少阱擴散的熱預算，并且可將其他需要外延工藝的高壓元件的整 合簡化。 本發(fā)明提供一種形成高壓元件深阱的方法，包括提供一基底，該基底上具有一第 一犧牲層；形成一第一圖案化遮蔽層于該犧牲層上，并露出一第一開口區(qū)；對該第一開口 區(qū)進行第一離子摻雜，以形成一第一次摻雜區(qū)；移除該第一圖案化遮蔽層與該第一犧牲層； 形成一外延層于該基底上；形成一第二犧牲層于該外延層上；形成一第二圖案化遮蔽層于 該第二犧牲層上，并露出第二開口區(qū)；對該第二開口區(qū)進行第二離子摻雜，以形成一第二次 摻雜區(qū)；移除該第二圖案化遮蔽層；執(zhí)行一回火步驟，使該第一摻雜區(qū)與該第二摻雜區(qū)擴 散成一深阱；以及移除該第二犧牲層。 本發(fā)明可縮短阱擴散的時間、減少阱擴散的熱預算，可將其他需要外延工藝的高 壓元件的整合簡化。


圖1A-圖1D顯示傳統(tǒng)形成N型深阱的工藝。 圖2A-圖2F顯示根據(jù)本發(fā)明的一實施例的形成高壓元件深阱的工藝剖面圖。
附圖標號
具體實施例方式
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施 例，并配合所附圖示，作詳細說明如下 以下將以實施例詳細說明作為本發(fā)明的參考，且范例伴隨著圖示說明的。在圖示 或描述中，相似或相同的部分使用相同的圖號。在圖示中，實施例的形狀或是厚度可擴大， 以簡化或是方便標示。圖示中元件的部分將以描述說明的?？梢岳斫獾氖?，未繪示或描述 的元件，可以本技術領域技術人員所知的形式。此外，當敘述一層位于一基板或是另一層上 時，此層可直接位于基板或是另一層上，或是其間亦可以有中介層。
圖2A-圖2F是根據(jù)本發(fā)明的一實施例的形成高壓元件深阱的工藝剖面圖。
圖2A顯示，提供一基底201，基底上201具有一第一犧牲層203?；?01可包括 半導體基底，例如P-型硅基底或絕緣層上有硅(SOI)基底。第一犧牲層203可包括一氧化 層。 接著，如圖2B所示，于第一犧牲層203上形成一第一圖案化遮蔽層205，并露出一 第一開口區(qū)207。第一圖案化遮蔽層205可包括一光阻層。在一實施例中，形成第一圖案化 遮蔽層205的方法可包括于第一犧牲層203上形成一第一光阻層，然后執(zhí)行一第一微影步 驟，使第一光阻層圖案化以形成第一開口區(qū)207。 詳細步驟可包括，涂布一第一光阻層于基底201上，隨后提供一第一掩膜，其包括 一遮光區(qū)和一透光區(qū)。接著，使光線通過上述第一掩膜以進行一曝光步驟，而轉移掩膜上的 圖案至基底201上的第一光阻層中。接著實施一顯影工藝，移除第一光阻層未被上述遮光 區(qū)遮蔽的部分，而形成第一圖案化光阻層205，并通過第一圖案化光阻層205定義出預定形
















圖案化光阻層)
圖案化光阻層)
101、201 基底 103 犧牲層 105 圖案化遮蔽層 107 開口區(qū) 109 離子摻雜 111 摻雜區(qū) 113、225 深阱
一犧牲層
一圖案化遮蔽層(第一 一開口區(qū) 一離子摻雜 一次摻雜區(qū) 213 外延層 215 第二犧牲層 217 第二圖案化遮蔽層(第二 219 第二開口區(qū) 221 第二離子摻雜 223 第二次摻雜區(qū)
.ffn .ffn .ffn .ffn .ffn
舅舅舅舅舅
3 5 7 9 1
o o o o 1
2 2 2 2 2
4成第一次摻雜區(qū)211 (圖2C)的位置，即第一開口區(qū)207。 而在形成第一 圖案化遮蔽層205之后，對第一開口區(qū)207執(zhí)行一第一離子摻雜 209，以形成一第一次摻雜區(qū)211 (圖2C)。在一實施例中，第一離子摻雜209可包括N型離 子摻雜，例如磷或砷。 由于離子摻雜是將具能量的粒子植入基底201，因此第一犧牲層203的作用為避 免基底201的表面受到離子植入損傷。應注意的是，第一犧牲層203不會留在最終元件中。
如圖2C所示，接著將第一圖案化遮蔽層205與第一犧牲層203進行移除，移除的 方式可包括一般移除工藝，例如干蝕刻或濕蝕刻。于移除第一圖案化遮蔽層205與第一犧 牲層203之后，在基板201上形成一外延層(印itaxiallayer)213。在一實施例中，可以化 學氣相沉積(CVD)法成長外延層213。而外延層213可縮短之后阱擴散所需的時間。外延 層213的材質可與基底201相同，例如是P型硅外延層。 再來參見圖2D。于外延層213上形成一第二犧牲層215，然后形成一第二圖案化 遮蔽層217于第二犧牲層215上，并露出第二開口區(qū)219。第二犧牲層215可包括一氧化 層，而第二圖案化遮蔽層217可包括一光阻層。在一實施例中，形成第二圖案化遮蔽層217 的方法可包括于第二犧牲層215上形成一第二光阻層，然后執(zhí)行一第二微影步驟，使第二 光阻層圖案化以形成第二開口區(qū)219。 詳細步驟可包括，涂布一第二光阻層于第二犧牲層215上，隨后提供一第二掩膜， 其包括一遮光區(qū)和一透光區(qū)。接著，使光線通過上述第二掩膜以進行一曝光步驟，而轉移掩 膜上的圖案至第二犧牲層215的第二光阻層中。接著實施一顯影工藝，移除第二光阻層未 被上述遮光區(qū)遮蔽的部分，而形成第二圖案化光阻層217，并通過第二圖案化光阻層217定 義出預定形成第二次摻雜區(qū)223 (圖2E)的位置，即第二開口區(qū)219。 而在形成第二圖案化遮蔽層217之后，對第二開口區(qū)219執(zhí)行一第二離子摻雜 221，以形成一第二次摻雜區(qū)223 (圖2E)。在一實施例中，第二離子摻雜221可包括N型離 子摻雜，例如磷或砷。 由于離子摻雜是將具能量的粒子植入外延層213，因此第二犧牲層215的作用為 避免外延層213的表面受到離子植入損傷。應注意的是，第二犧牲層215不會留在最終元 件中。 而在一實施例中，第一離子摻雜與第二離子摻雜的濃度可相同。而在另一實施例 中，第一離子摻雜與第二離子摻雜的濃度可不同。 接下來參見圖2E。將第二圖案化遮蔽層進行移除，移除的方式可包括一般移除工 藝，例如干蝕刻或濕蝕刻。再來執(zhí)行一回火步驟，使第一次摻雜區(qū)211與第二次摻雜區(qū)223 擴散成一深阱225。 需注意的是，第一開口區(qū)207與第二開口區(qū)219位于相同位置皆對應于深阱225。 因此上述第一掩膜與第二掩膜可為相同掩膜。 最后如圖2F所示，將第二犧牲層215自外延層213上移除，以完成本發(fā)明實施例
的高壓深阱的工藝。需注意的是，而外延層213的存在可短縮阱擴散所需的時間，并且可進
行后續(xù)的半導體工藝步驟，將上述具高壓深阱的基底完成高壓元件的制作。 而上述高壓深阱的工藝可應用于任何高壓元件的工藝，例如橫向擴散金屬氧化物
半導體。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本技術領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當以權利要求所界定的為準。
權利要求
一種形成高壓元件深阱的方法，其特征在于，所述的方法包括提供一基底，所述基底上具有一第一犧牲層；形成一第一圖案化遮蔽層于所述犧牲層上，并露出一第一開口區(qū)；對所述第一開口區(qū)進行第一離子摻雜，以形成一第一次摻雜區(qū)；移除所述第一圖案化遮蔽層與所述第一犧牲層；形成一外延層于所述基底上；形成一第二犧牲層于所述外延層上；形成一第二圖案化遮蔽層于所述第二犧牲層上，并露出第二開口區(qū)；對所述第二開口區(qū)進行第二離子摻雜，以形成一第二次摻雜區(qū)；移除所述第二圖案化遮蔽層；執(zhí)行一回火步驟，使所述第一摻雜區(qū)與所述第二摻雜區(qū)擴散成一深阱；以及移除所述第二犧牲層。
2. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述基底包括P-型硅 基底或絕緣層上有硅基底。
3. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第一犧牲層包括 一氧化層。
4. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第一開口區(qū)與所 述第二開口區(qū)對應于所述深阱。
5. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第一圖案化遮蔽 層包括一光阻層。
6. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，形成所述第一圖案化 遮蔽層的步驟包括形成一第一光阻層于所述第一犧牲層上；以及執(zhí)行一第一微影步驟，使所述第一光阻層圖案化形成所述第一開口區(qū)。
7. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第一與第二離子 摻雜為N型離子摻雜。
8. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第二犧牲層包括 一氧化層。
9. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，所述第二圖案化遮蔽 層包括一光阻層。
10. 如權利要求1所述的形成高壓元件深阱的方法，其特征在于，形成所述第二圖案化 遮蔽層的步驟包括形成一第二光阻層于所述第二犧牲層上；以及執(zhí)行一第二微影步驟，使所述第二光阻層圖案化形成所述第二開口區(qū)。
全文摘要
本發(fā)明提供一種形成高壓元件深阱的方法，該方法包括提供一基底，該基底上具有一第一犧牲層；形成一第一圖案化遮蔽層于該犧牲層上，并露出一第一開口區(qū)；對該第一開口區(qū)進行第一離子摻雜，以形成一第一次摻雜區(qū)；移除該第一圖案化遮蔽層與該第一犧牲層；形成一外延層于該基底上；形成一第二犧牲層于該外延層上；形成一第二圖案化遮蔽層于該犧牲層上，并露出第二開口區(qū)；對該第二開口區(qū)進行第二離子摻雜，以形成一第二次摻雜區(qū)；移除該第二圖案化遮蔽層；執(zhí)行一回火步驟，使該第一摻雜區(qū)與該第二摻雜區(qū)擴散成一深阱；以及移除該第二犧牲層。本發(fā)明可縮短阱擴散的時間、減少阱擴散的熱預算，可將其他需要外延工藝的高壓元件的整合簡化。
文檔編號H01L21/336GK101728246SQ20081016963
公開日2010年6月9日 申請日期2008年10月13日 優(yōu)先權日2008年10月13日
發(fā)明者張睿鈞, 杜尚暉, 蔡宏圣 申請人:世界先進積體電路股份有限公司