專利名稱：形成淺溝槽隔離的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作半導(dǎo)體元件的方法與系統(tǒng)，尤其涉及一種圓化(roimding) 淺溝槽隔離的邊角的方法與系統(tǒng)。
背景技術(shù)：
半導(dǎo)體晶片上的有源區(qū)通?？衫脺\溝槽隔離(STI; shallow trench isolations)來相互隔絕。公知形成淺溝槽隔離的方式包括蝕刻溝槽、以介電 材料(如氧化物)填入溝槽、再以化學(xué)機(jī)械研磨或蝕刻去除多余的介電材料， 留下溝槽中的介電材料，作為有源區(qū)之間的電性隔離。
然而，單純借由蝕刻與填充溝槽，使溝槽鄰近襯底表面的邊緣形成尖銳、 近乎方形的形狀。此尖銳的形狀會(huì)造成嚴(yán)重的來回操作漏電流的問題而降低 元件的性能。為了減緩此漏電流，公知利用成長(zhǎng)氧化襯層(oxideliner)的方式 將邊角圓化。
然而，上述圓化邊角的方式的成效有限。此外，當(dāng)元件尺寸縮小到45nm 以下后，漏電流的問題將更為嚴(yán)重，利用氧化襯層圓化邊角的方式已不足以 應(yīng)付嚴(yán)重的漏電流。
因此，業(yè)界急需一種可圓化淺溝槽隔離邊角的新方法，以減少元件的漏 電流。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明的實(shí)施例利用回火工藝改變硅的表面形狀。
本發(fā)明實(shí)施例提供一種形成淺溝槽隔離的方法，包括下列步驟提供一 襯底，襯底中具有一溝槽，且溝槽具有側(cè)壁；以第一填充材料填入溝槽；凹 蝕溝槽中的第一填充材料以露出至少一部分鄰近襯底表面的該側(cè)壁；以及， 在一含氫氣且實(shí)質(zhì)上無氧氣的氣氛下對(duì)露出的側(cè)壁進(jìn)行回火。
本發(fā)明另一實(shí)施例提供一種形成淺溝槽隔離的方法，包括下列步驟提供一襯底，包括 一具有側(cè)壁的溝槽及一露出的有源區(qū)位于襯底表面；以第 一填充材料填入部分該溝槽，使側(cè)壁與有源區(qū)之間的邊角露出；以及，在一 實(shí)質(zhì)上無氧氣且能引發(fā)硅遷移的氣氛下，對(duì)露出的邊角與有源區(qū)進(jìn)行回火。
本發(fā)明另一實(shí)施例提供一種形成淺溝槽隔離的方法，包括下列步驟提 供一襯底；在襯底中形成一開口；以第一填充材料填入開口；去除至少部分 第一填充材料以露出沿著開口一側(cè)的部分襯底；以及，在一含氫氣氣氛下對(duì) 襯底回火，其中含氫氣氣氛包含每秒約15-55公升的氫氣流量。
本發(fā)明優(yōu)選實(shí)施例的優(yōu)點(diǎn)在于溝槽邊角的圓化效果大于公知方法，因此 特別適合用在減少45nm以下的元件漏電流。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉 出優(yōu)選實(shí)施例，并配合所附附圖，作詳細(xì)說明如下


圖1顯示本發(fā)明實(shí)施例中具有有源區(qū)及溝槽的襯底。 圖2顯示本發(fā)明實(shí)施例中以介電材料填入溝槽。 圖3顯示本發(fā)明實(shí)施例中對(duì)介電材料進(jìn)行凹蝕。 圖4顯示本發(fā)明實(shí)施例中對(duì)襯底進(jìn)行回火步驟。 圖5顯示本發(fā)明實(shí)施例中對(duì)襯底回火后的結(jié)構(gòu)。
圖6顯示本發(fā)明實(shí)施例中以第二介電材料填入溝槽的選捧性(optional)步驟。
圖7顯示本發(fā)明實(shí)施例中在有源區(qū)上形成一晶體管。
其中，附圖標(biāo)記說明如下
101~襯底
102掩模層
103 溝槽
105 有源區(qū)
107~邊角
109~溝槽側(cè)壁
201 第一介電材料
301 鄰近襯底上表面的部分側(cè)壁303 介電柵欄 401 回火
601 第二介電材料
700~晶體管
701 柵極介電層
703~柵極
705~間隔物
707~源極/漏極區(qū)
具體實(shí)施例方式
以下將以淺溝槽隔離結(jié)構(gòu)為例說明本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明 也可應(yīng)用在其他結(jié)構(gòu)。
請(qǐng)參照?qǐng)D1，襯底101上具有一掩模層102，掩模層102露出用來隔離 有源區(qū)105的溝槽103。襯底101可包含摻雜或未慘雜的塊材硅(bulk silicon), 或是絕緣層上覆硅(SOI; Silicon on insulator)襯底的有源層。通常SOI襯底 包含一層半導(dǎo)體材料，例如硅、鍺、硅鍺、絕緣層上硅鍺(silicon germanium on insulator)、或前述的組合。其他適合的襯底還包括多層襯底、梯度襯底 (gradient substrate)、 或混成位向襯底(hybrid orientation substrate)。
有源區(qū)105較佳是靠近襯底101頂部的導(dǎo)電區(qū)域。有源區(qū)105可在后續(xù) 用來形成有源元件，例如晶體管等。如本領(lǐng)域普通技術(shù)人員所熟知，利用適 當(dāng)?shù)膿诫s物對(duì)襯底進(jìn)行離子注入可形成有源區(qū)105，并可視需要形成n-阱或 p-阱。
掩模層102較佳形成在襯底103上以保護(hù)有源區(qū)105，但露出部分用來 形成溝槽103的襯底。掩模層102較佳為利用化學(xué)氣相沉積(CVD)所形成的 氮化硅，但也可使用其他材料如氧化物、氮氧化物、碳化硅(siliconcarbide)、 前述的組合、或類似的材料，并且可使用其他沉積方式，例如等離子體加強(qiáng) 化學(xué)氣相沉積(plasma enhanced CVD)、低壓化學(xué)氣相沉積(low pressure CVD)，或是將氧化硅進(jìn)行氮化而成。形成掩模層102之后，利用適當(dāng)?shù)墓?刻與蝕刻工藝露出襯底101欲形成溝槽103的部分。
應(yīng)注意的是，上述用來形成掩模層102的方法與材料并非唯一可行的方
6法。任何可用來保護(hù)有源區(qū)105并且露出部分襯底101以形成溝槽103的方 式均可應(yīng)用在本發(fā)明，例如，可使用圖案化光致抗蝕劑來作為上述的掩模層 102。因此本發(fā)明的范圍也包含所有這類方法。
掩模層102經(jīng)過圖案化之后，在襯底中形成溝槽103。較佳的，可利用 反應(yīng)性離子蝕刻(RIE; Reactive Ion Etching)去除露出的襯底101以形成溝槽 103，但也可使用其他適合的工藝。溝槽103的深度從襯底101表面起算約 2500-5000A，較佳約3000A。
在形成溝槽103的同時(shí)，溝槽103的側(cè)壁109與有源區(qū)的平坦表面之間 產(chǎn)生了邊角107(圖1中圓圈處)。在此時(shí)，邊角107大抵上為非圓化的邊角， 如果沒有進(jìn)一步處理可能會(huì)造成嚴(yán)重的漏電流。
請(qǐng)參照?qǐng)D2，將一介電材料201填入溝槽103中。介電材料201較佳為 氧化物、高密度等離子體氧化物、或類似的材料。介電材料201可利用CVD 形成，例如高深寬比工藝(HARP; High Aspect Ratio Process)、高密度等離子 體CVD、或其他公知的方法。
在優(yōu)選實(shí)施例中，利用介電材料201將溝槽103完全填滿并且覆蓋在掩 模層102之上，然后再利用化學(xué)機(jī)械研磨(CMP)、蝕刻、或兩者的組合去除 溝槽103以外的介電材料。上述的去除步驟會(huì)去除掩模層102上所有的介電 材料201，之后再將掩模層102去除以露出下方的有源區(qū)105。
圖3顯示去除掩模層102及凹蝕(recessing)介電材料201后的結(jié)構(gòu)。掩 模層102較佳以干蝕刻去除，此干蝕刻選擇性地去除掩模層102，但大致上 不會(huì)去除襯底101的有源區(qū)105。當(dāng)掩模層102包含氮化硅時(shí)，可使用CF4/02 作為蝕刻劑去除掩模層，但也可使用其他蝕刻劑，例如CHF2/02、 CH2F4、 CHsF等。應(yīng)注意的是，雖然本發(fā)明較佳以上述方法去除掩模層102，但本發(fā) 明并非以此為限，反之，任何可用來去除掩模層102的工藝均在本發(fā)明的范 圍內(nèi)。
去除掩模層102之后，較佳進(jìn)行一凹蝕工藝以露出溝槽103鄰近襯底101 上表面的一部分側(cè)壁301。此凹蝕工藝較佳可利用濕蝕刻，將襯底101上表 面沉浸在蝕刻劑中例如HF。然而，也可使用其他蝕刻劑(如H2)或其他方法， 例如反應(yīng)性離子蝕刻，或以NH3/NF3進(jìn)行干蝕刻。
介電材料201凹蝕的深度從襯底101表面起算約300A-500A，較佳約400A。此凹蝕步驟露出溝槽103的部分側(cè)壁301，使該部分的側(cè)壁301不被 介電材料201所覆蓋。此外，該凹蝕步驟也可確保襯底的有源區(qū)105上沒有 殘余的介電材料201，以便露出有源區(qū)105進(jìn)行后續(xù)的工藝。
在進(jìn)行介電材料201的凹蝕時(shí)，由于介電材料201中心部份的蝕刻速率 大于鄰近溝槽103側(cè)壁部分的蝕刻速率，因此凹蝕后沿著溝槽103的側(cè)壁形 成了介電柵欄(dielectric fence)303。介電柵欄303的厚度由溝槽露出的側(cè)壁部 分301往介電材料201的中心部份漸增。介電柵欄303可能造成漏電路徑或 柵極漏電流等問題，因而降低有源區(qū)105上元件的性能。
請(qǐng)參照?qǐng)D4，對(duì)基板101進(jìn)行回火(以箭頭401標(biāo)示)以圓化襯底101鄰 近溝槽103的邊角107?；鼗?01可促使襯底101露出的表面發(fā)生硅遷移 (silicon migration)。溝槽邊角107的硅遷移可使邊角圓滑化，因而降低漏電 流并使有源區(qū)105上元件的性能得到改善。
回火401較佳是在可引發(fā)硅遷移的氣氛下進(jìn)行，例如純氫氣。其他可引 發(fā)硅遷移的氣體如NH3、 SiH4、或前述的組合也可采用。純氫氣導(dǎo)入的流量 約每秒15-55公升，較佳約每秒35公升。回火401工藝的腔體溫度可維持在 約800-1100°C，較佳約875°C;壓力可維持在5-760 torr，較佳約100 torr。 襯底101的回火時(shí)間約30-600秒，較佳約90秒。
此外，回火工藝較佳在實(shí)質(zhì)上不含氧氣或不具含氧成份的氣氛下進(jìn)行。 氧氣或含氧成份可能會(huì)降低溝槽邊角107圓化的效果，甚至造成有源區(qū)105 的消耗。去除氣氛中的氧氣與含氧成份可以增加溝槽邊角107圓化的效果， 而且對(duì)有源區(qū)105不會(huì)造成任何不利的影響。
圖5顯示回火工藝401后的結(jié)構(gòu)。值得注意的是，溝槽103的邊角107 經(jīng)過硅遷移之后已經(jīng)被圓化了。此圓化的效果高于公知技術(shù)使用氧襯層的圓 化效果，可大幅降低漏電流，因而改善有源區(qū)105上元件的整體性能。
此外，當(dāng)使用氫氣進(jìn)行回火401時(shí)，氫氣會(huì)額外對(duì)介電柵欄303產(chǎn)生蝕 刻效果。因此以氫氣回火除了可引發(fā)硅遷移外，還可同時(shí)降低或消除介電柵 欄303，因而進(jìn)一步改善有源區(qū)105上元件的整體性能。
圖6顯示以第二介電材料601重新填入溝槽103的選擇性(optional)步驟。 第二介電材料601的材質(zhì)較佳與第一介電材料201(例如氧化物)類似，并可 由類似的工藝(例如CVD)形成。第二介電材料601較佳形成在第一介電材料201上，填滿并超過溝槽103。多余的介電材料以化學(xué)機(jī)械研磨、蝕刻、或
前述的組合將之去除，直到露出襯底101的有源區(qū)105，留下溝槽103中的 第二介電材料601。
圖7顯示溝槽邊角107圓化后所形成的晶體管700。晶體管700較佳包 含柵極介電層701、柵極703、間隔物705、源極/漏極區(qū)707。柵極介電層 701較佳為一高介電常數(shù)材料，例如氧化硅、氮氧化硅、氮化硅、含氮氧化 物、或前述的組合、或其類似物。較佳的，柵極介電層701的相對(duì)介電常數(shù) 大于約4。其他適合作為柵極介電層的材料還包括氧化鋁、氧化鑭、氧化
鉿、氧化鋯、氮氧化鉿、或前述的組合。
在一優(yōu)選實(shí)施例中，柵極介電層701包含氧化層，可利用任何氧化工藝， 例如干式或濕式熱氧化法在包含氧氣、H20、 NO、或前述的組合的氣氛下形 成；或者，以四乙氧基硅烷(TEOS)與氧氣為前驅(qū)物，利用CVD法形成。在 一實(shí)施例中，柵極介電層701的厚度約8-200A。
柵極703較佳包含導(dǎo)電材料，例如金屬(如鉭、鈦、鉬、鎢、鉬、鋁、鉿、 釕)、金屬硅化物(如硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(如氮化 鈦、氮化鉭)、摻雜多晶硅、其他導(dǎo)電材料、或前述的組合。在一優(yōu)選實(shí)施例 中，柵極703為利用低壓CVD法所沉積的摻雜或未摻雜多晶硅，厚度約 400-2500A，較佳約1500A。
間隔物705較佳是先毯覆性(blanket)沉積一間隔層在既有的結(jié)構(gòu)上，然 后以非等向性蝕刻去除間隔層的水平部分而成。間隔層較佳包含氮化硅、氮
氧化物、碳化硅、氮氧化硅、氧化物等，可利用CVD、等離子體加強(qiáng)CVD、 濺鍍等常見的方式形成。
在優(yōu)選實(shí)施例中，源極/漏極區(qū)707是利用慘雜物如砷或硼對(duì)襯底101進(jìn) 行一次或多次的離子注入所形成。可視所形成的元件(例如NMOS或PMOS 元件)來決定摻雜物的種類。由于注入時(shí)使用柵極703與間隔物705作為注入 掩模，因此所形成的源極/漏極區(qū)707大抵對(duì)齊柵極703與間隔物705。
應(yīng)注意的是，上述形成源極/漏極區(qū)707的方法只是用來舉例說明，本領(lǐng) 域普通技術(shù)人員當(dāng)可使用其他各種適合的方式。舉例而言，可使用各種間隔 物或襯層的組合來進(jìn)行數(shù)次的注入，以形成具有特定形狀或功能的源極/漏極 區(qū)707。因此，本發(fā)明的范圍也包括各種可形成源極/漏極區(qū)707的工藝，而非以前文描述的工藝為限。
在氫氣氣氛下對(duì)溝槽裸露的邊角進(jìn)行回火所造成的圓化效果高于公知 氧化襯層的圓化效果。此外，在氫氣氣氛下可消除或降低溝槽側(cè)壁的介電柵 欄。因此，經(jīng)由上述方式降低漏電流，對(duì)任何形成在襯底有源區(qū)上或有源區(qū) 中的元件均有直接的助益。
雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明， 任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可 作任意的改動(dòng)與修改。例如，任何適當(dāng)?shù)牟牧暇捎脕硖畛錅喜郏胰魏芜m 當(dāng)?shù)脑珉娙萜?、電感均可形成在襯底上的有源區(qū)。因此本發(fā)明的保護(hù) 范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種形成淺溝槽隔離的方法，包括下列步驟提供一襯底，該襯底中具有一溝槽，且該溝槽具有側(cè)壁；以第一填充材料填入該溝槽；凹蝕該溝槽中的第一填充材料，以露出至少一部分鄰近該襯底表面的該側(cè)壁；以及在一含氫氣且實(shí)質(zhì)上無氧氣的氣氛下對(duì)露出的該側(cè)壁進(jìn)行回火。
2. 如權(quán)利要求1所述的形成淺溝槽隔離的方法，其中該氣氛為實(shí)質(zhì)上純 氫氣的氣氛。
3. 如權(quán)利要求1所述的形成淺溝槽隔離的方法，其中該凹蝕也去除該襯 底上的第一填充材料，以實(shí)質(zhì)露出該襯底表面。
4. 如權(quán)利要求1所述的形成淺溝槽隔離的方法，還包括去除凹蝕該第一 填充材料時(shí)所形成的介電柵欄，其中借由對(duì)至少一部分該側(cè)壁進(jìn)行回火以去 除該介電柵欄。
5. 如權(quán)利要求1所述的形成淺溝槽隔離的方法，其中在回火步驟后，還 包括以第二填充材料填入該溝槽。
6. 如權(quán)利要求1所述的形成淺溝槽隔離的方法，其中該含氫氣的氣氛包 含每秒約15-55公升的氫氣流量。
7. —種形成淺溝槽隔離的方法，包括下列步驟 提供一襯底，包括一具有側(cè)壁的溝槽；及 一露出的有源區(qū)位于該襯底表面；以第一填充材料填入部分該溝槽，使該側(cè)壁與該有源區(qū)之間的邊角露出；以及在一實(shí)質(zhì)上無氧氣且能引發(fā)硅遷移的氣氛下，對(duì)露出的邊角與有源區(qū)進(jìn) 行回火。
8. 如權(quán)利要求7所述的形成淺溝槽隔離的方法，其中該回火步驟在氫氣 氣氛下進(jìn)行。
9. 如權(quán)利要求8所述的形成淺溝槽隔離的方法，其中該含氫氣的氣氛包 含每秒約15-55公升的氫氣流量。
10. 如權(quán)利要求7所述的形成淺溝槽隔離的方法，其中以第一填充材料填 入部分該溝槽的步驟包括以該第一填充材料填入該溝槽，以及去除至少一 部分該第一填充材料。
11. 如權(quán)利要求7所述的形成淺溝槽隔離的方法，其中在該回火步驟后， 還包括以第二填充材料填入該溝槽。
12. 如權(quán)利要求7所述的形成淺溝槽隔離的方法，其中該回火步驟也去除 凹蝕該第一填充材料時(shí)所形成的介電柵欄。
13. —種形成淺溝槽隔離的方法，包括下列步驟提供一襯底； 在該襯底中形成一開口； 以第一填充材料填入該開口 ；去除至少部分該第一填充材料以露出沿著該開口一側(cè)的部分襯底；以及 在一含氫氣氣氛下對(duì)該襯底回火，其中該含氫氣氣氛包含每秒約15-55 公升的氫氣流量。
14. 如權(quán)利要求13所述的形成淺溝槽隔離的方法，其中該氣氛為純氫氣。
15. 如權(quán)利要求13所述的形成淺溝槽隔離的方法，其中該含氫氣氣氛包 含每秒約35公升的氫氣流量。
全文摘要
本發(fā)明提供一種形成淺溝槽隔離的方法，尤其是一種圓化淺溝槽隔離邊角的方法。在一優(yōu)選實(shí)施例中，包括以一介電材料填入溝槽，并凹蝕介電材料以露出鄰近襯底表面的部分溝槽側(cè)壁。接著在一氫氣氣氛下對(duì)襯底進(jìn)行回火，借由硅遷移圓化淺溝槽隔離的邊角。本發(fā)明溝槽邊角的圓化效果大于公知方法，因此特別適合用在減少45nm以下的元件漏電流。
文檔編號(hào)H01L21/762GK101630655SQ20081017043
公開日2010年1月20日 申請(qǐng)日期2008年11月3日 優(yōu)先權(quán)日2008年7月15日
發(fā)明者曾國(guó)華, 蔡正原, 許俊豪, 陳能國(guó) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司