專利名稱：集成電路結構及形成該集成電路結構的方法
技術領域：
本發(fā)明是有關于一種集成電路結構，且特別是有關于一種包含一硅貫通
電極(Through-silicon via; TSV)的集成電路及形成該集成電路的方法。
背景技術：
自從集成電路發(fā)明后，半導體工業(yè)即開始因為各種電子元件(如晶體管、 二極管、電阻、電容等等)集成密度的提升而持續(xù)地快速成長。集成密度的 提升是由于最小線寬在技術演進下持續(xù)地下降，使更多的元件可以被集成入 一個芯片區(qū)之中。
上述的集成密度的改進，著重于二維平面上，因為電子元件是排列在半 導體晶片的表面上。雖然在二維平面的集成電路上具有相當大的進步，但是 二維平面密度將會受到物理上的限制。其中一項限制是這些元件所能達到的 最小尺寸。其次，當更多的元件被放入一個芯片中，將需要更復雜的設計以 完成電路。
尚有一個限制是因為電子元件的數(shù)目增加后，電子元件彼此間的連接線 的數(shù)目及長度都因而增加許多。電阻電容延遲效應及功率消耗都會因此跟著 上升。
解決上述問題的方法，目前以三維集成電路及堆疊裸片(Stacked die) 最為常見。硅貫通電極(Through-silicon via; TSV)常見于三維集成電路及 堆疊裸片中，用以連接各芯片。硅貫通電極可將芯片上的集成電路連接至芯 片的背側，更可用以提供一接地路徑以將集成電路由芯片的背側接地。其中 芯片的背側多以一接地的鋁薄膜覆蓋。
圖1示出了一傳統(tǒng)硅貫通電極的形成過程的一步驟中，集成電路結構的 側視圖，包含一硅基板2， 一層間介電層4及一保護層6。電極轉接墊8形成 在保護層6下且由保護層6的一開口曝露于外。硅貫通電極10形成并穿置于 電極轉接墊8的一開口，延伸至層間介電層4及硅基板2中。圖1所示的結構將受到芯片面積的限制，因為硅貫通電極為電極轉接墊 8所環(huán)繞，電極轉接墊8占據(jù)了相當大的面積，且對應至電極轉接墊8 F方
的芯片區(qū)無法用以形成半導體元件。更進一步地，要形成硅貫通電極IO，必
須包含形成并圖形化多個絕緣薄膜的歩驟，造成了生產(chǎn)成本較高的結果。
因此，能提供一新的硅貫通電極集成電路結構及形成方法，乃為該一業(yè) 界急待解決的問題。

發(fā)明內容
本發(fā)明所要解決的技術問題在于提供一種集成電路結構及形成該集成電 路結構的方法，增加芯片面積使用效率并減少工藝步驟。
為了實現(xiàn)上述目的，本發(fā)明提出一種集成電路結構，包含 一基板；一 硅貫通電極，延伸入基板中； 一硅貫通電極轉接墊，與硅貫通電極間隔一距 離設置；以及一金屬線，電性連接于硅貫通電極及一硅貫通電極轉接墊。
為了實現(xiàn)上述目的，本發(fā)明還提出一種集成電路結構，包含 一半導體 基板；多個介電層，位于半導體基板上； 一硅貫通電極，穿越介電層及半導 體基板，其中硅貫通電極延伸至半導體基板的一背側； 一硅貫通電極轉接墊， 位于介電層上，其中硅貫通電極僅在硅貫通電極轉接墊的一側水平設置；以 及一金屬線，位于硅貫通電極及硅貫通電極轉接墊上，且金屬線與硅貫通電 極及硅貫通電極轉接墊電性連接。
為了實現(xiàn)上述目的，本發(fā)明提出一種形成一集成電路結構的方法，包含 下列步驟提供一晶片，晶片包含 一半導體基板以及一位于半導體基板上 的硅貫通電極轉接墊；形成一硅貫通電極開口，自該晶片的一上表面延伸至 該半導體基板，其中該硅貫通電極開口與該硅貫通電極轉接墊間隔一距離設 置;形成一硅貫通電極于該硅貫通電極開口；形成一金屬線電性連接該硅貫 通電極及該硅貫通電極轉接墊。
為了實現(xiàn)上述目的，本發(fā)明還提出一種形成一集成電路結構的方法，包 含下列步驟提供一晶片，晶片包含 一半導體基板以及一位于半導體基板 上的硅貫通電極轉接墊；形成一擴散阻擋層(Diffusion barrier layer)在該晶 片上，其中該擴散阻擋層延伸至一硅貫通電極開口；形成一銅種籽層(Copper seed layer)在該擴散阻擋層上；形成并圖形化一掩膜層，以曝露該硅貫通電極轉接墊、該硅貫通電極開口及一位于該硅貫通電極開口及該硅貫通電極轉 接墊之間的--區(qū)域；選擇性地形成一銅層在該銅種籽層上，其中該銅層填滿 該硅貫通電極開口以形成一硅貫通電極，且該銅層延伸至該硅貫通電極轉接 墊；移除該掩膜層以曝露部分該銅種籽層及該擴散阻擋層；蝕刻該銅種籽層 的該曝露部分；以及蝕刻該擴散阻擋層的該曝露部分。
由上述本發(fā)明較佳實施例可知，應用本發(fā)明的集成電路結構及方法，可 以減少工藝步驟，并降低生產(chǎn)成本及增加芯片面積使用效率的優(yōu)點。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任 何熟悉本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的 更動與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求所界定者為準。


為使本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，所 附附圖的詳細說明如下
圖l為先前技術中， 一硅貫通電極結構的示意圖，其中硅貫通電極形成 在一電極轉接墊的開口中；以及
圖2至圖13為本發(fā)明一實施例的各制造階段的側剖面圖，其中硅貫通電 極與硅貫通電極轉接墊間隔一距離設置。
主要元件符號說明
10:硅貫通電極 2:硅基板 22:介電層 26:連接墊 30:保護層 34:開口 4:層間介電層 42:擴散阻擋層 46:干膜掩膜 50:硅貫通電極
18: 晶片
20:基板
24:硅貫通電極轉接墊 28:最上層介電層 32:光刻膠 38:絕緣層 40:光刻膠 44:薄種籽層 48:開口
52: ^56:保護層 6:保護層 64:導電層 8:電極轉接墊
58:玻璃晶片 60:高分子膠 66:鎳銀合金
具體實施例方式
請參照圖2，其示出了依照本發(fā)明一較佳實施例的一種側視圖，為本發(fā) 明中，形成包含一硅貫通電極的一集成電路的結構，其過程的一步驟中，集 成電路結構的側視圖。提供一包含一基板20的晶片18。基板20通常為一半 導體基板，如一硅基板，或包含其它半導體材料如第三、第四或第五族元素。 半導體元件如金屬氧化物半導體(未示出)可以形成在基板20的一上表面。 多個介電層22形成在基板20上，包含多個金屬線及電極。介電層22可包含 層間介電層或層間金屬介電層，也可包含低介電常數(shù)的介電物質。硅貫通電 極轉接墊24形成在介電層22上，可連接至基板20的上表面的半導體元件。 圖2也示出了連接墊(Bond pad) 26，用于將芯片上的集成電路連接至外部 元件。硅貫通電極轉接墊24及連接墊26形成在一最上層的介電層28中。硅 貫通電極轉接墊24及連接墊26的材料可為鋁、鎢、銀、銅其中之一或其組 合。保護層30形成在硅貫通電極轉接墊24及連接墊26上，且硅貫通電極轉 接墊24及連接墊26通過多個保護層30上的開口曝露于外。保護層30的材 料為氧化硅或氮化硅。
圖3示出了光刻膠32的形成及圖形化。首先實施蝕刻以在保護層30、 介電層28及介電層22形成一開口34?；?0接著沿開口34被蝕刻，其蝕 刻方式以干性蝕刻為佳。形成開口34后，光刻膠32即被移除，而形成如圖 4所示的結構。
圖5和圖6示出了絕緣層38的形成。請參照圖5，絕緣層38形成并覆 蓋在圖4的結構上。絕緣層38可為如氮化硅、碳化硅、氧化硅或其它性質相 似的物質。光刻膠40接著被形成及圖形化。圖形化后，光刻膠40在硅貫通 電極轉接墊24及連接墊26上方的部分被移除，所曝露出的絕緣層38接著被 蝕刻以曝露硅貫通電極轉接墊24及連接墊26。接著光刻膠40被移除而形成 如圖6所示的結構。參照圖7，擴散阻擋層42，有時被稱作膠層，形成并覆蓋在圖6的結構 上。擴散阻擋層42可為如鈦、氮化鈦、鉭、氮化鉭或其它性質相似的物質。 擴散阻擋層42可由物理氣相沉積或濺射沉積的方式形成。
一薄種籽層44，有時被稱作倒裝芯片凸點下金屬層(Under-bump metallurgy; UBM)，接著被形成在擴散阻擋層42上。薄種籽層44可為如 銅、銅合金、銀、金、鋁其中之一或其組合形成。在本實施例中，薄種籽層 44是由濺射沉積而形成，在其它實施例中也可由物理氣相沉積或無電鍍 (Electroless plating)的方法形成。薄種籽層44的厚度以2um為佳。
圖8示出了掩膜46的形成。掩膜46在本實施例中為一干膜掩膜。在其 它實施例中也可由其它物質形成。在本實施例中干膜掩膜46包含一有機物質 如Ajinimoto buildup film (ABF)。在其它實施例也可包含預浸料(Pr印reg) 及背膠銅箔基板(Resin-coated copper; RCC)。接著施加熱及壓力在干膜掩 膜46上，以軟化干膜掩膜46形成一平坦的上表面。干膜掩膜46的厚度以 5um以上為佳，尤以10um至100um的范圍內為最佳。熟悉本領域的技術人 員當可輕易得知上述的尺寸僅為一范例，是可隨集成電路尺寸的縮減而縮減。
干膜掩膜46接著被圖形化。在一實施例中，所要形成的硅貫通電極須透 過硅貫通電極轉接墊24與基板20的上表面的集成電路相電性連接。因此開 口 48形成于干膜掩膜46，曝露硅貫通電極轉接墊24、開口 34及一位于該硅 貫通電極轉接墊24及開口34間的一區(qū)域上的部分擴散阻擋層42及薄種籽層 44。
圖9中，開口 34選擇性地被填充一金屬物質以形成硅貫通電極50在開 口34中。金屬物質包含銅或銅合金，然而在其它實施例中如鋁、銀、金其中 之一或其組合也可用以形成金屬物質。該填充的過程可由濺射沉積、電鍍、 無電鍍或化學氣相沉積法形成。
開口34被填充后，開口 48也連續(xù)地被同樣的金屬物質所填充，形成金 屬線52，或被稱為后保護層連接線52 (Post-passivation interconnect; PPI)， 用以電性連接硅貫通電極轉接墊24及硅貫通電極50。金屬線52的較佳厚度 為小于30um，尤其在2um至25um為最佳的范圍。
在圖10中，干膜掩膜46被一堿性容液移除，因此，位于干膜掩膜46 下的部分薄種籽層44被曝露。被曝露的部分薄種籽層44接著被移除。 一轉接墊開口步驟被執(zhí)行，擴散阻擋層42的曝露部分被移除。被用以蝕刻擴散阻
擋層42的物質以不侵蝕金屬線52為佳。接著連接墊26也被曝露。在一實施 例中，被用以蝕刻擴散阻擋層42的物質為以氟為主要元素的蝕刻氣體，且蝕 刻過程為非等向性。在以下的圖示中，薄種籽層44將不再示出，因為薄種籽 層44與硅貫通電極50及金屬線52是由相似的物質所形成，因此與硅貫通電 極50及金屬線52已合為一體，故不再示出。
圖11示出了保護層56的形成。保護層56接著被圖形化以曝露連接墊 26。保護層56包含一有機且不導電的物質。金屬線52及硅貫通電極50為保 護層56所覆蓋。
玻璃晶片58接著通過一高分子膠60粘合至晶片18的上表面。接著實施 一研磨在基板20的一背側直到硅貫通電極50曝露。玻璃晶片58接著被移除 以使一紫外光照射高分子膠60，以使高分子膠60失去其粘性，而成為如圖 12的結構。
圖13中，導電層64形成于晶片的背側，導電層64在本實施中為一鋁金 屬層。接著一鎳銀合金66以無電鍍方式形成在導電層64上。鎳銀合金66 及導電層64電性連接于硅貫通電極50。因此，硅貫通電極50可為芯片上的 集成電路的一接地路徑。在其它實施例中，不形成導電層，而形成一連接墊 在曝露的硅貫通電極50上，連接墊可電性連接于另一半導體芯片或一封裝基 板。在又一實施例中，不形成連接墊，硅貫通電極50以一銅柱的形式連接至 另一半導體芯片或一封裝基板。
本發(fā)明的實施例與傳統(tǒng)的硅貫通電極相較下，使用了較小的芯片面積， 因為硅貫通電極轉接墊不須再環(huán)繞硅貫通電極。更進一歩地，集成電路的工 藝也隨之簡化。
雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明，任 何熟悉本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的 更動與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求所界定者為準。
權利要求
1、一種集成電路結構，其特征在于，包含一基板；一硅貫通電極，延伸入該基板中；一硅貫通電極轉接墊，與該硅貫通電極間隔一距離設置；以及一金屬線，位于該硅貫通電極及該硅貫通電極轉接墊上，電性連接于該硅貫通電極及該硅貫通電極轉接墊。
2、 根據(jù)權利要求1所述的集成電路結構，其特征在于，還包含一絕緣層， 該硅貫通電極還包含一擴散阻擋層，其中該絕緣層是用以隔絕該硅貫通電極 與該基板，該擴散阻擋層與該絕緣層相接。
3、 根據(jù)權利要求l所述的集成電路結構，其特征在于，還包含多個介電 層，位于該基板及該金屬線間，其中該硅貫通電極穿越該多個介電層而延伸 入該基板中。
4、 根據(jù)權利要求1所述的集成電路結構，其特征在于，該硅貫通電極轉 接墊包含一與該金屬線相異的材料。
5、 根據(jù)權利要求l所述的集成電路結構，其特征在于，還包含 一連接墊；一保護層，覆蓋該硅貫通電極轉接墊及該金屬線，其中該保護層曝露出 該連接墊；以及一導電層，位于該基板的一背表面，其中該導電層與該硅貫通電極電性 連接。
6、 一種集成電路結構，其特征在于，包含 一半導體基板；多個介電層，位于該半導體基板上；一硅貫通電極，穿越該多個介電層及該半導體基板中，其中該硅貫通電 極延伸至該半導體基板的一背側；一硅貫通電極轉接墊，位于該多個介電層上，其中該硅貫通電極僅在該 硅貫通電極轉接墊的一側水平設置；以及一金屬線，位于該硅貫通電極及該硅貫通電極轉接墊上，且該金屬線與該硅貫通電極及該硅貫通電極轉接墊電性連接。
7、 根據(jù)權利要求6所述的集成電路結構，其特征在于，該金屬線及該硅 貫通電極的一 內部包含一相同的材料。
8、 根據(jù)權利要求6所述的集成電路結構，其特征在于，還包含一絕緣層 及一擴散阻擋層，該絕緣層用以將該硅貫通電極及該金屬線隔絕于該基板及 該多個介電層，其中該硅貫通電極及該金屬線是透過該絕緣層的一開口而電 性連接，該擴散阻擋層與該絕緣層相接。
9、 根據(jù)權利要求6所述的集成電路結構，其特征在于，還包含一保護層 及一連接墊，其中該保護層覆蓋該金屬線，該連接墊位于與該硅貫通電極轉 接墊所在相同的該介電層上，該保護層還包含一開口適可曝露出該連接墊。
10、 根據(jù)權利要求6所述的集成電路結構，其特征在于，還包含一導電 層，位于該半導體基板的一背表面，其中該導電層與該硅貫通電極電性連接。
11、 一種形成一集成電路結構的方法，其特征在于，包含下列步驟 提供一晶片，該晶片包含一半導體基板；以及一硅貫通電極轉接墊，位于該半導體基板上； 形成一硅貫通電極開口，自該晶片的一上表面延伸至該半導體基板，其 中該硅貫通電極開口與該硅貫通電極轉接墊間隔一距離設置； 形成一硅貫通電極在該硅貫通電極開口；形成一金屬線電性連接該硅貫通電極及該硅貫通電極轉接墊。
12、 根據(jù)權利要求ll所述的方法，其特征在于，形成該硅貫通電極在該 硅貫通電極開口的步驟包含.-形成一掩膜覆蓋該晶片；圖形化該掩膜以曝露該硅貫通電極開口 、該硅貫通電極轉接墊及一位于 該硅貫通電極開口及該硅貫通電極轉接墊之間的一 區(qū)域；選擇性地填充一導電物質在該硅貫通電極開口以形成一硅貫通電極，直 到該導電物質高于該硅貫通電極與該硅貫通電極轉接墊電性連接的一上表 面；以及移除該掩膜。
13、 根據(jù)權利要求ll所述的方法，其特征在于，在填充該導電物質前還包含形成一絕緣物質；圖形化該絕緣物質以曝露該硅貫通電極轉接墊。
14、 根據(jù)權利要求ll所述的方法，其特征在于，還包含一步驟形成一保護層，覆蓋該金屬線。
15、 根據(jù)權利要求14所述的方法，其特征在于，該晶片還包含一連接墊， 位于與該硅貫通電極轉接墊所在相同的該介電層上，其中形成該保護層還包含一步驟圖形化該保護層以曝露出該連接墊。
16、 根據(jù)權利要求ll所述的方法，其特征在于，還包含一步驟研磨該 晶片的一背表面以曝露該硅貫通電極。
17、 根據(jù)權利要求16所述的方法，其特征在于，在研磨該晶片的該背表面的步驟后，還包含一歩驟形成一導電層在該晶片的該背表面，其中該導 電層電性連接于該硅貫通電極。
18、 一種形成一集成電路結構的方法，其特征在于，包含下列步驟提供一晶片，該晶片包含 一半導體基板；以及一硅貫通電極轉接墊，位于該半導體基板上； 形成一擴散阻擋層在該晶片上，其中該擴散阻擋層延伸至一硅貫通電極 開口；形成一銅種籽層在該擴散阻擋層上；形成并圖形化一掩膜層，以曝露該硅貫通電極轉接墊、該硅貫通電極開 口及一位于該硅貫通電極開口及該硅貫通電極轉接墊之間的一區(qū)域；選擇性地形成一銅層在該銅種籽層上，其中該銅層填滿該硅貫通電極開 口以形成一硅貫通電極，且該銅層延伸至該硅貫通電極轉接墊；移除該掩膜層以曝露部分該銅種籽層及該擴散阻擋層；蝕刻該銅種籽層的該曝露部分；以及蝕刻該擴散阻擋層的該曝露部分。
19、 根據(jù)權利要求18所述的方法，其特征在于，還包含 在該晶片上的一上表面涂布一高分子膠； 通過該高分子膠粘著一玻璃晶片在該晶片上；以及研磨該晶片的一背側以曝露該硅貫通電極。
20、根據(jù)權利要求18所述的方法，其特征在于，在形成該擴散阻擋層前還包含一步驟:形成一絕緣層及圖形化該絕緣層以曝露該硅貫通電極轉接墊。
全文摘要
本發(fā)明涉及一種集成電路及形成該集成電路的方法，包含一基板；一硅貫通電極，延伸入基板中；一硅貫通電極轉接墊，與硅貫通電極間隔一距離設置；以及一金屬線，位于硅貫通電極上，且與硅貫通電極及一硅貫通電極轉接墊電性連接。
文檔編號H01L23/482GK101414589SQ20081017053
公開日2009年4月22日 申請日期2008年10月17日 優(yōu)先權日2007年10月17日
發(fā)明者卿愷明, 許國經(jīng), 郭正錚, 陳志華, 陳承先 申請人:臺灣積體電路制造股份有限公司