專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有以包圍芯片區(qū)域周圍的形式形成的密封環(huán)和對(duì)其進(jìn) 行保護(hù)的機(jī)構(gòu)的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
一般情況下，通過在例如硅等半導(dǎo)體晶片上，以矩陣狀配置由多個(gè)元
件構(gòu)成且具有規(guī)定功能的多個(gè)IC電路來制作半導(dǎo)體裝置。
另外，在晶片上，配置了多個(gè)芯片區(qū)域彼此之間，以設(shè)計(jì)成格子狀的 切割區(qū)域(劃線)所隔開。經(jīng)過半導(dǎo)體制造工序在一張晶片上形成多個(gè)芯 片區(qū)域之后，沿著切割區(qū)域把該晶片切割成一個(gè)個(gè)芯片，由此形成半導(dǎo)體裝置。
這里，在對(duì)晶片進(jìn)行切割而分割成一個(gè)個(gè)芯片時(shí)，切割區(qū)域附近的芯 片區(qū)域受到機(jī)械式撞擊，結(jié)果對(duì)于分離后的芯片即半導(dǎo)體裝置，有時(shí)會(huì)在 切割斷面產(chǎn)生局部的裂紋或缺口。
針對(duì)該問題， 一般提出通過在芯片區(qū)域的周圍設(shè)置環(huán)狀的防御壁即密
封環(huán)(seal ring)，以避免切割時(shí)裂紋在芯片區(qū)域上的傳播的技術(shù)。此外， 密封環(huán)除可避免切割時(shí)的裂紋的傳播外，還具有防止水分或活動(dòng)離子從芯 片外部侵入的功效。
然而， 一旦密封環(huán)的局部受切割時(shí)的撞擊而被破壞時(shí)，水分或活動(dòng)離 子則會(huì)從芯片外部侵入，將無法確保芯片的可靠性。
針對(duì)這一問題，在專利文獻(xiàn)1中提出如下方法，在芯片最表面上形成 的鈍化膜上設(shè)置開口部，以避免切割時(shí)的應(yīng)力經(jīng)由鈍化膜傳遞給芯片區(qū) 域。
圖20表示具有以往的密封環(huán)的半導(dǎo)體裝置(在晶片中的狀態(tài))的截
面構(gòu)造。如圖20所示，在由硅晶片構(gòu)成的半導(dǎo)體基板111上，設(shè)置有多個(gè)芯
片區(qū)域142，其由切割區(qū)域141劃分出來并通過切割而成為半導(dǎo)體芯片。 在半導(dǎo)體基板lll上，形成有元件分離膜112、多個(gè)(第一 第六)層間 絕緣膜113 118以及鈍化膜119的層疊結(jié)構(gòu)。在芯片區(qū)域142上設(shè)置有 構(gòu)成晶體管等元件的活性層106，并且活性層106由元件分離膜112所包圍。
在第一層間絕緣膜113中形成有與活性層106連接的第一通孔121。 在第二層間絕緣膜114中形成有與第一通孔121連接的第一布線122。在 第三及第四層間絕緣膜115和116中形成和第一布線122連接的第二通孔 123，并且在第四層間絕緣膜116中形成與第二通孔123連接的第二布線 124。在第五及第六層間絕緣膜117和118中形成和第二布線124連接的 第三通孔125，并且在第六層間絕緣膜118中形成和第三通孔125相連的 第三布線126。在鈍化膜119上形成和第三布線126相連的襯墊127。
另外，如圖20所示，在芯片區(qū)域142的周緣部的多個(gè)層間絕緣膜113 118的層疊結(jié)構(gòu)中，形成有貫穿該層疊結(jié)構(gòu)且連續(xù)包圍芯片區(qū)域142的密 封環(huán)143。密封環(huán)143例如交替使用布線形成用掩模和通孔形成用掩模來 形成。
具體而言，密封環(huán)143的構(gòu)成包括形成于半導(dǎo)體基板lll的導(dǎo)電層 107、形成于第一層間絕緣膜113且與導(dǎo)電層107相連的第一密封通孔131、 形成于第二層間絕緣膜114且和第一密封通孔131相連的第一密封布線 132、形成于第三及第四層間絕緣膜115和116且與第一密封布線132連 接的第二密封通孔133、形成于第四層間絕緣膜116且和第二密封通孔133 相連的第二密封布線134、形成于第五及第六層間絕緣膜117和118且與 第二密封布線134連接的第三密封通孔135、形成于第六層間絕緣膜118 且和第三密封通孔135相連的第三密封布線136。此外，在本申請(qǐng)中，將 密封環(huán)中由布線形成用掩模形成的部分稱為密封布線，將密封環(huán)中由通孔 形成用掩模形成的部分稱為密封通孔。另外，如專利文獻(xiàn)l所示，在鈍化 膜119上相比密封環(huán)143更靠切割區(qū)域141 一頂'j，形成有通到第六層間絕 緣膜118的開口部144。
另外，在專利文獻(xiàn)2中，如圖21所示，記載了在密封環(huán)的外側(cè)，通過蝕刻除去預(yù)先埋入到布線層中的由銅構(gòu)成的布線材料來形成空心槽的 技術(shù)。
專利文獻(xiàn)1:日本特開2004 — 79596號(hào)公報(bào) 專利文獻(xiàn)2:日本特開2005 — 142262號(hào)公報(bào) 專利文獻(xiàn)3:日本特開2006 — 59976號(hào)公報(bào)
上述說明中的專利文獻(xiàn)1所公開的半導(dǎo)體裝置，由于在芯片最表面的 鈍化膜上形成了開口，因此具有可以防止切割晶片時(shí)所產(chǎn)生的裂紋或撞擊 朝芯片區(qū)域傳播的情況發(fā)生的效果。然而，該效果僅局限于鈍化膜部。也 就是說，在鈍化膜以下存在的層間絕緣膜上，切割晶片時(shí)產(chǎn)生的裂紋或撞 擊會(huì)在層間絕緣膜傳播而到達(dá)密封環(huán)。受切割撞擊的影響，當(dāng)在密封環(huán)的 一部分上產(chǎn)生缺口或裂紋時(shí)，無法充分防止水分或活動(dòng)離子侵入到芯片區(qū) 域。
另外，由于密封環(huán)被連續(xù)設(shè)置在芯片區(qū)域的周緣部，因此吸收了裂紋 或撞擊而遭破壞的密封環(huán)的一部分，有時(shí)會(huì)處于從因切割而單片化了的半 導(dǎo)體裝置(半導(dǎo)體芯片)的端部飛出的狀態(tài)。如果對(duì)該狀態(tài)下的半導(dǎo)體裝 置進(jìn)行封裝，該密封環(huán)殘骸會(huì)與接合線接觸而導(dǎo)致不良品出現(xiàn)。
此外，為了防止隨著半導(dǎo)體元件以及連接于它們的布線的細(xì)小化的布 線間電容增大、甚至導(dǎo)致半導(dǎo)體裝置的處理速度降低，開發(fā)出使用相對(duì)介 電常數(shù)偏低的(低介電常數(shù))的氧化硅膜等的層間絕緣膜來防止布線間電 容的增大。
然而， 一般情況下由于低介電常數(shù)的層間絕緣膜的機(jī)械強(qiáng)度很低，因 此低介電常數(shù)的層間絕緣膜對(duì)于切割時(shí)產(chǎn)生應(yīng)力的耐性，與以往使用過來 的材料所組成的層間絕緣膜的情況相比不足。結(jié)果低介電常數(shù)的層間絕緣 膜容易因切割而受損。因此，像以往那樣想要僅通過密封環(huán)來實(shí)現(xiàn)防止切 割時(shí)裂紋等的傳播的功能、以及防止水分或活動(dòng)離子等從外部侵入到芯片 區(qū)域內(nèi)的功能，變得越來越困難。
另外，上述說明的專利文獻(xiàn)2中所公開的半導(dǎo)體裝置，由于要通過蝕 刻由銅組成的布線材料來形成空心槽，因此存在空心槽極其難以形成的問 題。另外，空心槽寬度與布線寬度大體相同，空心槽稍大會(huì)導(dǎo)致一個(gè)空心 槽的占有面積增大。由此存在即便想要在密封環(huán)和切割部位之間形成多個(gè)空心槽而不能形成的問題。目卩，存在空心槽形成時(shí)的設(shè)計(jì)自由度降低的問題。
發(fā)明內(nèi)容
鑒于此，本發(fā)明的目的在于，通過避免在通過切割將晶片分割成一個(gè) 個(gè)芯片(半導(dǎo)體裝置)時(shí)生成的芯片側(cè)面缺口或裂紋等到達(dá)密封環(huán)將密封 環(huán)破壞，來防止該切口或裂紋進(jìn)一步傳播到芯片區(qū)域內(nèi)，由此避免半導(dǎo)體 裝置的耐濕性和可靠性下降。
為了實(shí)現(xiàn)上述目的，本發(fā)明所涉及的半導(dǎo)體裝置，具備形成于基板 的元件；形成于基板上的絕緣膜；在絕緣膜中，以包圍元件所形成的區(qū)域 且貫穿絕緣膜的方式形成的密封環(huán)；以及空隙區(qū)域，其形成在從元件看位 于密封環(huán)外側(cè)的部分的絕緣膜，且至少含有一個(gè)空隙。
根據(jù)本發(fā)明的半導(dǎo)體裝置，在從元件看位于密封環(huán)外側(cè)的位置形成含 有至少一個(gè)空隙的空隙區(qū)域。因此，當(dāng)在劃分芯片區(qū)域的切割區(qū)域?qū)?切割，得到一個(gè)個(gè)半導(dǎo)體裝置(半導(dǎo)體芯片)時(shí)，可以利用空隙區(qū)域阻止 產(chǎn)生的裂紋或應(yīng)力等到達(dá)密封環(huán)。因此，可以避免密封環(huán)產(chǎn)生缺損或密封 環(huán)遭到破壞，可以使密封環(huán)可靠地發(fā)揮其原有功能、即保護(hù)芯片區(qū)域的內(nèi) 部的功能。
此外，絕緣膜具有將多個(gè)層間絕緣膜層疊的結(jié)構(gòu)，且具備形成在多 個(gè)層間絕緣膜中至少一個(gè)層間絕緣膜且與元件電連接的通孔；以及形成在 多個(gè)層間絕緣膜中至少一個(gè)層間絕緣膜且與元件電連接的布線，密封環(huán)包 括形成有通孔的層間絕緣膜上形成的密封通孔、和形成有布線的層間絕緣 膜上形成的密封布線，空隙區(qū)域至少含有形成在多個(gè)層間絕緣膜中的形成 有密封布線的層間絕緣膜上的空隙。
作為形成有密封布線的層間絕緣膜，有使用低介電常數(shù)絕緣膜的層間 絕緣膜。通常低介電常數(shù)絕緣膜機(jī)械強(qiáng)度偏低，因此在形成有密封布線的 層間絕緣膜上形成空隙，可以獲得防止切割時(shí)的密封布線的損傷和破壞， 來保護(hù)芯片區(qū)域的內(nèi)部的顯著效果。
優(yōu)選為空隙的寬度比上述布線的寬度小。特別優(yōu)選為比半導(dǎo)體裝置具 備的布線中具有最小寬度的布線的寬度小。這樣一來，可以防止Cu等布線材料被埋入到空隙內(nèi)，容易形成空隙。 從而獲得更加可靠地防止切割時(shí)的撞擊的效果。另外通過縮窄空隙的寬 度，使得一個(gè)空隙所占面積變小。因此，即便在密封環(huán)和切割位置之間想 要配置多個(gè)空隙的情況下，也可容易實(shí)現(xiàn)。也就是具有與空隙形成有關(guān)的 自由度升高的效果。
另外，也可以含有將通孔和布線一體形成的雙嵌入布線。
作為通孔和布線的構(gòu)成可以這樣進(jìn)行設(shè)定。
另外通孔和布線還可以分別形成在多個(gè)層間絕緣膜中的不同層間 絕緣膜之中。
另外，優(yōu)選為多個(gè)層間絕緣膜中形成有上述布線的層間絕緣膜，由 介電常數(shù)比多個(gè)層間絕緣膜中形成有通孔的層間絕緣膜低的膜構(gòu)成。
這樣一來，可以降低形成布線的層間絕緣膜上的布線間的電容。
另外，優(yōu)選為，還具備形成于絕緣膜上的鈍化膜，密封環(huán)除絕緣膜之 外，還貫通鈍化膜，空隙區(qū)域還包括其它空隙，該其他空隙從元件看形 成于比密封環(huán)更靠外側(cè)的部分的鈍化膜中。
這樣一來，在含有鈍化膜的半導(dǎo)體裝置中，針對(duì)在鈍化膜內(nèi)傳遞的 切割時(shí)的裂紋或應(yīng)力，也可以通過空隙區(qū)域來防止朝芯片區(qū)域內(nèi)部方向 的傳播。
另外，優(yōu)選為鈍化膜具有由多個(gè)膜組成的層疊結(jié)構(gòu)。
這樣一來，可以緩和鈍化膜上的膜應(yīng)力，并且可以將一部分的膜做
成低介電常數(shù)的膜來降低電容。
另外，優(yōu)選為空隙區(qū)域含有在絕緣膜的厚度方向上不連續(xù)配置的多
個(gè)空隙。
這樣一來，可以抑制由于設(shè)置空隙區(qū)域而使半導(dǎo)體裝置的結(jié)構(gòu)強(qiáng)度 的下降、以及避免切割時(shí)的裂紋或應(yīng)力等到達(dá)密封環(huán)。
另外，優(yōu)選為空隙區(qū)域含有沿絕緣膜的厚度方向以相鄰方式配置的 多個(gè)空隙。
這樣一來，對(duì)于絕緣間的厚度方向多個(gè)空隙相鄰的范圍內(nèi)，可以可靠 地防止切割時(shí)的裂紋或應(yīng)力等。
另外，優(yōu)選為空隙區(qū)域包括:從元件看以無間斷連續(xù)包圍密封環(huán)的外側(cè)的方式形成的空隙。
這樣一來，即便從元件看從任何方向傳來切割時(shí)的裂紋或應(yīng)力，仍 可以利用空隙區(qū)域避免到達(dá)密封環(huán)。
另外，優(yōu)選為空隙區(qū)域包括從元件看以不連續(xù)包圍密封環(huán)的外側(cè)的 方式配置的多個(gè)空隙。
這樣一來，針對(duì)耐撞擊性弱的部位等選擇性地形成空隙，特別可以避 免裂紋或應(yīng)力在該部位上的傳播。
另外，優(yōu)選為從元件看，在上述空隙區(qū)域的外側(cè)，還具備至少一個(gè)含 有至少一個(gè)空隙的另一空隙區(qū)域。
換言之，組合空隙區(qū)域和另一空隙區(qū)域?qū)⑵浞Q之為多個(gè)空隙區(qū)域，這 樣一來優(yōu)選為利用設(shè)置于密封環(huán)外側(cè)的兩個(gè)以上的空隙區(qū)域，以雙重以上 包圍密封環(huán)。
這樣一來，可以更加可靠地避免裂紋或應(yīng)力向芯片區(qū)域的內(nèi)部方向侵 入。也就是，考慮在以雙重以上包圍密封環(huán)的外側(cè)的多個(gè)空隙區(qū)域中，最 靠近晶片切割部分(切割區(qū)域中實(shí)際由切割裝置的刀片所切斷的區(qū)域)的 空隙區(qū)域未完全吸收切割時(shí)的裂紋或撞擊等的情況。此時(shí)，即便裂紋或撞 擊等向芯片區(qū)域的內(nèi)部方向侵入，通過在外側(cè)的空隙區(qū)域的內(nèi)側(cè)再形成至 少一個(gè)空隙區(qū)域，該內(nèi)側(cè)的空隙區(qū)域可防止撞擊或裂紋等繼續(xù)向芯片區(qū)域 的內(nèi)部方向行進(jìn)。
另外，優(yōu)選為另一空隙區(qū)域包括從元件看以無間斷連續(xù)包圍密封環(huán) 的外側(cè)的方式形成的空隙。
另外，優(yōu)選為另一空隙區(qū)域包括從元件看以不連續(xù)包圍密封環(huán)的外 側(cè)的方式形成的多個(gè)空隙。
另外，優(yōu)選為空隙區(qū)域和另一空隙區(qū)域，分別包括從元件看以不連續(xù) 包圍密封環(huán)的外側(cè)的方式形成的多個(gè)空隙，空隙區(qū)域上的多個(gè)空隙彼此間 的部分和另一空隙區(qū)域上的多個(gè)空隙間的部分被配置成，在垂直于密封環(huán) 延伸方向的方向上互不相鄰。
這樣一來，可以通過配置成雙重以上的多個(gè)空隙區(qū)域可靠地避免切割 時(shí)的裂紋或應(yīng)力等向芯片區(qū)域內(nèi)側(cè)方向傳遞。這樣的效果歸功于外側(cè)的 空隙上的不連續(xù)部分(空隙彼此間的部分)和內(nèi)側(cè)的空隙不連續(xù)部分在相對(duì)于密封環(huán)的延伸方向垂直的方向上互不相鄰。也就是，即使裂紋或應(yīng)力 等沒有被最靠近晶片切割部分所配置的空隙所阻止，而穿過空隙的不連續(xù) 部分向芯片區(qū)域的內(nèi)部方向侵入，也必將由其內(nèi)側(cè)的另一空隙所阻止。
換言之，當(dāng)從晶片切割區(qū)域看芯片區(qū)域的情況下，由于將以雙重以上 地包圍密封環(huán)的多個(gè)空隙區(qū)域中的空隙以無間隙地配置，因此可以可靠地 防止裂紋或撞擊等從晶片切割部分向芯片區(qū)域的內(nèi)部方向的行進(jìn)。由此， 可以在切割時(shí)的裂紋或撞擊等到達(dá)密封環(huán)之前將它們阻止，因此不會(huì)使密 封環(huán)缺損或者破環(huán)密封環(huán)。其結(jié)果可以避免密封環(huán)作為能夠可靠地保護(hù)芯 片區(qū)域的內(nèi)部的功能遭受破壞。
另外，優(yōu)選為以包圍上述密封環(huán)的方式配置的多個(gè)空隙中至少一個(gè)空 隙，被形成為沿上述密封環(huán)延伸方向的尺寸與其它空隙的不同。
也就是，最好將多個(gè)空隙的沿密封環(huán)的方向上的尺寸形成為不一樣。
這樣一來，例如通過在撞擊易于集中的部位配置長形的空隙，其他部 分配置短的空隙，可以將切割時(shí)的裂紋或撞擊等細(xì)分散并吸收。這樣，在 切割時(shí)的裂紋或撞擊等到達(dá)密封環(huán)之前來防止它們的侵入，因此不會(huì)使密 封環(huán)缺損或者破環(huán)密封環(huán)。其結(jié)果可以避免密封環(huán)作為能夠可靠地保護(hù)芯 片區(qū)域的內(nèi)部的功能遭受破壞。
為了實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體裝置的制造方法，具備在基板 上形成元件的工序；在形成了元件的基板上形成層間絕緣膜的工序；在層
間絕緣膜形成用于形成與元件進(jìn)行電連接的布線和通孔中至少一者的第 一凹部、包圍第一凹部且用于形成密封環(huán)的至少一部分的第二凹部、用于
在從元件看位于第二凹部外側(cè)形成空隙的第三凹部的工序；以及通過將導(dǎo) 電膜埋入到第一凹部和第二凹部，而形成布線和通孔中至少一者、和密封 環(huán)的至少一部分，并且剩余出第三凹部作為空隙的工序。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，可以制造出以密封環(huán)包圍和 形成于半導(dǎo)體基板上的元件電連接的通孔和布線，且在密封環(huán)的外側(cè)形 成空隙的半導(dǎo)體裝置。由此制造出來的半導(dǎo)體裝置，具有既已說明過的 本發(fā)明的半導(dǎo)體裝置的效果。
另外，也可以通過雙嵌入法將通孔和所述布線一體形成在第一凹部。 如以上說明的那樣，根據(jù)本發(fā)明，在具備形成于基板的元件、設(shè)置于形成了該元件的芯片區(qū)域的周緣部且包圍元件或布線層等周圍的密封環(huán) 的半導(dǎo)體裝置中，以包圍密封環(huán)的方式設(shè)置有含有至少一個(gè)空隙的空隙區(qū) 域。另外，既可以將該空隙形成為連續(xù)或不連續(xù)的結(jié)構(gòu)，也可以設(shè)置多個(gè) 空隙區(qū)域，而做成以雙重以上包圍密封環(huán)的外側(cè)的結(jié)構(gòu)。特別是優(yōu)選為形 成為雙重以上且不連續(xù)形成的空隙各自的不連續(xù)的部分互不相鄰。
另外，通過使空隙的寬度小于芯片區(qū)域上形成的布線的寬度，可以 避免CU等布線材料被埋入到空隙內(nèi)，容易形成空隙。結(jié)果可以獲得有 效地防止切割時(shí)的撞擊的效果。另外，由于空隙的寬度偏窄，故一個(gè)空 隙的占有面積較小，當(dāng)欲在密封環(huán)和切割位置之間形成多個(gè)空隙時(shí)，具 有可容易形成的效果。即，具有空隙形成時(shí)的設(shè)計(jì)自由度變高的效果。
根據(jù)上述本發(fā)明的特征，由于可以利用單重或雙重以上的空隙在從 晶片取出一個(gè)個(gè)芯片(半導(dǎo)體裝置)時(shí)由切割所產(chǎn)生的晶片的缺口或裂 紋等到達(dá)密封環(huán)之前將它們阻止，因此可以避免密封環(huán)的破壞，進(jìn)而避 免作為半導(dǎo)體裝置的芯片區(qū)域的破壞，由此可以防止半導(dǎo)體芯片的耐濕 性和可靠性的下降。
圖1是表示設(shè)有本發(fā)明第一實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一部 分的俯視圖。
圖2是圖i的ii-n，線的剖面圖。 圖3是圖i中n-n'線的附近放大俯視圖。 圖4 (a) (d)是表示本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體裝置 的制造方法的各工序的剖面圖。
圖5 (a) (c)延續(xù)于圖4 (d)，表示第一實(shí)施方式所涉及的半導(dǎo) 體裝置的制造方法的各工序的剖面圖。
圖6 (a) (c)延續(xù)于圖5 (c)，表示第一實(shí)施方式所涉及的半導(dǎo) 體裝置的制造方法的各工序的剖面圖。
圖7 (a)和(b)延續(xù)于圖6 (c)，表示第一實(shí)施方式所涉及的半導(dǎo) 體裝置的制造方法的各工序的剖面圖。
圖8 (a)和(b)延續(xù)于圖7 (b)，表示第一實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的各工序的剖面圖。
圖9是表示設(shè)有本發(fā)明第二實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一部 分的俯視圖。
圖10是圖9的X-X，線的剖面圖。
圖11是圖9中X-X'線的附近放大俯視圖。
圖12是表示設(shè)有本發(fā)明第三實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一 部分的俯視圖。
圖13是圖12的xni-xiir線的剖面圖。 圖14是圖12中xm-xm，線的附近放大俯視圖。 圖15是表示設(shè)有本發(fā)明第四實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一 部分的俯視圖。
圖16是圖15的xvi-xvr線的剖面圖。
圖17是圖15中xvi-xvr線的附近放大俯視圖。
圖18是表示第一到第四實(shí)施方式所涉及的半導(dǎo)體裝置的一個(gè)變化例
的剖面圖。
圖19是表示第一到第四實(shí)施方式所涉及的半導(dǎo)體裝置的另一個(gè)變化
例的剖面圖。
圖20是以往的半導(dǎo)體裝置的剖面圖。 圖21是另一以往半導(dǎo)體裝置的剖面圖。 符號(hào)說明如下
ll一基板(半導(dǎo)體基板)；12 —元件分離膜；13 —第一層間絕緣膜；
14一第二層間絕緣膜；15 —第三層間絕緣膜；16 —第四層間絕緣膜；17 —
第五層間絕緣膜；18 —第六層間絕緣膜；19一鈍化膜；21—第一通孔(via); 21a—第一通路孔(via hole) ; 22 —第一布線；22a—第一布線槽；22b— 布線槽圖案；23 —第二通孔；23a—第二通路孔；23b —第二通路孔圖案； 24 —第二布線；24a—第二布線槽；24b —第二布線槽圖案；25 —第三通孔； 26 —第三布線；27 —襯墊；27a—襯墊開口部；27a—襯墊槽；27b —襯墊 槽圖案；31 —第一密封通孔；31a—第一密封通路孔；32 —第一密封布線； 32a—第一密封布線槽；32b —密封布線槽圖案；33 —第二密封通孔；33a 一第二密封通路孔；33b—第二密封通孔圖案；34 —第二密封布線；34a—第二密封布線槽；34b —第二密封布線槽圖案；35 —第三密封通孔；36 — 第三密封布線；37 —帽(cap) ; 37a—帽槽；37b—帽槽形成圖案；41 一第 一空隙；41a—第一空隙形成用槽；41b—第一空隙形成用圖案；42 —第二 空隙；42a—第二空隙形成用槽；42b —第二空隙形成用圖案；43 —第三空 隙；44一第四空隙；44a—第四空隙形成用槽；44b—第四空隙槽形成圖案;
45、 46 —空隙；51 —抗蝕劑；52 —通孔圖案形成用抗蝕劑；53—抗蝕劑； 54 —鈍化膜加工用抗蝕劑；54 —抗蝕劑；61 —活性層；62 —導(dǎo)電層；101 一切割區(qū)域；102 —芯片區(qū)域；103 —密封環(huán)；105、 105a、 105b—空隙區(qū)域。
具體實(shí)施例方式
以下，參照附圖并對(duì)本發(fā)明的各實(shí)施方式進(jìn)行說明。
本發(fā)明的第一特征在于，在與形成布線結(jié)構(gòu)的同一工序中形成密封環(huán) 和含有至少一個(gè)空隙的空隙區(qū)域。另外，由于使空隙區(qū)域的空隙以包圍密 封環(huán)的方式無間斷連續(xù)地形成于密封環(huán)的外側(cè)，因此在晶片切割時(shí)即便產(chǎn) 生的裂紋或應(yīng)力等并向芯片區(qū)域方向傳播，也不會(huì)到達(dá)密封環(huán)。g口，由于 空隙形成于密封環(huán)的外側(cè)，會(huì)使切割時(shí)的裂紋或應(yīng)力被空隙所吸收。因此， 可以防止裂紋等到達(dá)密封環(huán)而給密封環(huán)帶來損傷所引起的半導(dǎo)體芯片的 可靠性下降(第一實(shí)施方式)。
另外，本發(fā)明的第二特征在于，形成于密封環(huán)外側(cè)的空隙區(qū)域包括多 個(gè)與密封環(huán)并列且不連續(xù)形成的空隙。由此，可以細(xì)致地分散并吸收切割 時(shí)的應(yīng)力。另外可以選擇性地將空隙配置于應(yīng)力容易集中的部位，或者改 變空隙的長度，避免吸收切割時(shí)所產(chǎn)生的裂紋或應(yīng)力再向芯片方向傳播， 可以防止半導(dǎo)體芯片的可靠性的降低(第二實(shí)施方式)。
另外，本發(fā)明的第三特征在于，形成于密封環(huán)的外側(cè)的空隙區(qū)域包括 雙重以上的包圍密封環(huán)的空隙。由此，即便形成于切割區(qū)域側(cè)的空隙無法 吸收切割時(shí)所產(chǎn)生的裂紋或應(yīng)力來防止其傳播，裂紋或應(yīng)力沿芯片方向傳 播，形成于密封環(huán)側(cè)的空隙仍能夠?qū)⑵湮斩乐箓鞑ァＲ虼?，可以防?密封環(huán)受損，而導(dǎo)致半導(dǎo)體芯片可靠性降低(第三實(shí)施方式)。
另外，本發(fā)明的第四特征在于，以不連續(xù)且雙重以上地包圍密封環(huán)外側(cè)的方式形成的并被包括在空隙區(qū)域中的多個(gè)空隙，被形成為彼此間的不 連續(xù)部分相互不相鄰。由此在從晶片切割部分看芯片區(qū)域時(shí)，由于會(huì)無間 隙地配置雙重以上的空隙，因此與具有雙重以上構(gòu)造的空隙彼此間的不連 續(xù)部分相互相鄰的情況相比，可以更加可靠地保護(hù)密封環(huán)和芯片區(qū)域(第 四實(shí)施方式)。
(第一實(shí)施方式)
以下，參照附圖并對(duì)本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體裝置及其 制造方法進(jìn)行說明。
圖1是表示設(shè)有本發(fā)明第一實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一部 分的俯視圖。
如圖1所示，在形成例如以硅基板等作代表的半導(dǎo)體基板11的晶片
上，配置有分別成為半導(dǎo)體裝置的多個(gè)芯片區(qū)域102。各芯片區(qū)域102上 設(shè)置有由多個(gè)元件組成且具有規(guī)定的功能的IC (integrated circuit)電路。 此外，各芯片區(qū)域102由被設(shè)置成格子狀的切割區(qū)域101所劃分。
這里， 一個(gè)半導(dǎo)體裝置(也就是一個(gè)半導(dǎo)體芯片)包括配置由多個(gè) 元件組成且具有規(guī)定功能的IC電路的芯片區(qū)域102、以包圍該芯片區(qū)域 102的方式設(shè)置于芯片區(qū)域102的周緣部的密封環(huán)103、以及以包圍密封 環(huán)103的方式設(shè)置于密封環(huán)103的外側(cè)的本發(fā)明的空隙區(qū)域105。像這樣 形成有多個(gè)半導(dǎo)體裝置的半導(dǎo)體晶片，是在各芯片完成后，沿著切割區(qū)域 101進(jìn)行切割，從而分離出一個(gè)個(gè)半導(dǎo)體裝置來的。
設(shè)置空隙區(qū)域105的用處是用來減輕切割時(shí)密封環(huán)103所承受的撞擊 或應(yīng)力等。因此，當(dāng)然是從存在有密封環(huán)103的一側(cè)看，必須在相比空隙 區(qū)域105位于更外側(cè)進(jìn)行切割。
接著，圖2是圖i的n-n'線的剖面圖。也就是，是包括位于芯片區(qū)
域102的周緣部的密封環(huán)103和空隙區(qū)域105的半導(dǎo)體裝置端部(具體而 言，是芯片區(qū)域102的布線結(jié)構(gòu)、密封環(huán)103的結(jié)構(gòu)和空隙區(qū)域105)的 剖面圖。另外，圖3是圖1中n-n'線的附近放大俯視圖。
如圖2和圖3所示，切割前的半導(dǎo)體裝置包括切割區(qū)域101和芯片區(qū) 域102。在半導(dǎo)體基板11 (以下，稱作基板11)上，形成有元件分離膜 12、絕緣膜(第一 第六層間絕緣膜13 18)和鈍化膜19。另外，在絕緣膜中，芯片區(qū)域102的與切割區(qū)域101邊界附近，形成有密封環(huán)103， 其包括第一、第二、第三通孔31、 33、 35和第一、第二、第三密封布線 32、 34、 36。同時(shí)，在該密封環(huán)103的外側(cè)(切割區(qū)域101的與芯片區(qū)域 102的邊界附近)形成有包括第一 第四空隙41 44的空隙區(qū)域105。另 外，在芯片區(qū)域102的相比密封環(huán)103更靠?jī)?nèi)側(cè)的部分，形成有布線結(jié)構(gòu)， 其包括第一、第二、第三通孔21、 23、 25和第一、第二、第三布線22、 24、 26。在鈍化膜19中，在第三布線26上形成有襯墊27，在第三密封布 線36上形成有帽37。
以下，對(duì)于具有圖2和圖3所示結(jié)構(gòu)的半導(dǎo)體裝置的制造方法，參見 對(duì)應(yīng)的附圖進(jìn)行說明。
首先，如圖4 (a)所示，在半導(dǎo)體基板11上形成元件分離膜12，在 芯片區(qū)域102形成構(gòu)成晶體管等元件的活性層61，并且在基板11的芯片 區(qū)域102的周緣部(切割區(qū)域101附近的密封環(huán)形成區(qū)域)，形成與活性 層同樣構(gòu)成的導(dǎo)電層62。
下面，在基板11上堆積第一層間絕緣膜13。之后，使用平板印刷法 和干蝕刻法，在芯片區(qū)域102的第一層間絕緣膜13形成用于將第一通孔 21形成于活性層61上的通路孔21a。同時(shí)，在密封環(huán)形成區(qū)域的第一層 間絕緣膜13形成用于將第一密封通孔31形成于導(dǎo)電層62上的第一密封 通路孔31a。這里，密封通孔是構(gòu)成密封環(huán)的部分，可通過將導(dǎo)電材料埋 入到連續(xù)包圍芯片區(qū)域的槽部來形成。密封通孔具有與芯片區(qū)域的通孔有 同等程度寬的線狀結(jié)構(gòu)。
另外，在本實(shí)施方式中，當(dāng)在芯片區(qū)域102的第一層間絕緣膜13形 成通路孔21a時(shí)，同時(shí)形成用于形成第一密封通孔31的密封通路孔31a， 但也可以分開形成通路孔21a和密封通路孔31a。
接著，進(jìn)行圖4 (b)所示的工序。首先，在第一通路孔21a和第一密 封通路孔31 a形成Ti和TiN等勢(shì)壘金屬。之后，埋入W等金屬、使用CMP (Chemical Mechanical Polishing)除去多余的勢(shì)壘金屬和金屬，分別形成 第一通孔21和第一密封通孔31。
接著，在第一層間絕緣膜13上形成第二層間絕緣膜14。再用平板印 刷法在第二層間絕緣膜14形成抗蝕劑51，其具有用于形成布線槽的布線槽圖案22b、用于形成密封布線槽的密封布線槽圖案32b和用于形成第一
空隙41的第一空隙形成用圖案41b。這里，密封布線是構(gòu)成密封環(huán)103 的部分，是通過將導(dǎo)電材料埋入連續(xù)包圍芯片區(qū)域102的槽部來形成的。
另外，第一空隙形成用圖案41b的尺寸最好形成為窄于布線槽圖案 22b的最小寬度。例如，當(dāng)上述的最小寬度記做X時(shí)，將第一空隙形成用 圖案41b的寬度設(shè)為0.8X。該理由后邊進(jìn)行說明。
接著，如圖4(c)所示，使用干蝕刻法，在芯片區(qū)域102的第二層間 絕緣膜14，形成用于形成第一布線22的第一布線槽22a，該第一布線槽 22a與第一通孔21連接。同時(shí)，在密封環(huán)形成區(qū)域的第二層間絕緣膜14 形成用于形成第一密封布線32的第一密封布線槽32a，該第一密封布線槽 32a與第一密封通孔31相連接。接著，在切割區(qū)域101的第二層間絕緣膜 14，形成用于形成第一空隙41的第一空隙形成用槽41a。接著，進(jìn)行圖4 (d)所示的工序。首先，通過濺射法在第一布線槽 22a和第一密封布線槽32a形成Ta、 TaN等的勢(shì)壘金屬，之后通過鍍層法 形成由Cu組成的金屬膜，再通過CMP法除去從第一布線槽22a和第一密 封布線槽32a露出的部分的勢(shì)壘金屬和Cu。由此，在芯片區(qū)域102的第 二層間絕緣膜14中，形成第一布線22和第一密封布線32。
另外，此時(shí)，由于第一空隙形成用槽41a被加工成比布線圖案的最小 尺寸還小的尺寸，故開口的寬度較為狹小，在第一空隙形成用槽41a的內(nèi) 部只能局部形成上述勢(shì)壘金屬，或者開口部被封堵。因此，在第一空隙形 成用槽41a的內(nèi)部無法形成Cu等的金屬鍍層。結(jié)果在切割區(qū)域101，可 以在第二層間絕緣膜14中形成第一空隙41。
接著，如圖5 (a)所示，在第二層間絕緣膜14上依次形成第三層間 絕緣膜15和第四層間絕緣膜16。再使用平版印刷法在第四層間絕緣膜16 形成通孔圖案形成用抗蝕劑52，其具有用于形成第二通路孔23a的第二通 路孔圖案23b、和用于形成第二密封通路孔33a的第二密封通孔圖案33b。
接著，如圖5 (b)所示，使用干蝕刻法在芯片區(qū)域102的第四層間絕 緣膜16形成用于形成與第一布線22連接的第二通孔23的第二通路孔23a。 同時(shí)，在密封環(huán)形成區(qū)域的第四層間絕緣膜16形成用于形成與第一布線 32連接的第二密封通孔33的第二密封通路孔33a。之后進(jìn)行灰化和清洗處理，除去通孔圖案形成用抗蝕劑52。
接著，如圖5 (C)所示，使用平版印刷法在第四層間絕緣膜16形成
抗蝕劑53，其具有用于形成第二布線槽24a的第二布線槽圖案24b、用于 形成第二密封布線槽34a的第二密封布線槽圖案34b以及用于形成第二空 隙形成用槽42a的第二空隙形成用槽圖案42b。
這里，第二空隙形成用圖案42b最好形成為窄于第二布線槽圖案24b 的最小寬度(X)的尺寸，例如形成為0.8X以下的寬度。
接著，進(jìn)行圖6 (a)所示的工序。這里，使用干蝕刻法在芯片區(qū)域 102的第四層間絕緣膜16以與通路孔23a連接的方式形成用于形成第二布 線24的第二布線槽24a。同時(shí)，在密封環(huán)形成區(qū)域的第四層間絕緣膜16 以與第二密封通路孔33a連接的方式形成用于形成第二密封布線34的第 二密封布線槽34a。另外，在切割區(qū)域101的第四層間絕緣膜16形成用于 形成第二空隙42的第二空隙形成用槽42a。之后進(jìn)行灰化和清洗處理，除 去抗蝕劑53。
接著，如圖6 (b)所示，使用干蝕刻法除去第一布線22和第一密封 布線32上部分的第三層間絕緣膜15。從而使第一布線22和第一密封布線 32的上部露出。
接著，進(jìn)行圖6 (c)所示的工序。這里，通過濺射法在第二通路孔 23a和第二布線槽24a、在第二密封通路孔33a和第二密封布線槽34a形成 由Ta、TaN等構(gòu)成的勢(shì)壘金屬，之后通過鍍層法形成由Cu組成的金屬膜。 之后通過CMP法除去露出部分的勢(shì)壘金屬和Cu。由此，在芯片區(qū)域102 的第四層間絕緣膜16中，形成第二通孔23、第二布線24、第二密封通孔 33和第二密封布線34。也就是使用同時(shí)以金屬埋入通路孔和布線槽的雙 嵌入法(dual damascene)來形成通孔、布線、密封通孔以及密封布線。
另外此時(shí)由于將第二空隙形成用槽42a的開口寬度形成比布線圖案的 最小尺寸X還小的0.8X，因此第二空隙形成用槽42a的內(nèi)部只能部分形 成上述勢(shì)壘金屬，或者開口部被封堵。因此，在第二空隙形成用槽42a的 內(nèi)部無法形成Cu等的金屬鍍層。結(jié)果在切割區(qū)域101，可以在第四層間 絕緣膜16中形成第二空隙42。
接著，進(jìn)行圖7 (a)所示的工序。首先，在第四層間絕緣膜16上依次形成第五層間絕緣膜17和第六層間絕緣膜18。再使用與圖5 (a) (c) 和圖6 (a) (c)所示的相同方法在芯片區(qū)域102上，在第五和第六層 間絕緣膜17和18中形成第三通孔25、在第六層間絕緣膜18中形成第三 布線26。同時(shí)，在密封環(huán)形成區(qū)域，在第五和第六層間絕緣膜17和18 中形成第三密封通孔35、在第六層間絕緣膜18中形成第三密封布線36。 進(jìn)一步，在切割區(qū)域101，在第六層間絕緣膜18形成第三空隙43。
接著，進(jìn)行圖7 (b)所示的工序，首先在本實(shí)施方式示例中，在作為 位于最上面位置的布線層的第六層間絕緣膜18上，形成作為該布線層的 保護(hù)膜的鈍化膜19。接著，利用平版印刷法在鈍化膜19上形成鈍化膜加 工用抗蝕劑54，其具有用于形成襯墊開口部27a的襯墊槽圖案27b、用于 在密封環(huán)上部形成帽槽37a的帽槽形成圖案37b、以及用于形成第四空隙 形成用槽44a的第四空隙形成用圖案44b。
此外，第四空隙形成用圖案44b最好形成為窄于襯墊槽圖案27b和帽 槽形成圖案37b的最小寬度(X)的尺寸，例如形成為0.8X以下。
接著，如圖8 (a)所示，使用干蝕刻法在芯片區(qū)域102的鈍化膜19， 形成用于形成與第三布線26連接的襯墊27的襯墊槽27a。同時(shí)，在密封 環(huán)形成區(qū)域的鈍化膜19,形成用于形成與第三密封布線36連接的帽37 的帽槽37a。還在切割區(qū)域101的鈍化膜19，形成用于形成第四空隙44 的第四空隙形成用槽44a。之后，進(jìn)行灰化和清洗處理，除去抗蝕劑54。
接著，進(jìn)行圖8 (b)的工序。這里，在襯墊槽27a、帽槽37a依次形 成由Ta、 TaN等構(gòu)成的勢(shì)壘金屬和Al等的金屬膜，之后使用平版印刷法 和干蝕刻法使勢(shì)壘金屬和金屬膜圖案化，形成襯墊27和帽37。
此時(shí)，由于第四空隙形成用槽44a的開口的寬度較為狹小，故在第四 空隙形成用槽44a的內(nèi)部只能部分形成上述勢(shì)壘金屬，或者開口部被封堵。 結(jié)果，在切割區(qū)域101，在鈍化膜19中可以形成第四空隙44。
通過以上的工序，在基板ll (晶片)上完成多個(gè)半導(dǎo)體裝置的形成。 這樣一來根據(jù)上述半導(dǎo)體裝置的制造方法，可以在分別形成芯片區(qū)域102 的第一、第二、第三通孔21、 23、 25和第一、第二、第三布線22、 24、 26、襯墊27的同時(shí)，分別依次形成第一、第二、第三密封通孔31、 33、 35和第一、第二、第三密封布線32、 34、 36和帽37，能夠構(gòu)成密封環(huán)103。并且，可以在密封環(huán)103的外側(cè)形成沿層間絕緣膜的層疊方向不連續(xù)分布
第一、第二、第三、第四空隙41、 42、 44、 44的空隙區(qū)域105。另外，通 過設(shè)定第一、第二、第三、第四的空隙形成用槽41a、 42a、 43a、 44a的寬 度，可以在分別形成布線和密封布線的工序中同時(shí)形成空隙。這樣，本實(shí) 施方式的半導(dǎo)體裝置，可以無需設(shè)置用于形成空隙的新工序來進(jìn)行制造。
本實(shí)施方式所涉及的半導(dǎo)體裝置具有如下的效果。
形成了多個(gè)半導(dǎo)體裝置的晶片、即基板11，通過被沿切割區(qū)域101 (參 照?qǐng)D1)進(jìn)行切割，而分離出一個(gè)個(gè)半導(dǎo)體裝置(半導(dǎo)體芯片)。此時(shí)， 從切割的部分產(chǎn)生由于撞擊、應(yīng)力等或它們的結(jié)合引起的裂紋，并向芯片 區(qū)域102方向傳播。然而，該撞擊、應(yīng)力、裂紋等將被空隙區(qū)域105所吸 收。換言之，撞擊、應(yīng)力或裂紋等向芯片區(qū)域102方向的進(jìn)一步傳播受到 阻止。由此，由于密封環(huán)103不會(huì)受到損害，因此可確保密封環(huán)原有功能 之一、即避免水分或活動(dòng)離子從外部侵入到芯片區(qū)域102內(nèi)的功能。因此， 形成可靠性極高的半導(dǎo)體裝置。
另外，將以金屬埋入本實(shí)施方式的半導(dǎo)體裝置中的空隙形成用槽內(nèi)部 的半導(dǎo)體裝置作為對(duì)比例，而對(duì)本實(shí)施方式的半導(dǎo)體裝置與對(duì)比例相比的 優(yōu)越的理由進(jìn)行說明。
在以金屬埋入形成于鈍化膜的空隙形成用槽(相當(dāng)于第四空隙形成用 槽44a的部分)內(nèi)部的對(duì)比例的情況下，金屬受到切割時(shí)的撞擊影響而部 分變形，有暴露出鈍化膜表面的危險(xiǎn)。 一旦對(duì)該狀態(tài)下的半導(dǎo)體裝置進(jìn)行 封裝，上述暴露出來的金屬會(huì)接觸到接合線而形成不良品。另一方面，如 果不將金屬埋入到形成于鈍化膜的空隙形成用槽內(nèi)部的話(本實(shí)施方式的 情況)，則不存在金屬受切割時(shí)的撞擊的影響而從鈍化膜表面露出的危險(xiǎn)。 由此，在空隙形成用槽內(nèi)部，與埋入金屬的情況相比，不埋入金屬的情況 更為優(yōu)越。
另外，對(duì)于第一、第二以及第三空隙形成用槽41a、 42a、 43a而言， 如果也埋入金屬，則存在切割時(shí)絕緣膜變形而剝離出來的危險(xiǎn)。此時(shí)也會(huì) 與先前說明的相同形成不良品。這樣，最好如本實(shí)施方式那樣形成空隙。 此外，該方法也通用于后邊說明的第二 第四實(shí)施方式的情況。 另外，在第一實(shí)施方式所涉及的半導(dǎo)體裝置中，為了可靠地保護(hù)布線(22、 24、 26)和密封布線(32、 34、 36)，而以包圍密封布線的方式形 成空隙(41、 42、 43)。為使布線彼此間的介電常數(shù)下降，多在形成有布 線的層使用低介電常數(shù)絕緣膜。因此，為了發(fā)揮設(shè)置空隙區(qū)域105的效果， 重要的是對(duì)形成有布線的層上所設(shè)置的密封布線進(jìn)行可靠地保護(hù)。由此， 與僅在形成通孔(21、 23、 25)和密封通孔(31、 33、 35)層上形成空隙 的情況(例如，專利文獻(xiàn)3)相比，在形成布線和密封布線的層上形成空 隙的情況在吸收切割時(shí)的撞擊的問題上更為優(yōu)選。此外，這里所提到的
"層"(level)是表示從通孔、密封通孔、布線、密封布線的各自下面的 高度到上面的高度范圍內(nèi)所包含的空間。
另外，優(yōu)選空隙(41、 42、 43)的槽的寬度小于布線(22、 24、 26) 的寬度(特別是具有最小寬度的布線的布線寬度)。通過這樣設(shè)定，可以 避免埋入Cu等布線材料到空隙內(nèi)，容易形成空隙。結(jié)果得到能有效地防 止切割時(shí)的撞擊的效果。另外，由于空隙的寬度較為狹小，故一個(gè)空隙的 占有面積小。因此，當(dāng)欲在密封環(huán)和切割部位之間形成多個(gè)空隙的情況下， 具有能夠容易形成的效果。即，具有空隙形成時(shí)的設(shè)計(jì)自由度變高的效果。 對(duì)于以上的說明，也通用于后邊即將說明的第二 第四實(shí)施方式的情況。
(第二實(shí)施方式)
以下，參照附圖對(duì)本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體裝置及其制 造方法進(jìn)行說明。
圖9是表示設(shè)有本發(fā)明第二實(shí)施方式所涉及的半導(dǎo)體裝置的晶片一部 分的俯視圖。
如圖9所示，在形成例如以硅基板等作代表的半導(dǎo)體基板11的晶片 上，配置有分別形成半導(dǎo)體裝置的多個(gè)芯片區(qū)域102。各芯片區(qū)域102上 設(shè)置有由多個(gè)元件組成且具有規(guī)定的功能的IC電路。此外，各芯片區(qū)域 102由被設(shè)置成格子狀的切割區(qū)域101所劃分。
這里， 一個(gè)半導(dǎo)體裝置(也就是一個(gè)半導(dǎo)體芯片)具備配置由多個(gè) 元件組成且具有規(guī)定功能的IC電路的芯片區(qū)域102、以包圍該芯片區(qū)域 102的方式設(shè)置于芯片區(qū)域102的周緣部的密封環(huán)103、以及在密封環(huán)103 的外側(cè)含有以包圍密封環(huán)103的方式沿平行于密封環(huán)103的方向不連續(xù)配置的多個(gè)空隙的本發(fā)明的空隙區(qū)域105。像這樣形成有多個(gè)半導(dǎo)體裝置的 半導(dǎo)體基板11，是在各芯片完成后沿著切割區(qū)域101進(jìn)行切割，從而分離 出一個(gè)個(gè)半導(dǎo)體裝置來的。
這里，空隙區(qū)域105所設(shè)置的用處是用來減輕切割時(shí)密封環(huán)103所承 受的撞擊或應(yīng)力等。因此，當(dāng)然從存在有密封環(huán)103的一側(cè)看，需要在相 比空隙區(qū)域105位于更外側(cè)進(jìn)行切割。
接著，圖10是圖9的X-X'線的剖面圖。也就是，是包括位于芯片 區(qū)域102的周緣部的密封環(huán)103和空隙區(qū)域105在內(nèi)的半導(dǎo)體裝置端部(具 體而言，是芯片區(qū)域102的布線結(jié)構(gòu)、密封環(huán)103的結(jié)構(gòu)和空隙區(qū)域105) 的剖面圖。另外，圖11是圖9中X-X'線的附近放大俯視圖。
如圖9 圖11所示，切割前的半導(dǎo)體裝置包括切割區(qū)域101和芯片區(qū) 域102。在芯片區(qū)域102的與切割區(qū)域101邊界附近形成有密封環(huán)103， 同時(shí)，在該密封環(huán)103的外側(cè)(切割區(qū)域101的與芯片區(qū)域102的邊界附 近)形成有空隙區(qū)域105,其含有多個(gè)與密封環(huán)103平行且不連續(xù)配置的 空隙。
如上述說明的那樣，第二實(shí)施方式所涉及的半導(dǎo)體裝置，除了在密封 環(huán)103的外側(cè)沿長邊方向不連續(xù)地配置與密封環(huán)103平行形成的空隙區(qū)域 105所包含的多個(gè)空隙之外，與第一實(shí)施方式所涉及的半導(dǎo)體裝置為同一 結(jié)構(gòu)。另外，第二實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法，僅是對(duì)用于 形成空隙形成用槽圖案的平版印刷用掩模進(jìn)行的變更，這樣可以使用與利 用圖4 (a) (d)、圖5 (a) (c)、圖6 (a) (c)、圖7 (a)和 (b)、圖8 (a)和(b)說明過的第一實(shí)施方式所涉及的半導(dǎo)體裝置的制 造方法相同的方法。
根據(jù)本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體裝置，得到如下效果。也 就是，形成有半導(dǎo)體裝置的晶片、即基板ll，通過被沿切割區(qū)域101進(jìn)行 切割，而分離出一個(gè)個(gè)半導(dǎo)體裝置(半導(dǎo)體芯片)。此時(shí)，從切割的部分 產(chǎn)生由于撞擊、應(yīng)力等或它們結(jié)合引起的裂紋，并向芯片區(qū)域102方向傳 播。然而，該撞擊、應(yīng)力、裂紋等將被不連續(xù)配置的空隙分散成細(xì)小的部 分而吸收。另外，也可以在應(yīng)力容易集中的部位選擇性地配置空隙，也可 以改變空隙的長度。結(jié)果可以吸收切割時(shí)產(chǎn)生的裂紋或應(yīng)力、防止其向芯片方向傳播。這樣，由于密封環(huán)103不受到損害，因此可確保密封環(huán)原有 功能之一的避免水分或活動(dòng)離子從外部侵入到芯片區(qū)域102內(nèi)的功能。由 此，制造出可靠性極高的半導(dǎo)體裝置。 (第三實(shí)施方式)
以下，參照附圖對(duì)本發(fā)明的第三實(shí)施方式所涉及的半導(dǎo)體裝置及其制 造方法進(jìn)行說明。
圖12是表示設(shè)有本發(fā)明第三實(shí)施方式所涉及的半導(dǎo)體裝置(具有雙
重包圍芯片區(qū)域的空隙區(qū)域的半導(dǎo)體裝置)的晶片一部分的俯視圖。
如圖12所示，在例如以硅基板等作代表的半導(dǎo)體的晶片(基板ll) 上，配置有分別形成半導(dǎo)體裝置的多個(gè)芯片區(qū)域102。各芯片區(qū)域102上 設(shè)置有由多個(gè)元件組成且具有規(guī)定的功能的IC電路。此外，各芯片區(qū)域 102由被設(shè)置成格子狀的切割區(qū)域101所劃分。
這里， 一個(gè)半導(dǎo)體裝置(也就是一個(gè)半導(dǎo)體芯片)包括配置由多個(gè) 元件組成且具有規(guī)定功能的IC電路的芯片區(qū)域102、以包圍該芯片區(qū)域 102的方式設(shè)置于芯片區(qū)域102的周緣部的密封環(huán)103、以及以雙重包圍 密封環(huán)103的方式設(shè)置于密封環(huán)103的外側(cè)的多個(gè)空隙區(qū)域105a和105b。 也就是，第三實(shí)施方式所涉及的半導(dǎo)體裝置，除了具有空隙區(qū)域?yàn)殡p重的 結(jié)構(gòu)以外，具有與第一實(shí)施方式所涉及的半導(dǎo)體裝置同樣的結(jié)構(gòu)。可以看 作是在圖2中相當(dāng)于空隙區(qū)域105的空隙區(qū)域105a的外側(cè)還具有另一空 隙區(qū)域105b。但是，在本實(shí)施方式中，對(duì)應(yīng)布局上的富余問題，最好設(shè)置 具有雙重以上(3重或4重等)結(jié)構(gòu)的空隙區(qū)域。
接著，圖13是圖12的xm-xnr線的剖面圖。圖14是圖12中xin-xin，
線的附近放大俯視圖。
如圖12 圖14所示，切割前的半導(dǎo)體裝置包括芯片區(qū)域102和切割 區(qū)域101，在芯片區(qū)域102的與切割區(qū)域101邊界附近形成有密封環(huán)103， 同時(shí)，在該密封環(huán)103的外側(cè)(切割區(qū)域103的與芯片區(qū)域102的邊界附 近)形成有雙重結(jié)構(gòu)的空隙區(qū)域105a、 105b。
第三實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法，除了對(duì)所使用的光掩 模的雙重結(jié)構(gòu)的空隙形成用掩模圖案的布局以外，與第一實(shí)施方式所涉及 的半導(dǎo)體裝置的制造方法相同。根據(jù)第三實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法，在形成芯片區(qū)域
102的第一、第二、第三通孔21、 23、 25和第一、第二、第三布線22、 24、 26的同時(shí)，可以形成包括第一、第二、第三密封通孔31、 33、 35和 第一、第二、第三密封布線32、 34、 36的密封環(huán)103。另外，在密封環(huán) 103的外側(cè)，可以形成具有雙重結(jié)構(gòu)的空隙區(qū)域(空隙區(qū)域105a和105b)。 根據(jù)本發(fā)明的第三實(shí)施方式所涉及的半導(dǎo)體裝置具有如下效果。也就 是，形成有半導(dǎo)體裝置的基板ll，通過被沿切割區(qū)域101進(jìn)行切割，而分 離出一個(gè)個(gè)半導(dǎo)體裝置(半導(dǎo)體芯片)。此時(shí)，從切割的部分產(chǎn)生由于撞 擊、應(yīng)力等或它們的結(jié)合引起的裂紋，并向芯片區(qū)域102方向傳播。即便 該撞擊、應(yīng)力、裂紋等使得外側(cè)的空隙區(qū)域105b遭受破壞，且撞擊等繼 續(xù)向芯片區(qū)域102的內(nèi)部方向傳播，也可以通過空隙區(qū)域105b的內(nèi)側(cè)的 空隙區(qū)域105a來吸收撞擊、應(yīng)力、裂紋等。因此可以避免撞擊等繼續(xù)向 芯片區(qū)域102的內(nèi)部方向傳播。由此，由于可以防止密封環(huán)103遭受損害， 因此可確保密封環(huán)103原有功能之一的避免水分或活動(dòng)離子從外部侵入到 芯片區(qū)域102內(nèi)的功能，由此，制造出可靠性極高的半導(dǎo)體裝置。 (第四實(shí)施方式)
以下，參照附圖對(duì)本發(fā)明的第四實(shí)施方式所涉及的半導(dǎo)體裝置及其制 造方法進(jìn)行說明。
圖15是表示設(shè)有本發(fā)明第四實(shí)施方式所涉及的半導(dǎo)體裝置(是在密 封環(huán)周圍具有包括多個(gè)空隙的空隙區(qū)域的半導(dǎo)體裝置，其中多個(gè)空隙以成 雙重、不連續(xù)且不連續(xù)部分相互不相鄰的方式配置于芯片區(qū)域)的晶片一 部分的俯視圖。
如圖15所示，在例如以硅基板等作代表的半導(dǎo)體的晶片、即基板ll 上，配置有分別形成半導(dǎo)體裝置的多個(gè)芯片區(qū)域102。各芯片區(qū)域102上 設(shè)置有由多個(gè)元件組成且具有規(guī)定的功能的IC電路。此外，各芯片區(qū)域 102由被設(shè)置成格子狀的切割區(qū)域101所劃分。
這里， 一個(gè)半導(dǎo)體裝置(也就是一個(gè)半導(dǎo)體芯片)包括配置由多個(gè) 元件組成且具有規(guī)定功能的IC電路的芯片區(qū)域102、以包圍該芯片區(qū)域 102的方式設(shè)置于芯片區(qū)域102的周緣部的密封環(huán)103、以及以雙重包圍 密封環(huán)103的方式設(shè)置于密封環(huán)103的外側(cè)的兩個(gè)空隙區(qū)域105a和105b。而且，空隙區(qū)域105a和105b分別含有不連續(xù)配置的多個(gè)空隙，同時(shí)空隙 區(qū)域105a和空隙區(qū)域105b中的空隙的不連續(xù)部分被配置成相互不相鄰。 也就是，第四實(shí)施方式所涉及的半導(dǎo)體裝置，除了形成下述雙重結(jié)構(gòu)以外， 具有與第三實(shí)施方式所涉及的半導(dǎo)體裝置同樣的結(jié)構(gòu)，該雙重結(jié)構(gòu)如下 兩個(gè)空隙區(qū)域105a和105b都含有不連續(xù)配置的空隙且空隙的不連續(xù)部分 彼此不相鄰。
用圖16和圖17對(duì)這一狀態(tài)進(jìn)行表示。圖16是圖15的XVI-XVI'線 的剖面圖。也就是，是包括位于芯片區(qū)域102的周緣部的密封環(huán)103的半 導(dǎo)體裝置端部(具體而言，是芯片區(qū)域102的布線結(jié)構(gòu)和密封環(huán)103的結(jié) 構(gòu))的剖面圖。另外，圖17是圖15中XVI-XVI'線的附近放大俯視圖。 另外，圖16中示出分別構(gòu)成雙重結(jié)構(gòu)空隙區(qū)域105a和105b的多個(gè)空隙 相互相鄰的部位(例如圖17中的A線)的剖面。
此外，在第四實(shí)施方式中，對(duì)應(yīng)布局上的富余問題，最好設(shè)置具有雙 重以上(3重或4重等)結(jié)構(gòu)的空隙區(qū)域105。
另外，具有圖15 17所示構(gòu)造的第四實(shí)施方式所涉及的半導(dǎo)體裝置 的制造方法，除了對(duì)所使用的光掩模的雙重結(jié)構(gòu)的空隙形成用掩模圖案的 布局以外，基本上與第一實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法相同。
如以上說明的那樣，根據(jù)第四實(shí)施方式所涉及的半導(dǎo)體裝置的制造方 法，在形成芯片區(qū)域102的通孔21、 23、 25和布線22、 24、 26的同時(shí)， 可以形成包括密封通孔31、 33、 35和密封布線32、 34、 36的密封環(huán)103。 另外，在密封環(huán)103的外側(cè)，可以形成具有雙重結(jié)構(gòu)的空隙區(qū)域105a、 105b。
根據(jù)本發(fā)明的第四實(shí)施方式所涉及的半導(dǎo)體裝置具有如下效果。也就 是，形成有半導(dǎo)體裝置的晶片、即基板ll，通過被沿切割區(qū)域101進(jìn)行切 割，而分離出一個(gè)個(gè)半導(dǎo)體裝置(半導(dǎo)體芯片)。
如果切割時(shí)產(chǎn)生的裂紋或撞擊等侵入芯片區(qū)域102內(nèi)，則有給密封環(huán) 103乃至其內(nèi)側(cè)的部分帶來損害的危險(xiǎn)。為此在本實(shí)施方式的半導(dǎo)體裝置 中設(shè)置有空隙區(qū)域，但由于各個(gè)空隙區(qū)域105a和105b都具有空隙被不連 續(xù)配置的構(gòu)成，這樣會(huì)考慮到裂紋或撞擊等穿過空隙的不連續(xù)部分。然而， 在本實(shí)施方式的半導(dǎo)體裝置中，外側(cè)空隙區(qū)域105b中包含的空隙不連續(xù) 部分、和內(nèi)側(cè)空隙區(qū)域105a中包含的空隙不連續(xù)部分，在垂直于密封環(huán)103延伸方向的方向上呈互不相鄰。這樣，穿過外側(cè)的空隙區(qū)域105b的不 連續(xù)部分(也就是未遭到空隙區(qū)域105b阻止)的裂紋或撞擊，必然會(huì)受 到內(nèi)側(cè)的空隙區(qū)域105a的空隙的阻止。
換言之，在從切割區(qū)域101側(cè)看芯片區(qū)域102的情況下，由于構(gòu)成多 重空隙區(qū)域的多個(gè)空隙被無間隙地配置，因此可以可靠地防止裂紋或撞擊 等從晶片切割部分向芯片區(qū)域的內(nèi)部方向的行進(jìn)。這樣，由于可以在切割 時(shí)的裂紋或撞擊等到達(dá)密封環(huán)之前對(duì)其進(jìn)行阻止，因此不會(huì)損壞密封環(huán)或 破壞密封環(huán)。因此，不會(huì)破壞能夠可靠地保護(hù)芯片區(qū)域的內(nèi)部的密封環(huán)的 功能。以上由于可以防止密封環(huán)103遭受損害，因此可確保密封環(huán)103原 有功能之一的避免水分或活動(dòng)離子從外部侵入到芯片區(qū)域102內(nèi)的功能， 由此，可以提供出可靠性極高的半導(dǎo)體裝置。此外，只要是不連續(xù)部分互 不相鄰的結(jié)構(gòu)，可以任意選定空隙區(qū)域105a和105b內(nèi)的空隙的長度。
設(shè)置沿平行于密封環(huán)延伸的連續(xù)的空隙，是導(dǎo)致機(jī)械強(qiáng)度下降的原 因。為此，優(yōu)選為將空隙形成為不連續(xù)。這樣一來盡管認(rèn)為裂紋或撞擊可 穿過不連續(xù)部分，但通過以不連續(xù)部分以不相鄰的方式將空隙配置成雙重 以上，可以避免裂紋或撞擊到達(dá)密封環(huán)。
另外，在從上述第一到第四實(shí)施方式中，作為密封環(huán)103使用了密封 通孔和寬度比密封通孔更寬的密封布線的層疊結(jié)構(gòu)。但是將密封布線的寬 度設(shè)為與密封通孔的寬度相同也不存在任何問題。另外，作為密封環(huán)103 使用密封通孔和密封布線的層疊結(jié)構(gòu)，但僅通過密封通孔來形成也不存在 任何問題。通過做成該結(jié)構(gòu)，與使用密封布線和密封通孔的層疊結(jié)構(gòu)的情 況相比，由于可以減小半導(dǎo)體裝置內(nèi)密封環(huán)103沿寬度方向(沿著芯片區(qū) 域102的周緣，垂直于密封環(huán)103所延伸方向的方向)的占有區(qū)域，因此 有利于半導(dǎo)體裝置的小型化。
另外，在從上述第一到第四實(shí)施方式中，除去最下層的布線(第一通 孔21和第一布線22),通過雙嵌入方式來形成。然而，還可以使用單嵌 入法，在形成了通孔(和密封通孔)或者布線(和密封布線)的開口部、 即通路孔或者布線槽之后，分別獨(dú)立地埋入金屬。此時(shí)的剖面形狀的例子 示于圖18中。這里，第四層間絕緣膜16和第六層間絕緣膜18均為雙層 的層疊結(jié)構(gòu)，在各自的下側(cè)層(形成有第二通孔23和第三通孔25的層)也都形成空隙45和46。因此，圖18的結(jié)構(gòu)中，在被層疊的層間絕緣膜的
厚度方向上，多個(gè)空隙(41 46)是以相鄰形成的空隙區(qū)域105。
與之相對(duì)，也可以僅以通孔形成或者布線形成中任意一個(gè)掩模來進(jìn)行 空隙形成，形成多個(gè)與密封環(huán)103平行且不連續(xù)的空隙。
另外，在使用雙嵌入方式的情況下，還可以使用通孔形成和布線形成 這兩者的掩模來形成空隙，此時(shí)空隙為與密封環(huán)103平行且連續(xù)的結(jié)構(gòu)(例 如圖19所示的剖面形狀)。
為了得到這樣的結(jié)構(gòu)，例如在圖5 (a)所示的工序中，在抗蝕劑52 中空隙41上方設(shè)置空隙形成用圖案。利用該空隙形成用圖案，在圖5 (b) 的工序中，除第二通路孔23a和第二密封通路孔33a之外還形成空隙形成 用槽。這樣一來，經(jīng)過圖6 (c)的工序，可以設(shè)置貫穿第三和第四層間絕 緣膜15和16的圖19的空隙42。
另外，在從上述第一到第四實(shí)施方式中，空隙區(qū)域105 (105a和105b) 中的空隙，只要形成于至少一個(gè)層間絕緣膜即可。另外，還可以選擇性地 只形成于使用通常由作為機(jī)械強(qiáng)度較低的膜而被熟知的例如含碳氧化硅 膜構(gòu)成的層間膜的層上。
另外，在從上述第一到第四實(shí)施方式中，空隙區(qū)域105 (105a和105b) 形成于切割區(qū)域101。然而，空隙區(qū)域105 (105a和105b)由于只要被設(shè) 置在晶片切割部分和密封環(huán)103之間即可，因此并不局限于各實(shí)施方式的 形成位置。例如，還可以將空隙區(qū)域105 (105a、 105b)設(shè)置于密封環(huán)103 的外側(cè)、芯片區(qū)域102內(nèi)的與切割區(qū)域101的邊界附近。
另外，在從上述第一到第四實(shí)施方式中，雖然將密封環(huán)103設(shè)置在芯 片區(qū)域102的與切割區(qū)域101的邊界附近，但取而代之，也可以設(shè)置在空 隙區(qū)域105的內(nèi)側(cè)、例如切割區(qū)域101中的切割后也作為半導(dǎo)體裝置(半 導(dǎo)體芯片)的端部而殘留的部分(也就是切割區(qū)域101上與芯片區(qū)域102 的邊界附近)。
另外，在從上述第一到第四實(shí)施方式中，是在重疊了六層的層間絕緣 膜上形成三層布線和三層通孔，但層間絕緣膜的層數(shù)并不局限于六層，且 布線和通孔也不局限于三層，可以根據(jù)芯片結(jié)構(gòu)來或多或少地進(jìn)行設(shè)定。
另外，在從上述第一到第四實(shí)施方式中，作為密封環(huán)103表示為沿縱向一串的密封環(huán)結(jié)構(gòu)，但并不局限于一串密封環(huán)結(jié)構(gòu)。例如也可以具有兩 串以上的結(jié)構(gòu)，而且還可以具有密封環(huán)結(jié)構(gòu)分支出一部分的結(jié)構(gòu)。
另外，在從上述第一到第四實(shí)施方式中，雖然以銅作為構(gòu)成各布線、 各通孔和密封環(huán)103的導(dǎo)電材料，但并不受此局限，還可以使用W、 Al
和Cu中的至少一個(gè)構(gòu)成。這樣一來，可以由與半導(dǎo)體裝置的芯片區(qū)域102 上形成的布線和通孔相同的材料來形成密封環(huán)103。
另外，在從上述第一到第四實(shí)施方式中，還可以在鈍化膜19形成專 利文獻(xiàn)1所示的狹縫(圖20中的144)。只要是形成在相比密封環(huán)103 靠向切割區(qū)域101 —側(cè)，且相比由切割刀所切除部分靠向芯片區(qū)域102 — 側(cè)，部位沒有特別限定。
另外，在從上述第一到第四實(shí)施方式中，雖然第一 第六層間絕緣膜 和鈍化膜被分別作為單一的膜使用，但也可以制成以兩種以上的膜形成至 少任意一個(gè)層間絕緣膜或者鈍化膜。
例如，對(duì)于第四層間絕緣膜而言，也可以做成由具有與形成布線的層 和形成通孔的層互不相同的相對(duì)介電常數(shù)的含碳氧化硅膜來形成的結(jié)構(gòu)。 此時(shí)，對(duì)于兩種含碳氧化硅膜而言，也可以是形成布線的層間絕緣膜的相 對(duì)介電常數(shù)(kl)低于形成通孔的層間絕緣膜的相對(duì)介電常數(shù)(k2)
(kKk2)那樣的組合。也就是采用不同的層間絕緣膜的組合，即形成布 線的層間絕緣膜與形成通孔的層間絕緣膜相比，碳濃度更高或者空穴量更 多(由此相對(duì)介電常數(shù)低)。
另外，作為用于布線層的層間絕緣膜的相對(duì)介電常數(shù)低于用于通孔層 的層間絕緣膜的相對(duì)介電常數(shù)的組合，還可以對(duì)通孔層使用TEOS等的氧 化硅膜或者含氟氧化硅膜，對(duì)布線層使用含氟的氧化硅膜或者含碳的氧化 硅膜。
根據(jù)上述的膜結(jié)構(gòu)，就可以降低形成有布線的層上的布線間的電容。 雖然相對(duì)介電常數(shù)較低的絕緣膜通常機(jī)械強(qiáng)度偏低容易受到切割的損傷， 但通過針對(duì)應(yīng)用該機(jī)械強(qiáng)度偏低膜的層選擇性地形成本發(fā)明的空隙，就能 夠避免切割時(shí)的應(yīng)力或裂紋的傳播，保護(hù)密封環(huán)。
另外，對(duì)于第三層間絕緣膜通常要求防Cu擴(kuò)散的功能和通孔圖案形 成時(shí)的抗蝕(etch stop)功能。因此，將第三層間絕緣膜做成例如含氮的碳化硅膜和含氧的碳化硅膜的層疊構(gòu)造，可使膜的相對(duì)介電常數(shù)降低，因 此得到如下效果具有防CU擴(kuò)散的功能和抗蝕功能，并且避免布線的布 線間電容增大。
一般情況下，SiN含有N可具有防Ol擴(kuò)散功能，這樣相對(duì)介電常數(shù)
約為7。 SiC的相對(duì)介電常數(shù)約為3.5，但防Cu擴(kuò)散功能偏低。因此，通 過加入N形成SiCN，可以使其具有低相對(duì)介電常數(shù)(約4.8)和防Cu擴(kuò) 散功能。另外，SiCO與SiCN相比雖然為低介電常數(shù)(約4.6)，但由于 含有O而將Cu氧化。因此，SiCN在Cu側(cè)層疊被使用。有上述說明可知 SiCN、 SiCO對(duì)于低介電常數(shù)膜等的層間膜都具有抗蝕功能。
另外，作為做成由兩種以上的膜構(gòu)成鈍化膜的層疊結(jié)構(gòu)，被認(rèn)為具有 如下效果。例如，在形成于與第六層間絕緣膜同層的布線的正上方，形成 相對(duì)介電常數(shù)與氮化硅膜相比偏低的含氧或含氮碳化硅膜，并在其表面形 成氮化硅膜，從而可以防止布線的布線之間電容增大。
另外，具有通過做成層疊結(jié)構(gòu)來緩和單一鈍化膜的膜應(yīng)力的效果。也 就是，即便因膜應(yīng)力的緣故產(chǎn)生翹曲，層疊結(jié)構(gòu)的情況下，其各自的膜厚 與一層結(jié)構(gòu)膜相比偏薄，各個(gè)應(yīng)力量也降低。另外，在層疊結(jié)構(gòu)中由于界 面的存在，緩和了變形。因此通過將鈍化膜做成層疊結(jié)構(gòu)，可以緩和膜應(yīng) 力。
產(chǎn)業(yè)上的可利用性
如上述說明的那樣，本發(fā)明是涉及具有以包圍芯片區(qū)域周圍的方式形 成的密封環(huán)和對(duì)密封環(huán)進(jìn)行保護(hù)的機(jī)構(gòu)的半導(dǎo)體裝置及其制造方法，是利 用形成于密封環(huán)外側(cè)的空隙區(qū)域阻止切割時(shí)產(chǎn)生的裂紋或應(yīng)力等，從而獲 得保持密封環(huán)功能的效果、即對(duì)芯片區(qū)域的內(nèi)部進(jìn)行可靠地保護(hù)的效果，
非常有效。
權(quán)利要求
1. 一種半導(dǎo)體裝置，具備形成于基板的元件；形成于上述基板上的絕緣膜；在上述絕緣膜中，以包圍上述元件所形成的區(qū)域且貫穿上述絕緣膜的方式形成的密封環(huán)；以及空隙區(qū)域，其形成在從上述元件看位于上述密封環(huán)外側(cè)的部分的上述絕緣膜，且至少含有一個(gè)空隙。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 上述絕緣膜具有將多個(gè)層間絕緣膜層疊的結(jié)構(gòu)，且具備 形成在上述多個(gè)層間絕緣膜中至少一個(gè)層間絕緣膜且與上述元件電連接的通孔；以及形成在上述多個(gè)層間絕緣膜中至少一個(gè)層間絕緣膜且與上述元件電 連接的布線，上述密封環(huán)包括形成有上述通孔的上述層間絕緣膜上形成的密封通 孔、和形成有上述布線的上述層間絕緣膜上形成的密封布線，上述空隙區(qū)域至少含有形成在所述多個(gè)層間絕緣膜中的形成有上述 密封布線的層間絕緣膜上的空隙。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，空隙的寬度比上述布線的寬度小。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 上述布線和上述通孔，分別形成在上述多個(gè)層間絕緣膜中的不同層間絕緣膜中。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)層間絕緣膜中形成有上述布線的層間絕緣膜，由介電常數(shù)比上述多個(gè)層間絕緣膜中形成有上述通孔的層間絕緣膜低的膜構(gòu)成。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，包括將上述通孔和上述布線一體形成的雙嵌入布線。
7. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，還具備形成于上述絕緣膜之上的鈍化膜，上述密封環(huán)被形成為除上述絕緣膜之外，還貫通上述鈍化膜， 上述空隙區(qū)域還包括其它空隙，該其他空隙形成于從上述元件看比上 述密封環(huán)更靠外側(cè)的部分的上述鈍化膜中。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 上述鈍化膜具有由多個(gè)膜構(gòu)成的層疊結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 上述空隙區(qū)域包括沿上述絕緣膜的厚度方向不連續(xù)配置的多個(gè)空隙。
10. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，上述空隙區(qū)域包括以沿上述絕緣膜的厚度方向相鄰的方式配置的多 個(gè)空隙。
11. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，上述空隙區(qū)域包括從上述元件看以無間斷連續(xù)包圍上述密封環(huán)的外 側(cè)的方式形成的空隙。
12. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，上述空隙區(qū)域包括從上述元件看以不連續(xù)包圍上述密封環(huán)的外側(cè)的 方式形成的多個(gè)空隙。
13. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，從上述元件看，在上述空隙區(qū)域的外側(cè)，還具備至少一個(gè)含有至少一 個(gè)空隙的另一空隙區(qū)域。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于， 上述另一空隙區(qū)域包括從上述元件看以無間斷連續(xù)包圍上述密封環(huán)的外側(cè)的方式形成的空隙。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于，上述另一空隙區(qū)域包括從上述元件看以不連續(xù)包圍上述密封環(huán)的外側(cè)的方式形成的多個(gè)空隙。
16. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于，上述空隙區(qū)域和上述另一空隙區(qū)域，分別包括從上述元件看以不連續(xù) 包圍上述密封環(huán)的外側(cè)的方式形成的多個(gè)空隙，上述空隙區(qū)域中的多個(gè)空隙彼此間的部分和上述另一空隙區(qū)域中的多個(gè)空隙間的部分被配置成，在垂直于上述密封環(huán)延伸方向的方向上互不 相鄰。
17. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于， 以包圍上述密封環(huán)的方式配置的多個(gè)空隙中至少一個(gè)空隙，被形成為沿上述密封環(huán)延伸方向的尺寸與其它空隙不同。
18. —種半導(dǎo)體裝置的制造方法，具備在基板上形成元件的工序；在形成了上述元件的上述基板上形成層間絕緣膜的工序； 在上述層間絕緣膜形成用于形成與上述元件進(jìn)行電連接的布線和通孔中至少一者的第一凹部、包圍上述第一凹部且用于形成密封環(huán)的至少一部分的第二凹部、用于在從上述元件看位于上述第二凹部外側(cè)形成空隙的第三凹部的工序；以及通過將導(dǎo)電膜埋入到上述第一凹部和上述第二凹部，而形成上述布線和上述通孔中至少一者、和上述密封環(huán)的至少一部分，并且剩余出上述第三凹部作為空隙的工序。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于， 通過雙嵌入法將上述通孔和上述布線一體形成在上述第一凹部。
全文摘要
本發(fā)明提供半導(dǎo)體裝置及其制造方法，可避免切割時(shí)的應(yīng)力或裂紋到達(dá)密封環(huán)以及芯片區(qū)域而使半導(dǎo)體裝置的可靠性下降的危險(xiǎn)。半導(dǎo)體裝置具備形成于基板(11)上的元件；形成于基板(11)上的絕緣膜(13～18)；在絕緣膜(13～18)中，以包圍元件所形成的區(qū)域且貫穿絕緣膜(13～18)的方式形成的密封環(huán)(103)；以及空隙區(qū)域(105)，其從元件看形成在位于更靠密封環(huán)(103)外側(cè)部分的絕緣膜(13～18)，且含有空隙(41～44)。
文檔編號(hào)H01L21/00GK101419948SQ20081017139
公開日2009年4月29日 申請(qǐng)日期2008年10月23日 優(yōu)先權(quán)日2007年10月24日
發(fā)明者筒江誠 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社