專利名稱：：半導體元件及其制造方法
技術領域：
：本發(fā)明涉及一種集成電路及其制造方法，且特別是涉及一種半導體元件及其制造方法。
背景技術：
：隨著科技的發(fā)展，輕、薄、短、小且多功能的產(chǎn)品為目前市場的主要訴求。為符合此訴求，單一科技產(chǎn)品內(nèi)部電路所使用的操作電壓必須隨之減小，且所需的電路或是集成電路芯片(integratedcircuitchip)的數(shù)量及種類也變得更多。通常，電壓電平不同的集成電路之間，是通過電壓電平位移電路(voltagelevelshiftcircuit)來進行電壓電平轉換。典型的電壓電平位移電路通常是由低壓元件接受集成電路內(nèi)部元件的信號，然后經(jīng)由中壓元件傳送到高壓元件，之后再由高壓元件將信號輸出。已知的一種電壓電平位移電路中的中壓元件采用和高壓元件組成構件且尺寸相同的結構，且中壓元件的柵介電層的厚度也與高壓元件的柵介電層的厚度相同。然而，在操作時，中壓元件的飽和電流非常小，效能不佳。此外，由于一般高、中壓元件的尺寸較大，因此，所占用的芯片的面積也較大，不僅不利于芯片的縮小，而且需耗費較高的芯片成本。
發(fā)明內(nèi)容本發(fā)明提供一種半導體元件，其包括形成在單一的芯片上的高壓元件、中壓元件以及低壓元件，且其中壓元件具有較高的飽和電流，以使半導體元件應用于柵極驅動器的電壓電平位移電路時具有較高的效能。本發(fā)明提供一種半導體元件，其包括形成在單一的芯片上的高壓元件、中壓元件以及低壓元件，且其中壓元件的尺寸小于高壓元件的尺寸，因此整個產(chǎn)品的尺寸可以大幅縮小。本發(fā)明又提供一種半導體元件的工藝方法，其工藝簡易，成本低，且符合市場需求。本發(fā)明提供一種半導體元件，包括基底、具有第一導電型的第一井區(qū)、具有第二導電型的高壓元件、具有第二導電型的中壓元件及具有第二導電型的低壓元件?；装ǜ邏弘娐穮^(qū)、中壓電路區(qū)以及低壓電路區(qū)。第一井區(qū)位于基底中。高壓元件位于高壓電路區(qū)上。中壓元件位于中壓電路區(qū)上。低壓元件位于低壓電路區(qū)上。中壓元件的結構與高壓元件的結構相同，但與低壓元件的結構不同。另外，高壓元件、中壓元件與低壓元件分別具有第一柵介電層、第二柵介電層與第三柵介電層，其中第二柵介電層的厚度小于第一柵介電層的厚度。在本發(fā)明的實施例中，上述的第二柵介電層的厚度與該第三柵介電層的厚度實質上相等。在本發(fā)明的實施例中，上述的高、中壓元件分別為場漂移金屬氧化物半導體元件；低壓元件為金屬氧化物半導體晶體管。在本發(fā)明的實施例中，上述的高、中、低壓元件均分別包括柵極結構及具有第二導電型的二源極與漏極區(qū)。柵極結構位于基底上。源極與漏極區(qū)位于柵極結構兩側的基底中。此外，高、中壓元件還分別包括隔離結構，分別位于高、中壓元件的柵極結構與高、中壓元件的二源極與漏極區(qū)的之間的基底中。在本發(fā)明的實施例中，上述的中壓元件的隔離結構的寬度小于高壓元件的隔離結構的寬度。在本發(fā)明的實施例中，上述的高、中壓元件還分別包括具有第二導電型的二第二井區(qū)，其彼此分隔，分別位于高、中壓元件的各源極與漏極區(qū)周圍的第一井區(qū)中。在本發(fā)明的實施例中，上述的高、中、低壓元件均分別包括柵極結構及具有第二導電型的二源極與漏極區(qū)。柵極結構位于基底上。源極與漏極區(qū)位于柵極結構兩側的基底中。另外，高、中壓元件還分別包括二隔離結構，分別位于高、中壓元件的柵極結構與高、中壓元件的各源極與漏極區(qū)之間的基底中。在本發(fā)明的實施例中，上述的中壓元件的隔離結構的寬度小于高壓元件的隔離結構的寬度。在本發(fā)明的實施例中，上述的高、中壓元件還分別包括具有第二導電型的二第二井區(qū)，其彼此分隔，分別位于高、中壓元件的各源極與漏極區(qū)以及與其相鄰的隔離結構周圍的第一井區(qū)中。在本發(fā)明的實施例中，上述的高、中壓元件還分別包括具有第二導電型的二階區(qū)及具有第二導電型的二漂移區(qū)。二階區(qū)彼此分隔，分別位于高、中壓元件的各源極與漏極區(qū)周圍的第一井區(qū)中。二漂移區(qū)彼此分隔，分別位于高、中壓元件的二隔離結構下方，鄰接高、中壓元件的各階區(qū)。在本發(fā)明的實施例中，上述的第一導電型為P型，第二導電型為N型；上述的第一導電型為N型，第二導電型為P型。在本發(fā)明的實施例中，上述的高壓元件的電壓操作范圍例如為大于30伏特。在本發(fā)明的實施例中，上述的中壓元件的電壓操作范圍例如為1030伏特。在本發(fā)明的實施例中，上述的低壓元件的電壓操作范圍例如為小于IO伏特。本發(fā)明提供一種半導體元件，包括基底、高壓元件、中壓元件及低壓元件?；装ǜ邏弘娐穮^(qū)、中壓電路區(qū)以及低壓電路區(qū)。高壓元件位于高壓電路區(qū)上。中壓元件位于中壓電路區(qū)上。低壓元件位于低壓電路區(qū)上。中壓元件的結構與高壓元件的結構相同，但與低壓元件的結構不同。另外，高壓元件、中壓元件與低壓元件分別具有第一柵介電層、第二柵介電層與第三柵介電層，其中第二柵介電層的厚度小于第一柵介電層的厚度。在本發(fā)明的實施例中，上述的第二柵介電層的厚度與第三柵介電層的厚度實質上相等。在本發(fā)明的實施例中，上述的高、中壓元件分別為場漂移互補式金屬氧化物半導體元件；低壓元件為互補式金屬氧化物半導體晶體管。本發(fā)明提供一種半導體元件的制造方法。首先，提供基底，基底其包括高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)。接著，在高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)的基底中形成具有第一導電型的第一井區(qū)。然后，在高壓電路區(qū)、中壓電路區(qū)的第一井區(qū)中形成具有第二導電型的第二井區(qū)，其彼此分隔。之后，在高壓電路區(qū)、中壓電路區(qū)的各第二井區(qū)中分別形成二隔離結構，其彼此分隔。繼之，在高壓電路區(qū)、中壓電路區(qū)與低壓電路區(qū)上形成第一柵介電層。接著，移除中壓電路區(qū)與低壓電路區(qū)的第一柵介電層。然后，在中壓電路區(qū)與低壓電路區(qū)上分別形成第二柵介電層，第二柵介電層的厚度小于第一柵介電層的厚度。之后，在高壓電路區(qū)的第一柵介電層以及中壓電路區(qū)以及低壓電路區(qū)的各第二柵介電層上分別形成柵極。繼之，于高壓電路區(qū)與中壓電路區(qū)的各柵極兩側的第二井區(qū)中以及低壓電路區(qū)的柵極兩側的第一井區(qū)中分別形成二源極與漏極區(qū)。在本發(fā)明的實施例中，上述的第一導電型為P型，第二導電型為N型；上述的第一導電型為N型，第二導電型為P型。在本發(fā)明的實施例中，上述的移除中壓電路區(qū)與低壓區(qū)上的第一柵介電層的方法包括以下步驟。首先，在基底上形成光致抗蝕劑層，光致抗蝕劑層具有二開口，分別裸露出中壓電路區(qū)與低壓區(qū)上的第一柵介電層。接著，進行蝕刻工藝，移除中壓電路區(qū)與低壓區(qū)上的第一柵介電層。然后，移除光致抗蝕劑層。本發(fā)明的半導體元件的中壓元件具有較高的飽和電流，應用于柵極驅動器的電壓電平位移電路時具有較高的效能。此外，本發(fā)明的半導體元件的中壓元件的尺寸小于高壓元件的尺寸，因此整個產(chǎn)品的尺寸可以大幅縮小。另外，本發(fā)明的半導體元件的制造方法，其工藝簡易，成本低，且符合市場需求。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖，作詳細說明如下。圖1是依照本發(fā)明實施例所繪示的一種半導體元件的剖面示意圖。圖2是依照本發(fā)明另一實施例所繪示的一種半導體元件的剖面示意圖。圖3是依照本發(fā)明又一實施例所繪示的一種半導體元件的剖面示意圖。圖4A至4D是依據(jù)本發(fā)明實施例所繪示的一種半導體元件的制造流程剖面示意圖。圖5是依照本發(fā)明又一實施例所繪示的一種半導體元件的剖面示意圖附圖標記說明10:半導體元件12:基底14:第一導電型的第一井區(qū)16、204a、204b、218a、218b、304a、304b、318a、318b:隔離結構18:掩模層20:高壓電路區(qū)22:墊氧化層24:氮化硅層26:光致抗蝕劑層28、32:開口30:中壓電路區(qū)34:導電層36:間隙壁40:低壓電路區(qū)200、高壓元件202、302、402:金屬氧化物半導體晶體管205、305:埋層206a、206b、306a、306b:第二導電型的第二井區(qū)208、308、408:柵極結構210a、210b、310a、310b、410a、410b:第二導電型的源極與漏極區(qū)212、312、412:柵介電層214、314、414:柵極216a、216b、316a、316b:第一導電型摻雜區(qū)220a、220b、320a、320b:第二導電型的階區(qū)222a、222b、322a、322b:第二導電型的漂移區(qū)300:中壓元件400:低壓元件409a、409b:第二導電型的淡摻雜區(qū)411a、411b:第二導電型的濃摻雜區(qū)具體實施例方式圖1是依照本發(fā)明實施例所繪示的一種半導體元件的剖面示意圖。請參照圖1，本發(fā)明實施例的半導體元件10包括具有第一導電型的基底12或具有第一導電型的第一井區(qū)14的基底12、具有第二導電型的高壓元件200、具有第二導電型的中壓元件300與具有第二導電型的低壓元件400。在本發(fā)明實施例中，是以具有第一導電型的第一井區(qū)14的基底12來說明的。第一導電型和第二導電型為具有不同導電型，其可以分別為N型或是P型?；?2的材料可以是半導體材料例如是硅?；?2包括高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40。而本發(fā)明實施例的半導體元件10的高壓元件200、中壓元件300與低壓元件400，則分別位于高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40上。本發(fā)明的半導體元件10的高壓元件200、中壓元件300與低壓元件400之間可以設置隔離結構16以彼此隔絕。請繼續(xù)參照圖l，本發(fā)明實施例的高壓元件200可以例如是場漂移金屬氧化物半導體(fielddriftmetal-oxidesemiconductor,FDMOS)元件，但不以此為限，其操作電壓例如是大于30伏特。更具體地說，高壓元件200包括具有第二導電型溝道的金屬氧化物半導體晶體管202、隔離結構204a、204b以及具有第二導電型的兩個第二井區(qū)206a、206b。金屬氧化物半導體晶體管202包括柵極結構208與二源極區(qū)與漏極區(qū)210a、210b。柵極結構208包括柵介電層212以及位于柵介電層212上的柵極214。柵介電層212的材料例如是氧化硅。柵極214的材料例如是摻雜多晶硅。二源極與漏極區(qū)210a、210b，為具有第二導電型的摻雜區(qū)，其二者分別位于柵極結構208兩側的第二井區(qū)206a、206b中。此處的源極與漏極區(qū)210a、210b是指在某種電壓操作條件之下，其中第一個源極與漏極區(qū)210a做為源極區(qū)；第二個源極與漏極區(qū)210b則做為漏極區(qū)，但，在另一種電壓操作條件之下，第一個源極與漏極區(qū)210a做為漏極區(qū)；第二個源極與漏極區(qū)210b則做為源極區(qū)。隔離結構204a、204b的寬度為Ll，其分別設置于柵極結構208與各個源極與漏極區(qū)210a、210b之間的第二井區(qū)206a、206b中。隔離結構204a、204b與第二井區(qū)206a、206b可用以減緩熱載流子效應，以增加源極與漏極區(qū)210a、210b的崩潰電壓。在一些實施例中，高壓元件200還可以具有第二導電型的埋層205，位于第一井區(qū)14與第二井區(qū)206a、206b下方的基底12中。此外，高壓元件200還可以包括二個具有第一導電型的摻雜區(qū)216a、216b，位于第一井區(qū)14中，且各摻雜區(qū)216a、216b與各源極與漏極區(qū)210a、210b分別以隔離結構218a、218b分隔開。請繼續(xù)參照圖1，本發(fā)明實施例的低壓元件400的操作電壓例如是小于IO伏特，其可以例如是金屬氧化物半導體，但不以此為限。更具體地說，低壓元件400包括具有第二導電型溝道的金屬氧化物半導體晶體管402。金屬氧化物半導體晶體管402包括柵極結構408與二源極與漏極區(qū)410a、410b。柵極結構408包括柵介電層412以及位于柵介電層412上的柵極414。柵介電層的材料例如是氧化硅。柵極414的材料例如是摻雜多晶硅。二源極與漏極區(qū)410a、410b，分別位于柵極結構408兩側的第一井區(qū)14中。源極與漏極區(qū)410a、410b分別包括具有第二導電型的濃摻雜區(qū)411a、411b與淡摻雜區(qū)409a、409b。此處的源極與漏極區(qū)410a、410b是指在某種電壓操作之下，其中第一個源極與漏極區(qū)410a做為源極區(qū)；第二個源極與漏極區(qū)410b則做為漏極區(qū)，但，在另一種電壓操作之下，第一個源極與漏極區(qū)410a做為漏極區(qū)；第二個源極與漏極區(qū)410b則做為源極區(qū)。換言之，在本發(fā)明實施例中，低壓元件400與高壓元件200的結構不同。此處所述的結構不同是指組成的構件不同。更具體地說，本實施例中低壓元件400的兩個源極與漏極區(qū)410a、410b與柵極結構408之間并不包括兩個隔離結構，且在第一井區(qū)14中并不包括兩個具有第二導電型的第二井區(qū)。而且低壓元件400的柵介電層412的厚度遠小于高壓元件200的柵介電層212的厚度。請繼續(xù)參照圖1，本發(fā)明實施例的中壓元件300可以例如是場漂移金屬氧化物半導體元件，但不以此為限，其操作電壓例如是1030伏特。更具體地說，中壓元件300包括具有第二導電型溝道的金屬氧化物半導體晶體管302、隔離結構304a、304b以及具有第二導電型的兩個第二井區(qū)306a、306b。金屬氧化物半導體晶體管302包括柵極結構308與二源極與漏極區(qū)310a、310b。柵極結構308包括柵介電層312以及位于柵介電層312上的柵極314。柵介電層312的材料例如是氧化硅。柵極314的材料例如是摻雜多晶硅。二源極與漏極區(qū)310a、310b，為具有第二導電型的摻雜區(qū)，其二者分別位于柵極結構308兩側的第二井區(qū)306a、306b中。此處的源極與漏極區(qū)310a、310b是指在某種電壓操作條件之下，其中第一個源極與漏極區(qū)310a做為源極區(qū)；第二個源極與漏極區(qū)310b則做為漏極區(qū)，但，在另一種電壓操作條件之下，第一個源極與漏極區(qū)310a做為漏極區(qū)；第二個源極與漏極區(qū)310b則做為源極區(qū)。隔離結構304a、304b的寬度為L2，其分別設置于柵極結構308與各個源極與漏極區(qū)310a、310b之間的第二井區(qū)306a、306b中。隔離結構304a、304b與第二井區(qū)306a、306b可用以減緩熱載流子效應，以增加源極與漏極區(qū)310a、310b的崩潰電壓。在一些實施例中，中壓元件300還可以具有第二導電型的埋層305，位于第一井區(qū)14與第二井區(qū)306a、306b下方的基底12中。此外，中壓元件300還可以包括二個具有第一導電型的摻雜區(qū)316a、316b，位于第一井區(qū)14中，且各摻雜區(qū)316a、316b與各源極與漏極區(qū)310a、310b分別以隔離結構318a、318b分隔開。換言之，本發(fā)明實施例的中壓元件300與低壓元件400的結構不同，但是，中壓元件300的柵介電層312的厚度與低壓元件400的柵介電層412的厚度大致相同。另一方面，本發(fā)明實施例的中壓元件300與高壓元件200具有相同的結構，但是，不同的是中壓元件300的柵介電層312的厚度遠小于高壓元件200的柵介電層212的厚度。另外，中壓元件300的隔離結構304a、304b的寬度L2小于高壓元件200的隔離結構204a、204b的寬度Ll。此處所述的結構不同是指組成的構件不同；而結構相同，則是指組成的構件相同，但是尺寸卻不一定相同。由于本發(fā)明實施例的中壓元件300的柵介電層312的厚度與低壓元件200的柵介電層212的厚度相當，因此，相較于使用較厚的柵介電層的中壓元件，本發(fā)明實施例的中壓元件300可以提供較大的飽和電流，約為2.5至5倍，因此，本發(fā)明的半導體元件10應用于柵極驅動器的電壓電平位移電路時具有較高的效能。此夕卜，由于中壓元件300可以提供較大的飽和電流，因此，其隔離結構304a、304b的寬度L2可以縮小。另一方面，由于中壓元件300所需的隔離結構304a、304b的寬度可以大幅縮小，因此，可以有效縮小中壓元件300的尺寸。再者，由于高壓元件200、中壓元件300以及低壓元件400可以同時形成在單一的芯片上，因此整個產(chǎn)品的尺寸可以大幅縮小。請參照圖1，在以上的實施例中，高壓元件200的源極與漏極區(qū)210a、210b與中壓元件300的源極與漏極區(qū)310a、310b是指在某種電壓操作條件之下，其中第一個源極與漏極區(qū)210a、310a做為源極區(qū)；第二個源極與漏極區(qū)210b、310b則做為漏極區(qū)，但，在另一種電壓操作條件之下，第一個源極與漏極區(qū)210a、310a做為漏極區(qū)；第二個源極與漏極區(qū)210b、310b則做為源極區(qū)。因此，兩個源極與漏極區(qū)210a、210b、310a、310b與柵極結構208、308之間均形成了隔離結構204a、204b、304a、304b，使得高壓元件200與中壓元件300均分別呈對稱的結構。然而，在另一個實施例中，若是區(qū)域210b、310b固定做為漏極區(qū)；而區(qū)域210a、310a固定做為源極區(qū)，則僅需在做為漏極區(qū)的區(qū)域210b、310b與柵極結構208、308之間設置隔離結構204b、304b;而選擇性在做為源極區(qū)的區(qū)域210a、310a與柵極結構208、308之間設置隔離結構204a、304a。如圖2所示者，高壓元件200與中壓元件300均只有在做為漏極區(qū)的區(qū)域210b、310b與柵極結構208、308之間設置隔離結構204b、304b，使其分別呈不對稱的結構。此外，在以上的實施例是具有第一導電型的基底12或具有第一導電型的第一井區(qū)14的基底12、具有第二導電型的高壓元件200、具有第二導電型的中壓元件300與具有第二導電型的低壓元件400來說明本發(fā)明的半導體元件10。然而，本發(fā)明的半導體元件并不以此為限，高壓元件200、中壓元件300及低壓元件400均可以同時具有第一導電型的元件與第二導電型的元件。舉例來說，高壓元件200例如是同時包括FDNMOS元件以及FDPMOS元件的FDCMOS元件，中壓元件300例如是同時包括FDNMOS元件以及FDPMOS元件的FDCMOS元件，而低壓元件400例如是同時包括NMOS晶體管以及PMOS晶體管的CMOS晶體管，如圖5所示。此外，在以上的實施例中的高壓元件200與中壓元件300均是以F匿OS元件說明的，但，本發(fā)明并不以此為限。高壓元件200與中壓元件300在不脫離本發(fā)明的精神范圍內(nèi)，當可依據(jù)實際的需要作些許的更動與潤飾。例如，請參照圖3與圖1，圖1高壓元件200中具有第二導電型的第二井區(qū)206a、206b可分別變更為具有第二導電型的階區(qū)220a與漂移區(qū)222a以及具有第二導電型的階區(qū)220b與漂移區(qū)222b。中壓元件300中具有第二導電型的第二井區(qū)306a、306b可分別變更為具有第二導電型的階區(qū)320a與漂移區(qū)322a以及具有第二導電型的階區(qū)320b與漂移區(qū)322b。階區(qū)220a、220b、320a、320b分別位于源極與漏極區(qū)210a、210b、310a、310b的周圍的第一井區(qū)14中。漂移區(qū)222a、222b、322a、322b則與階區(qū)220a、220b、320a、320b電性耦接，位于隔離結構204a、204b、304a、304b的下方。依圖1以及圖2繪示的對稱以及非對稱的FDNMOS元件制作厚度分別為150埃以及850埃的柵介電層的中壓元件，并在柵極施加5伏特電壓，在漏極施加20伏特電壓以測量其電性，結果如表l所示。表1<table>tableseeoriginaldocumentpage11</column></row><table>由表l的結果顯示，將柵極介電層的厚度由850埃降為150埃，可以使得對稱的中壓元件的飽和電流提升2.5倍；使得不對稱的中壓元件的飽和電流提升5倍。此外，150埃的柵介電層的中壓元件崩潰電壓仍有37伏特以上，符合柵極驅動器的電壓電平位移電路的需求。圖4A至4D是依據(jù)本發(fā)明實施例所繪示的一種半導體元件的制造流程剖面示意圖。請參照圖4A，提供基底12，基底12例如是P型硅基底或是N型硅基底?；?2包括高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40。接著，在基底12的高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40中形成具有第一導電型的第一井區(qū)14。然后，在高壓電路區(qū)20的第一井區(qū)14中形成具有第二導電型的第二井區(qū)206a、206b，并在中壓電路區(qū)30的第一井區(qū)14中形成具有第二導電型的第二井區(qū)306a、306b。在實施例中，第一井區(qū)14與第二井區(qū)206a、206b、306a、306b的形成方法可以分別以具有第一導電型的離子注入工藝以及具有第二導電型的離子注入工藝直接形成在基底12之中。在另一實施例中，第一井區(qū)14與第二井區(qū)206a、206b、306a、306b的形成方法可以先在基底12表面上先形成一層具有第一導電型的外延層，再進行具有第二導電型的離子注入工藝，以在外延層中形成第一井區(qū)14與第二井區(qū)206a、206b、306a、306b。具有第一導電型的外延層的形成方法例如是以化學氣相沉積法沉積非晶硅材料層并在沉積時臨場摻雜第一導電型離子，之后，再對非晶硅材料層進行固相外延工藝。在一些實施例中，在形成第一井區(qū)14之前，還會在高壓電路區(qū)20、中壓電路區(qū)30中預定形成第一井區(qū)14的下方形成具有第二導電型的埋層205、305。之后，在基底12上形成掩模層18，定義出主動區(qū)。掩模層18例如是由依序堆疊在基底12上的墊氧化層24以及氮化硅層22所組成。之后，請參照圖4B，進行熱氧化工藝，在未被掩模層18覆蓋的基底12表面上形成場氧化層，以做為隔離結構16、204a、204b、218a、218b、304a、304b、318a、318b。之后，在隔離結構218a、218b、318a、318b下方形成具有第一導電型的場注入?yún)^(qū)(未繪示)。然后，在高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40所裸露的基底12表面上形成柵介電層212。柵介電層212的形成方法例如是進行熱氧化工藝，以形成氧化硅層，氧化硅層的厚度約為850埃。之后，進行啟始電壓調整步驟。其后，在柵介電層212上形成光致抗蝕劑層26，光致抗蝕劑層26覆蓋住高壓電路區(qū)20上的柵介電層212，且光致抗蝕劑層26具有兩個開口28、32，分別裸露出中壓電路區(qū)30以及低壓電路區(qū)40上的柵介電層212。其后，請參照圖4C，將開口28、32所裸露出的柵介電層212移除，裸露出中壓電路區(qū)30以及低壓電路區(qū)40的基底12表面。移除開口28、32所裸露出的柵介電層212的方法可以以氫氟酸浸蝕。之后，移除光致抗蝕劑層26，再于中壓電路區(qū)30以及低壓電路區(qū)40所裸露的基底12表面上分別形成柵介電層312與412。柵介電層312與412的厚度大致相等且可以同時形成。其形成方法例如是進行熱氧化工藝，以形成氧化硅層，氧化硅層的厚度約為150埃。然后，形成導電層34。導電層34的材料例如是摻雜多晶硅，形成的方法例如是化學氣相沉積法。之后，請參照圖4D，將導電層34圖案化，以分別在高壓電路區(qū)20、中壓電路區(qū)30以及低壓電路區(qū)40上形成柵極214、314以及414。柵極214、314以及414分別與柵介電層212、312、412形成柵極結構208、308、408。之后，在低壓電路區(qū)40的柵極結構408的兩側形成具有第二導電型的淡摻雜區(qū)409a、409b。然后，在柵極結構208、308、408的側壁形成間隙壁36。其后，在高壓電路區(qū)20的柵極結構208的兩側的第二井區(qū)206a、206b中分別形成具有第二導電型的源極與漏極區(qū)210a、210b，在中壓電路區(qū)30的柵極結構308的兩側的第二井區(qū)306a、306b中分別形成具有第二導電型的源極與漏極區(qū)310a、310b，并且在低壓電路區(qū)40的柵極結構408的兩側的第一井區(qū)14中形成具有第二導電型的濃摻雜區(qū)411a、411b，其中濃摻雜區(qū)411a、411b分別與淡摻雜區(qū)409a、409b電性耦接，構成源極與漏極區(qū)410a、410b。之后，在高壓電路區(qū)20的第一井區(qū)14中形成摻雜區(qū)216a、216b，并在中壓電路區(qū)30的第一井區(qū)14中形成摻雜區(qū)316a、316b。本發(fā)明實施例的半導體元件的制造方法簡易，成本低，且符合市場需求。雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何本領域一般技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求所界定者為準。權利要求一種半導體元件，包括基底，包括高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)；具有第一導電型的第一井區(qū)，位于該基底中；具有第二導電型的高壓元件，位于該高壓電路區(qū)上；具有該第二導電型的中壓元件，位于該中壓電路區(qū)上；以及具有該第二導電型的低壓元件，位于該低壓電路區(qū)上，其中該中壓元件的結構與該高壓元件的結構相同，但與該低壓元件的結構不同，且該高壓元件、該中壓元件與該低壓元件分別具有第一柵介電層、第二柵介電層與第三柵介電層，其中該第二柵介電層的厚度小于該第一柵介電層的厚度。2.如權利要求1所述的半導體元件，其中該第二柵介電層的厚度與該第三柵介電層的厚度實質上相等。3.如權利要求1所述的半導體元件，其中該高、中壓元件分別為場漂移金屬氧化物半導體元件，該低壓元件為金屬氧化物半導體晶體管。4.如權利要求1所述的半導體元件，其中該高、中、低壓元件均分別包括柵極結構，位于該基底上；以及具有該第二導電型的二源極與漏極區(qū)，位于該柵極結構兩側的該基底中，且該高、中壓元件還分別包括隔離結構，分別位于該高、中壓元件的該柵極結構與該高、中壓元件的這些源極與漏極區(qū)的之間的該基底中。5.如權利要求4所述的半導體元件，其中該中壓元件的該隔離結構的寬度小于該高壓元件的該隔離結構的寬度。6.如權利要求4所述的半導體元件，其中該高、中壓元件還分別包括具有該第二導電型的二第二井區(qū)，其彼此分隔，分別位于該高、中壓元件的各該源極與漏極區(qū)周圍的該第一井區(qū)中。7.如權利要求1所述的半導體元件，其中該高、中、低壓元件均分別包括柵極結構，位于該基底上；以及具有該第二導電型的二源極與漏極區(qū)，位于該柵極結構兩側的該基底中，且該高、中壓元件還分別包括二隔離結構，分別位于該高、中壓元件的該柵極結構與該高、中壓元件的各這些源極與漏極區(qū)之間的該基底中。8.如權利要求7所述的半導體元件，其中該中壓元件的這些隔離結構的寬度小于該高壓元件的這些隔離結構的寬度。9.如權利要求7所述的半導體元件，其中該高、中壓元件還分別包括具有該第二導電型的二第二井區(qū)，其彼此分隔，分別位于該高、中壓元件的各該源極與漏極區(qū)以及與其相鄰的該隔離結構周圍的該第一井區(qū)中。10.如權利要求7所述的半導體元件，其中該高、中壓元件還分別包括具有該第二導電型的二階區(qū)，其彼此分隔，分別位于該高、中壓元件的各該源極與漏極區(qū)周圍的該第一井區(qū)中；以及具有該第二導電型的二漂移區(qū)，其彼此分隔，分別位于該高、中壓元件的該二隔離結構下方，鄰接該高、中壓元件的各該階區(qū)。11.如權利要求1所述的半導體元件，其中當該第一導電型為P型，該第二導電型為N型；當該第一導電型為N型，該第二導電型為P型。12.如權利要求1所述的半導體元件，其中該高壓元件的電壓操作范圍為大于30伏特。13.如權利要求1所述的半導體元件，其中該中壓元件的電壓操作范圍為1030伏特。14.如權利要求1所述的半導體元件，其中該低壓元件的電壓操作范圍為小于10伏特。15.—種半導體元件，包括基底，包括高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)；高壓元件，位于該高壓電路區(qū)上；中壓元件，位于該中壓電路區(qū)上；以及低壓元件，位于該低壓電路區(qū)上，其中該中壓元件的結構與該高壓元件的結構相同，但與該低壓元件的結構不同，且該高壓元件、該中壓元件與該低壓元件分別具有第一柵介電層、第二柵介電層與第三柵介電層，其中該第二柵介電層的厚度小于該第一柵介電層的厚度。16.如權利要求15所述的半導體元件，其中該第二柵介電層的厚度與該第三柵介電層的厚度實質上相等。17.如權利要求15所述的半導體元件，其中該高、中壓元件分別為場漂移互補式金屬氧化物半導體元件；該低壓元件為互補式金屬氧化物半導體晶體管。18.—種半導體元件的制造方法，包括提供基底，該基底其包括高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)；于該高壓電路區(qū)、該中壓電路區(qū)以及該低壓電路區(qū)的該基底中形成具有第一導電型的第一井區(qū)；于該高壓電路區(qū)、該中壓電路區(qū)的該第一井區(qū)中形成具有第二導電型的二第二井區(qū)，其彼此分隔；于該高壓電路區(qū)、該中壓電路區(qū)的各該第二井區(qū)中分別形成二隔離結構，其彼此分隔；于該高壓電路區(qū)、該中壓電路區(qū)與該低壓電路區(qū)上形成第一柵介電層；移除該中壓電路區(qū)與該低壓電路區(qū)的該第一柵介電層；于該中壓電路區(qū)與該低壓電路區(qū)上分別形成第二柵介電層，該第二柵介電層的厚度小于該第一柵介電層的厚度；于該高壓電路區(qū)的該第一柵介電層以及該中壓電路區(qū)以及該低壓電路區(qū)的各該第二柵介電層上分別形成柵極；以及于該高壓電路區(qū)與該中壓電路區(qū)的各該柵極兩側的該第二井區(qū)中以及該低壓電路區(qū)的該柵極兩側的該第一井區(qū)中分別形成二源極與漏極區(qū)。19.如權利要求18所述的半導體元件的制造方法，其中當該第一導電型為P型，該第二導電型為N型；當該第一導電型為N型，該第二導電型為P型。20.如權利要求18所述的半導體元件的制造方法，其中移除該中壓電路區(qū)與該低壓區(qū)上的該第一柵介電層的步驟包括于該基底上形成光致抗蝕劑層，該光致抗蝕劑層具有二開口，分別裸露出該中壓電路區(qū)與該低壓區(qū)上的該第一柵介電層；進行蝕刻工藝，移除該中壓電路區(qū)與該低壓區(qū)上的該第一柵介電層；以及移除該光致抗蝕劑層。全文摘要一種半導體元件及其制造方法。該半導體元件包括基底、高壓元件、中壓元件及低壓元件。基底包括高壓電路區(qū)、中壓電路區(qū)以及低壓電路區(qū)。高壓元件位于高壓電路區(qū)上。中壓元件位于中壓電路區(qū)上。低壓元件位于低壓電路區(qū)上。中壓元件的結構與高壓元件的結構相同，但與低壓元件的結構不同。另外，高壓元件、中壓元件與低壓元件分別具有第一柵介電層、第二柵介電層與第三柵介電層，其中第二柵介電層的厚度小于第一柵介電層的厚度。文檔編號H01L27/088GK101728391SQ200810172998公開日2010年6月9日申請日期2008年10月29日優(yōu)先權日2008年10月29日發(fā)明者陳錦隆,黃瀚民申請人:聯(lián)華電子股份有限公司