專利名稱：高介電常數(shù)柵極介電材料的形成方法與半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的制備方法，且尤其涉及一種沉積高介電常數(shù)材料 于基材上的方法，借此提供一適合高介電常數(shù)材料沉積的界面層，還涉及制 備柵極介電結(jié)構(gòu)時(shí)沉積高介電常數(shù)材料的方法。
背景技術(shù)：
目前需要縮小(降低)半導(dǎo)體元件的尺寸，以增加半導(dǎo)體芯片之上的元件 密度，使得半導(dǎo)體元件操作得更快且消耗較少的功率。
二氧化硅最常作為半導(dǎo)體元件的柵極介電材料。然而，將二氧化硅應(yīng)用 作為柵極介電材料時(shí)，隨著二氧化硅厚度的下降，伴隨對(duì)氧化過程的嚴(yán)格限
制。使用這些介電材料時(shí)，是需要控制整個(gè)晶片的次埃(sub-angstrom)均勻度
與厚度的。
再者，當(dāng)介電層厚度降低的同時(shí)，量子穿隧效應(yīng)(quantum tunneling effects) 傾向增加，造成不想要的電流流經(jīng)柵極與溝道之間。
近來(lái)關(guān)于降低元件的尺寸，許多研究已經(jīng)致力于開發(fā)另一種介電常數(shù)材 料，其形成的厚度大于二氧化硅，且仍然具有相同的場(chǎng)效表現(xiàn)。這些材料通 常稱為高介電常數(shù)(high-k)材料，因?yàn)槠浣殡姵?shù)值高于二氧化硅的介電常數(shù) 值(3.9)。
此種高介電常數(shù)(high-k)材料的相對(duì)性能通常表示為等效氧化層厚度 (Equivalent oxide thickness, EOT)，因?yàn)榇朔N替代材料層可以更厚，但其仍然 提供與相對(duì)較薄的二氧化硅層同樣的電性效果。
然而，使用較高介電常數(shù)材料的缺點(diǎn)在于，其容易提供較差品質(zhì)的界面。 較差品質(zhì)的界面容易損害最終柵極電極微結(jié)構(gòu)的電性表現(xiàn)，在上述例子中， 高介電常數(shù)材料直接沉積于硅基材之上。
因此，公知技術(shù)WO 2005/013349中提及介電材料(例如二氧化硅或類似 的材料)可提供一緩沖層(或界面或橋梁)介于半導(dǎo)體晶片和高介電常數(shù)材料之間，當(dāng)使用高介電常數(shù)材料時(shí)，用以改善其電性表現(xiàn)。
不幸地，很難發(fā)展超薄的界面層(例如厚度低于10埃)，且又具有均勻性。 缺乏均勻性可能會(huì)損害最終元件的電性特性。
為了整合高介電常數(shù)材料到目前CMOS制造工藝系統(tǒng)中，良好品質(zhì)(平
坦、平滑、均勻且展現(xiàn)連續(xù)界面氧化物成長(zhǎng))的界面層將有利于半導(dǎo)體基材和 高介電常數(shù)材料的界面。
此處的挑戰(zhàn)在于，將半導(dǎo)體晶片基材(特別是二氧化硅晶片基材)和高介 電常數(shù)材料之間的界面層品質(zhì)最佳化，因該處的品質(zhì)將決定最終晶體管的性
能表現(xiàn)與可靠度(reliablity)。

發(fā)明內(nèi)容
本發(fā)明的目的之一就是提供一種改善且替代的方法，其能解決公知技術(shù) 的缺點(diǎn)。
本發(fā)明的另一目的就是提供一種方法，其特別能產(chǎn)生一種均勻超薄的界 面層，此界面層適合沉積具有高介電常數(shù)的材料(例如高介電常數(shù)(high-k)材料)。
再者，本發(fā)明的目的在于改善介于半導(dǎo)體基材(或晶片)和介電層之間的 界面，特別是沉積一高介電常數(shù)材料于基材之上。
本發(fā)明提供一種高介電常數(shù)柵極介電材料的形成方法，包括下列步驟
提供一半導(dǎo)體基材；清洗該基材；對(duì)該基材進(jìn)行一熱處理；沉積一高介電常 數(shù)材料，其中該熱處理在一無(wú)氧化環(huán)境中進(jìn)行，導(dǎo)致形成一薄界面層。 優(yōu)選地，上述清洗基材包括一最終的氫氟酸處理。
優(yōu)選地，在本發(fā)明的方法中，熱處理的溫度約高于700°C，較佳約高于 1000°C，更佳約高于105(TC。
優(yōu)選地，在本發(fā)明的方法中，其中該無(wú)氧化環(huán)境包括一鈍氣，更佳包括 氦氣及/或氬氣。
優(yōu)選地，在本發(fā)明的方法中，還包括加入部分氫氣到無(wú)氧化環(huán)境中。 優(yōu)選地，在本發(fā)明的方法中，其中該部分氫氣的體積約少于10%，較佳 約介于1% 10%。
優(yōu)選地，該無(wú)氧化環(huán)境中不包括氮?dú)?。?yōu)選地，在本發(fā)明的方法中，其中熱處理的時(shí)間約少于2分鐘，較佳約
少于1分鐘，更佳約少于40秒。
優(yōu)選地，依照本發(fā)明的方法，其中在熱處理之后，形成一薄化學(xué)氧化層。
優(yōu)選地，上述的薄化學(xué)氧化層的形成借助施加一濕式臭氧(03)/最終去離 子水(DIW)處理或一 UV增強(qiáng)式氧化物成長(zhǎng)法(UV-enhanced oxide growth method)。
優(yōu)選地，依照本發(fā)明的方法中，其中高介電常數(shù)材料為任何一種介電常
數(shù)值(k)高于二氧化硅的介電材料。
優(yōu)選地，上述的高介電常數(shù)材料借助原子層沉積法(Atomic Layer
Deposition) 冗積而得。
優(yōu)選地，在本發(fā)明的方法中，其中沉積該高介電常數(shù)材料之后，接著進(jìn)
行一沉積后退火處理。
優(yōu)選地，上述的薄界面層的厚度較佳約少于0.6 nm。 依照本發(fā)明所述的方法，可用于形成高介電常數(shù)柵極介電材料。 優(yōu)選地，上述的半導(dǎo)體元件，其包括一高介電常數(shù)柵極介電材料，其中
高介電常數(shù)柵極介電材料包括一約少于0.6nm的薄界面層。
依照本發(fā)明的方法，能產(chǎn)生均勻且薄的、具有適當(dāng)?shù)哪┒?例如OH鍵)
的界面層，使其能夠相容于后續(xù)高介電常數(shù)(high-k)材料的沉積。 再者，實(shí)行本發(fā)明的方法，能改善界面層的粗糙度與品質(zhì)。 同時(shí)，在本發(fā)明的結(jié)構(gòu)下，能增進(jìn)在半導(dǎo)體元件中的電荷載流子遷移率。 為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉
出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下


圖1為一系列流程圖，用以說明依照本發(fā)明的方法制備表面的流程。 圖2為利用角度解析X-光光電子光譜儀(AR-XPS)測(cè)量的厚度圖，用以
顯示本發(fā)明的界面層與用不同方法沉積的高介電常數(shù)(high-k)材料Hf02層
的厚度。
圖3顯示Hf02覆蓋率相對(duì)于氧化物厚度。
圖4借助光學(xué)測(cè)厚儀測(cè)量依序形成的氧化層厚度。圖5借助原子力顯微鏡確認(rèn)表面粗糙度。 圖6顯示利用不同表面處理而得的電容對(duì)應(yīng)電壓圖。
圖7顯示形成薄界面層可能的機(jī)制。
具體實(shí)施例方式
本發(fā)明基于意外發(fā)現(xiàn)一實(shí)行本發(fā)明的方法，包括在含有鈍氣的無(wú)氧化環(huán) 境中進(jìn)行熱處理，以形成一薄界面層。
本發(fā)明所謂的"無(wú)氧化環(huán)境"是指沒有氧氣的環(huán)境。此環(huán)境較佳包括一鈍 氣環(huán)境或鈍氣混合物，以及視需要地包括其它添加劑。
特別是，添加氫氣在包含鈍氣環(huán)境或鈍氣混合物的無(wú)氧環(huán)境中，可增加 上述薄界面層的表面平滑度。
在本發(fā)明中，熱處理的步驟進(jìn)行于清洗基材之后，以及未沉積高介電常 數(shù)材料之前。
本發(fā)明所謂的"高介電常數(shù)"是指任何介電材料，其具有一介電常數(shù)值
k(相對(duì)于真空下)高于3.9(此為二氧化硅的介電常數(shù))，且較佳高于8.0。 在包含鈍氣的無(wú)氧化環(huán)境中施加熱處理，會(huì)形成一薄界面層。 上述的界面層可能包括氧化硅和次氧化物(SiOx， 0<x$ 2)。
本發(fā)明新穎之處在于形成一均勻(平滑或平整)薄的(厚度小于10埃)界面 層，其具有合理的縫隙(leakage)且能增強(qiáng)電荷載流子(charge carrier)的遷移
率，然而使用公知技術(shù)卻會(huì)得到低品質(zhì)的界面層(粗糙(既不平整，不平滑， 也不均勻)且沒有連續(xù)的界面氧化層成長(zhǎng))，造成較高的縫隙(leakage)與較高 的界面陷阱密度(interface trap density, Dit)，且最終結(jié)果造成半導(dǎo)體元件較差 的性能表現(xiàn)。
已知當(dāng)裸硅基材上暴露于含有氧氣的環(huán)境中時(shí)，自身氧化層(native
oxide)會(huì)成長(zhǎng)于裸硅基材上。
此種自身氧化層本質(zhì)上是SiO和Si02的異質(zhì)混合物。 此種自身氧化層的品質(zhì)與厚度在整個(gè)基材表面上是不一致的，因此，在
硅基材表面上的這些自身氧化薄膜會(huì)阻礙對(duì)超薄柵極氧化薄膜厚度的準(zhǔn)確控制。
因此，除了清潔其它物質(zhì)以外，主要用于清潔基材上的自身氧化物，以避免污染以及為了產(chǎn)生優(yōu)異的電性表現(xiàn)。
清潔基材經(jīng)常包括最終的氫氟酸(HF)疏水處理，用以抑制氧自由基 (redical)和硅結(jié)合。
上述的最終氫氟酸疏水處理，也稱為IMEC-foob，是先使用臭氧和去離 子水((VDIW)的氧化步驟，接著使用一氧化物移除步驟(使用HF/HC1)。最后， 用去離子水(去離子水摻鹽酸)潤(rùn)洗，再進(jìn)行含有異丙醇和氮?dú)獾鸟R南哥尼干 燥法(Marangoni drying)。
此最終氫氟酸處理(IMEC-foob)造成表面無(wú)氧化物。
但是，經(jīng)由最終氫氟酸(IMEC-foob)的清潔所產(chǎn)生的無(wú)氧化物的表面，其 無(wú)法提供適合后續(xù)沉積高介電常數(shù)(high-k)材料所需要的末端OH鍵。
因此，本發(fā)明建議基材經(jīng)過清潔步驟后，接著在無(wú)氧化環(huán)境中進(jìn)行一熱 處理。
上述的熱處理會(huì)形成一均勻薄氧化物及/或次氧化物的界面層，其位于柵 極介電層與半導(dǎo)體基材之間。
上述薄界面氧化物/次氧化物層，又稱為鈍氣中薄界面層，借助在無(wú)氧化 環(huán)境中施加一熱處理而得。
圖1為一流程圖，用以說明依照本發(fā)明的方法在半導(dǎo)體制備過程中的各 階段步驟。
上述方法中包括在半導(dǎo)體主體中形成隔離結(jié)構(gòu)，例如淺溝隔離結(jié)構(gòu) (Shallow Trench Isolation, STI)。
開始制備柵極的步驟，首先進(jìn)行一最終氫氟酸疏水處理以清潔半導(dǎo)體主 體的上表面，此清洗步驟進(jìn)行于無(wú)氧化環(huán)境中進(jìn)行熱處理步驟之前。
在一包括鈍氣的無(wú)氧化環(huán)境中，進(jìn)行上述熱處理步驟以產(chǎn)生高品質(zhì)薄界 面層于半導(dǎo)體主體之上。
接著，視需要地形成一化學(xué)氧化物，借助濕式03/最終去離子水(DIW) 清潔處理(也稱為IMEC-clean)或UV增強(qiáng)氧化物成長(zhǎng)法，造成表面具有一薄 化學(xué)氧化層。
當(dāng)界面層形成之后，高介電常數(shù)(high-k)柵極介電層沉積于界面層之上。 此高介電常數(shù)(high-k)柵極介電層可包括一層或多層高介電常數(shù)(high-k)介電 材料。視需要地對(duì)高介電常數(shù)(high-k)介電材料進(jìn)行一沉積后退火處理。
—導(dǎo)電金屬柵極接觸(或柵極電極)形成于高介電常數(shù)(high-k)柵極介電
層之上，因而形成柵極結(jié)構(gòu)或柵極堆疊。 此柵極電極可包括一層或多層導(dǎo)電材料。 再者，多晶硅覆蓋層(capping layer)沉積于柵極接觸之上。 柵極接觸、高介電常數(shù)(high-k)柵極介電層與界面層接著一起被圖案化形
成一柵極結(jié)構(gòu)。
借助離子注入、擴(kuò)散摻雜適當(dāng)?shù)膎或p雜質(zhì)，以形成半導(dǎo)體主體的源極 /漏極區(qū)域并進(jìn)行內(nèi)連線工藝。
當(dāng)形成淺溝隔離結(jié)構(gòu)時(shí)，借助干式蝕刻于基材中形成溝槽，再填充介電 材料以提供電性的絕緣。
此柵極介電材料可以是一高介電常數(shù)(high-k)材料，例如氧化鉿，氧化鋁
或氧化鋯。
柵極電極(或柵極接觸)可由半導(dǎo)體材料構(gòu)成，例如多晶硅、硅化鍺、鍺、 金屬硅化物或擇自于下述群組的金屬材料金屬、金屬氮化物、金屬碳氮化 物以及上述的組合(例如鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、氮(碳)化鈦(Ti(C)N)、 氮(碳)化鉭(Ta(C)N)、氮(碳)化鎢(W(C)N)。
柵極結(jié)構(gòu)分隔兩側(cè)的源極與漏極，其中源極與漏極接觸溝道區(qū)域 (channel region)的相對(duì)兩頂lj。
側(cè)壁間隔物(sidewall spacer)形成柵極結(jié)構(gòu)側(cè)壁，側(cè)壁間隔物通常與源極 和漏極的邊界對(duì)齊。這些側(cè)壁間隔物可由例如氧化硅、氮化硅及/或碳化硅所 組成。
依照本發(fā)明的一個(gè)優(yōu)選實(shí)施例，形成高介電常數(shù)(high-k)柵極介電材料的 方法，包括以下步驟提供一半導(dǎo)體基材，清洗該基材，在無(wú)氧化環(huán)境中進(jìn) 行一熱處理，以及接著沉積一高介電常數(shù)(high-k)材料。
依照本發(fā)明的方法，在無(wú)氧化環(huán)境中進(jìn)行一熱處理，尚包括鈍氣混合物， 造成一薄界面層的形成。
再者，此均勻薄界面層，由施加熱處理而得，其具有適合的表面末端， 因此能使表面適合高介電常數(shù)(high-k)材料的沉積，且減少EOT。
上述的均勻薄界面層，提供改良的界面特性，此界面層介于硅結(jié)構(gòu)與高介電常數(shù)(high-k)材料之間，借助下述沉積步驟而得。
在包含鈍氣混合物的無(wú)氧化環(huán)境中進(jìn)行的熱處理，較佳進(jìn)行在一快速熱
處理(rapid thermal process, RTP)腔體中。
上述熱處理進(jìn)行于約高于70(TC的溫度，較佳約高于100(TC，更佳約高 于1050°C。
上述熱處理的期間較佳約少于2分鐘，更佳約少于l分鐘，又更佳約少 于40秒。
依照本發(fā)明的方法，熱處理可以進(jìn)行于爐管中(例如LPCVD低壓化學(xué)氣 相沉積反應(yīng)爐)，或使用瞬間退火(spike anneal)。當(dāng)在LPCVD反應(yīng)爐中進(jìn)行 熱處理時(shí)，需要較長(zhǎng)期間(至少IO分鐘至幾小時(shí))，而瞬間退火一般約在1050 "C中進(jìn)行1秒鐘。
進(jìn)行熱處理期間， 一包括氧化硅與次氧化物(SiOx, 0<x^ 2)均勻薄的層 被揭開(unraveled)于基材表面上。
進(jìn)行熱處理期間，上述的無(wú)氧化環(huán)境的鈍氣較佳為氦氣(He)及/或氬氣 (Ar)。
氮?dú)獠贿m合加入無(wú)氧化環(huán)境中，當(dāng)其并入于界面且增加界面狀態(tài)密度
時(shí)，會(huì)導(dǎo)致溝道遷移率的降低，影響此元件的電性特性。 優(yōu)選地，加入部分氫氣到包括鈍氣的無(wú)氧化環(huán)境中。 優(yōu)選地部分氫氣的體積約少于10%，較佳介于1 10%之間。 無(wú)氧化環(huán)境的壓力較佳介于10到20托耳(torr)。 依照本發(fā)明的方法，會(huì)獲得薄界面層的厚度約少于0.6 nm。 再者，依照本發(fā)明的方法獲得的高品質(zhì)界面層，其平整(或平滑或均勻)
且呈現(xiàn)連續(xù)的界面氧化物成長(zhǎng)。
在本發(fā)明的方法中，形成上述的薄界面層，接著后續(xù)沉積一高介電常數(shù)
(high-k)材料。
上述的高介電常數(shù)(high-k)材料的沉積可使用本領(lǐng)域普通技術(shù)人員所知 的沉積技術(shù)，較佳為原子層沉積法(Atomic Layer Deposition, ALD)、金屬有 機(jī)氣相沉積法(Metal-Organic Chemical Vapor Deposition, MOCVD)、分子束外 延法(Molecular Beam Epitaxy, MBE)、化學(xué)氣相沉積法(Chemical Vapor Deposition, CVD)或物理氣相沉積法(Physical Vapor Deposition, PVD)。
10高介電常數(shù)(high-k)材料的例子包括，但不限于二元的金屬氧化物，包括 Zr02、 Hf02、 La203、 Y203、 Ti02，以及其硅化鹽類和鋁酸鹽類；金屬氧氮 化物包括A10N、 ZrON、 HfON、 LaON、 YON等，以及其硅酸鹽和鋁酸鹽 類例如ZrSiON、 HfSiON、 LaSiON、 YSiON;鈣鈦礦型的氧化物，包括鈦酸 鹽系統(tǒng)的材料，例如鈦酸鋇、鈦酸鍶、碳酸鋇鍶((BaSr)Ti03,BST)。
優(yōu)選地，高介電常數(shù)(high-k)材料的沉積視需要地伴隨一沉積后退火處理 以進(jìn)一步降低界面陷阱密度(interface trap density, Dit)。
在一實(shí)施例中，在無(wú)氧化環(huán)境中的熱處理之后，立即進(jìn)行高介電常數(shù) (high-k)材料的沉積步驟。
在另一實(shí)施例中，在無(wú)氧化環(huán)境中的熱處理之后，視需要地進(jìn)行化學(xué)氧 化成長(zhǎng)步驟。
化學(xué)成長(zhǎng)氧化物是將裸露的半導(dǎo)體表面和較佳為薄界面層與液體及/或 氣體化學(xué)物接觸以氧化其表面。
依照本發(fā)明，化學(xué)氧化物的形成較佳借助進(jìn)行濕式例如臭氧(03)/最終的 去離子水(DIW)(IMEC-clean)的清潔處理或UV增強(qiáng)式氧化物成長(zhǎng)法，兩種方 法可擇一選擇。
上述的濕式臭氧(03)/最終去離子水(DIW)清潔，也稱為IMEC-cleam，是 先使用臭氧和去離子水((VDIW)，接著使用一氧化物移餘步驟(使用 HF/HC1)。最后，用臭氧化的去離子(臭氧/去離子水摻鹽酸)潤(rùn)洗，再進(jìn)行含 有異丙醇和氮?dú)獾鸟R南哥尼干燥法(Mamngoni drying)。
上述的濕式臭氧(03)/最終去離子水(DIW)清潔(IMEC-clean)，會(huì)使表面留
下一非常干凈且薄化學(xué)氧化物層。
上述的UV增強(qiáng)式氧化物成長(zhǎng)法是在空氣中進(jìn)行UV照射以成長(zhǎng)一薄氧 化層。氬氣連續(xù)地注入基材之上，以降低空氣中的氧化物成長(zhǎng)的速度。
利用上述的UV增強(qiáng)式氧化物成長(zhǎng)法而得的化學(xué)氧化層，其厚度薄于用 濕式臭氧(03)/最終去離子水(DIW)清潔(IMEC-clean)而得的氧化層。
借助進(jìn)行濕式臭氧(03)/最終去離子水(DIW)清潔(IMEC-clean)或UV增
強(qiáng)式氧化物成長(zhǎng)法而得的化學(xué)氧化物層，可提供除了施加熱處理所造成的效 果之外，另外能使表面具有后續(xù)沉積高介電常數(shù)(high-k)材料所需要的合適的 末端(例如OH鍵)。因此，總氧化層來(lái)自于兩種貢獻(xiàn)，其一來(lái)自于無(wú)氧化環(huán)境中進(jìn)行熱處理 而得的界面層，另一來(lái)自于進(jìn)行濕式臭氧(03)/最終去離子水(DIW)清潔
(IMEC-clean)或UV增強(qiáng)式氧化物成長(zhǎng)法而得的化學(xué)氧化層。
只進(jìn)行化學(xué)氧化物沉積，而未進(jìn)行一熱處理，會(huì)得到有縫隙(leakage)、
較差品質(zhì)的化學(xué)氧化物(對(duì)照下列討論的圖3與圖6)，其不適合后續(xù)沉積高
介電常數(shù)(high-k)材料，因此得到低品質(zhì)的半導(dǎo)體元件。
接著，視需要地進(jìn)行化學(xué)氧化物形成步驟之后，進(jìn)行ALD高介電常數(shù)
(high-k)材料的沉積步驟。
上述的半導(dǎo)體基材較佳為硅基材或包含硅晶片或硅層的絕緣層上覆硅
基材(silicon-on-insulator, SOI)，例如多晶硅、外延硅或非晶硅，具有或不具
有導(dǎo)電的摻雜物。
上述的半導(dǎo)體基材可以為任何半導(dǎo)體基材，只要此基材能抵抗本發(fā)明所
需要的咼溫。
此基材可能包括各種絕緣區(qū)域，例如淺溝隔離區(qū)域(Shallow Trench Isolation, STI)、局部氧化區(qū)(Local Oxidation of Silicon, LOCOS)或其它類似 的隔離區(qū)域，其形成于基材或上述的表面上。
圖2顯示依照本發(fā)明的不同表面處理歩驟，由AR-XPS測(cè)量到的界面層 與沉積高介電常數(shù)(high-k)介電材料Hf02的厚度。
在圖2中的界面層(interfacial layer, IL)，是借助于無(wú)氧化環(huán)境中的熱處理 而得的，或借助化學(xué)氧化物成長(zhǎng)法搭配或不搭配前者之熱處理而得的。
圖2中標(biāo)出熱處理法不同的條件，包括無(wú)氧化環(huán)境的成份與溫度。
上述化學(xué)氧化層借助進(jìn)行濕式臭氧(03)/最終去離子水(DIW)清潔 (IMEC-clean)或UV增強(qiáng)式氧化物成長(zhǎng)法(圖2中標(biāo)示為UV/Air/Ar)而得。
圖2顯示界面層與高介電常數(shù)(high-k)的Hf02材料層兩者只進(jìn)行熱處理 步驟，兩者的厚度具有非常好的結(jié)果。
例如H2/He/105(TC熱處理與He/105(TC熱處理形成超薄的界面層，其厚 度分別為0.4 nm和0.5 nm。
再者，如圖2所示，H2/He/105(TC熱處理幫助限制后續(xù)的化學(xué)氧化物成長(zhǎng)。
因此，依照本發(fā)明的方法可用于達(dá)到EOT縮小化。借助進(jìn)行熱處理搭配uv增強(qiáng)式氧化物成長(zhǎng)法所形成的界面層，其總氧 化物的厚度也少于只利用uv增強(qiáng)式氧化物成長(zhǎng)法所得的厚度。
但是，如圖3所示，相較于熱處理搭配UV增強(qiáng)式氧化物成長(zhǎng)法，進(jìn)行 UV增強(qiáng)式氧化物成長(zhǎng)法得到較低的Hf02覆蓋率(coverage)。可能的解釋在 于，UV增強(qiáng)式氧化物方法無(wú)法在表面上顯示足夠的、合適的活化功能基末 端(例如OH鍵)，因此對(duì)于后續(xù)高介電常數(shù)(high-k)材料沉積步驟時(shí)，表面為 粗糙且低品質(zhì)成核層(nucleation)，因此，造成后續(xù)元件的電性特性出問題。
的確，圖3顯示依照本發(fā)明的方法，其Hf02覆蓋率對(duì)應(yīng)氧化物的厚度 關(guān)系圖。
借助進(jìn)行熱處理，與視需要地進(jìn)行化學(xué)氧化物形成法(UV增強(qiáng)式氧化物 成長(zhǎng)法或濕式臭氧(03)/最終去離子水(DIW)清潔(IMEC-clean))。
形成上述界面層后，進(jìn)行例如5次ALD Hf02單層沉積的循環(huán)。 一般的ALD技術(shù)與HfCb的ALD對(duì)界面層表面條件特別敏感，因此， 進(jìn)行Hf02的ALD時(shí)，依據(jù)界面層的粗糙度、界面層表面的活性功能基末端 (例如OH鍵)與界面層的連續(xù)性/均勻性(例如無(wú)島狀類似物)對(duì)界面層的品質(zhì) 進(jìn)行評(píng)估。
據(jù)此，具有較多OH功能基末端且較平滑(較低粗糙度)的界面層表面， 較有利于Hf02的ALD沉積。
如圖3所示，借助熱處理形成界面層(不論搭配或不搭配進(jìn)行UV增強(qiáng)式 氧化物成長(zhǎng)法)提供較佳的Hf02覆蓋率，因此為較佳品質(zhì)、平滑的界面層。
上述的Hf02覆蓋率也高于利用臭氧(03)/最終去離子水(DIW)化學(xué)氧化 物成長(zhǎng)法(不論搭配或不搭配熱處理形成界面層)而得的Hf02覆蓋率，且特別 能改善只進(jìn)行UV增強(qiáng)式氧化物成長(zhǎng)法獲得的較差的覆蓋率。
圖4顯示依照本發(fā)明的不同表面處理步驟而依序成長(zhǎng)(step-by-step)的氧 化層厚度(借助光學(xué)測(cè)厚儀(Ellipsometry)測(cè)量)。
每一次進(jìn)行清潔步驟(IMFOOB)后，在無(wú)氧化環(huán)境中進(jìn)行熱處理或一化 學(xué)氧化物成長(zhǎng)(濕式臭氧(03)/最終去離子水(DIW)清潔(IMEC-clean)或 UV/Air/Ar)，或上述的組合。
由熱處理所形成的界面層，圖4中指出不同的實(shí)驗(yàn)條件，包括無(wú)氧化環(huán) 境的組成和溫度。
13化學(xué)氧化物由UV增強(qiáng)式氧化物成長(zhǎng)法或由濕式臭氧(03)/最終去離子水
(DIW)清潔(IMEC-clean)而得。
圖4測(cè)出的總氧化層厚度，包括在無(wú)氧化環(huán)境中進(jìn)行熱處理而得的界面 層，與由UV增強(qiáng)式氧化物成長(zhǎng)法或由濕式臭氧(03)/最終去離子水(DIW)清 潔(IMEC-clean)而得的化學(xué)氧化物層。
在此須注意的是，由光學(xué)測(cè)厚儀所測(cè)的氧化層厚度，其準(zhǔn)確度不如由 AR-XPS所測(cè)。
事實(shí)上，由光學(xué)測(cè)厚儀所測(cè)的厚度會(huì)厚于由AR-XPS所測(cè)的厚度。 但是，圖4所顯示的趨勢(shì)符合圖2的結(jié)果。
圖5顯示借助原子力顯微鏡(Atomic Force Microscope, AFM)測(cè)得的表面 粗糙度。
圖5所測(cè)量為進(jìn)行熱處理而得的界面層及/或進(jìn)行氧化物成長(zhǎng)法而得的 化學(xué)氧化物。
由熱處理形成的界面層，圖5中指出不同的實(shí)驗(yàn)條件，包括無(wú)氧化環(huán)境 的組成和溫度。
化學(xué)氧化物由UV增強(qiáng)式氧化物成長(zhǎng)法或由濕式臭氧(03)/最終去離子水 (DIW)清潔(IMEC-clean)而得。
如圖5所示，只由UV增強(qiáng)式氧化物成長(zhǎng)法或只由濕式臭氧(03)/最終去 離子水(DIW)清潔(IMEC-clean)而得的化學(xué)氧化層，不進(jìn)行熱(預(yù))處理形成界 面層，會(huì)得到相對(duì)較粗糙的氧化層表面。例如，由濕式臭氧(03)/最終去離子 水(DIW)清潔(IMEC-clean)而得的化學(xué)氧化層，其Rms二0.18nm，而由UV增 強(qiáng)式氧化物成長(zhǎng)法而得的化學(xué)氧化層，其Rm『0.14nm，其中每一次Rms測(cè) 量的范圍為lXlpm。
相反地，進(jìn)行H2/He/105(TC熱處理形成界面層有助于平滑界面層的表面， 且當(dāng)化學(xué)氧化層沉積于其上時(shí)，對(duì)于lXlprn的范圍，Rms值達(dá)到 0.08~0.09nm。
再者，低溫處理(例如700'C)將會(huì)降低表面平滑度的表現(xiàn)(對(duì)于lXljim 的范圍，Rms=0,146nm)。
如圖6所示，只進(jìn)行熱處理，或只有化學(xué)氧化物成長(zhǎng)，或結(jié)合熱處理與 化學(xué)氧化物成長(zhǎng)(UV增強(qiáng)式氧化物標(biāo)示為UV/Air/Ar/ls)所得的元件的電容對(duì)應(yīng)電壓曲線圖。
電容(MOS)為一種P型基材，其具有TaN/TiN金屬柵極電極。
進(jìn)行H2/He/105(TC的熱處理及/或進(jìn)行UV增強(qiáng)式氧化物成長(zhǎng)法，接著借 助40次ALD單層Hf02沉積循環(huán)。
由圖6得知，只進(jìn)行UV增強(qiáng)式氧化物成長(zhǎng)法會(huì)得到非常多縫隙 (leakage),且薄氧化層。
此種多縫隙(leakage)可由形成第一界面層所抑制，不論搭配或不搭配UV 增強(qiáng)式氧化物成長(zhǎng)法。
圖7顯示形成薄界面層可能的機(jī)制。包括HF-last疏水性處理的清潔步 驟，會(huì)留下氫原子末端的表面(Si-H鍵，如圖7a)，此會(huì)抑制氧原子自由基與 硅上層結(jié)合。有水的存在時(shí)(潤(rùn)洗過程中)，溶氧及/或OH—自由基可能攻擊內(nèi) 層的Si-Si鍵，而不破壞Si-H鍵，留下SiOx次氧化物于(無(wú)氧化物)表面之下。 當(dāng)進(jìn)行熱處理期間，包含氧化硅與次氧化物(SiOx, (Kx^2)的薄層被揭開 (immvded)于硅表面上(圖7b)。此薄層是連續(xù)的(沒有島狀物形成)，均勻且疏 水性，是一種適合介于基材和借助ALD沉積高介電常數(shù)(high-k)材料(例如 Hf氧化物)之間的界面層。
因此，依照本發(fā)明的方法，產(chǎn)生一均勻超薄界面層，其位于高介電常數(shù) 材料(high-k)底下。
依照本發(fā)明的方法，能產(chǎn)生均勻且薄的、具有適當(dāng)?shù)哪┒?例如OH鍵) 的界面層，使其能夠相容于后續(xù)高介電常數(shù)(high-k)材料的沉積。 再者，實(shí)行本發(fā)明的方法，能改善界面層的粗糙度與品質(zhì)。 同時(shí)，在本發(fā)明的結(jié)構(gòu)下，能增進(jìn)在半導(dǎo)體元件中的電荷載流子遷移率。 雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然而其并非用以限定本發(fā) 明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任 意的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范 圍為準(zhǔn)。
權(quán)利要求
1. 一種高介電常數(shù)柵極介電材料的形成方法，包括下列步驟提供一半導(dǎo)體基材；清洗該基材；對(duì)該基材進(jìn)行一熱處理；沉積一高介電常數(shù)材料，其中該熱處理在一無(wú)氧化環(huán)境中進(jìn)行，導(dǎo)致形成一薄界面層。
2. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中清洗 該基材包括一最終的氫氟酸處理。
3. 如權(quán)利要求1或2所述的高介電常數(shù)柵極介電材料的形成方法，其中 該熱處理的溫度約高于700°C 。
4. 如權(quán)利要求1或2所述的高介電常數(shù)柵極介電材料的形成方法，其中 該熱處理的溫度約高于IOO(TC。
5. 如權(quán)利要求1或2所述的高介電常數(shù)柵極介電材料的形成方法，其中 該熱處理的溫度約高于1050°C。
6. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該無(wú) 氧化環(huán)境包括一鈍氣。
7. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該無(wú) 氧化環(huán)境包括氦氣及/或氬氣。
8. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中還包 括加入部分氫氣到該無(wú)氧化環(huán)境中。
9. 如權(quán)利要求8所述的高介電常數(shù)柵極介電材料的形成方法，其中該部 分氫氣的體積約少于10%。
10. 如權(quán)利要求8所述的高介電常數(shù)柵極介電材料的形成方法，其中該 部分氫氣的體積約介于1 % 10%。
11. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中在 該無(wú)氧化環(huán)境中不包括氮?dú)狻?br> 12. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該 熱處理的時(shí)間約少于2分鐘。
13. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該熱處理的時(shí)間約少于1分鐘。
14. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該熱處理的時(shí)間約少于40秒。
15. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中在 該熱處理之后，形成一薄化學(xué)氧化層。
16. 如權(quán)利要求15所述的高介電常數(shù)柵極介電材料的形成方法，其中該 薄化學(xué)氧化層的形成借助施加一濕式臭氧(03)/最終去離子水(DIW)處理或一 UV增強(qiáng)式氧化物成長(zhǎng)法。
17. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該 高介電常數(shù)材料為任何一種介電常數(shù)值高于二氧化硅的介電材料。
18. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該 高介電常數(shù)材料借助原子層沉積法沉積而得。
19. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中沉 積該高介電常數(shù)材料之后，接著進(jìn)行一沉積后退火處理。
20. 如權(quán)利要求1所述的高介電常數(shù)柵極介電材料的形成方法，其中該 薄界面層的厚度約少于0.6 nm。
21. —種半導(dǎo)體元件，其包括依照權(quán)利要求1所述的方法所形成的高介 電常數(shù)柵極介電材料。
22. —種半導(dǎo)體元件，其包括一高介電常數(shù)柵極介電材料，其中該高介 電常數(shù)柵極介電材料包括一約少于0.6 nm的薄界面層。
全文摘要
本發(fā)明提供一種高介電常數(shù)柵極介電材料的形成方法與半導(dǎo)體元件，該方法包括下列步驟提供一半導(dǎo)體基材；清洗該基材；對(duì)該基材進(jìn)行一熱處理；沉積一高介電常數(shù)材料，其中該熱處理在一無(wú)氧化環(huán)境中進(jìn)行，導(dǎo)致形成一薄界面層。本發(fā)明的方法能產(chǎn)生均勻且薄的、具有適當(dāng)?shù)哪┒说慕缑鎸樱蛊淠軌蛳嗳萦诤罄m(xù)高介電常數(shù)(high-k)材料的沉積，并能改善界面層的粗糙度與品質(zhì)。同時(shí)，本發(fā)明的結(jié)構(gòu)能增進(jìn)在半導(dǎo)體元件中的電荷載流子遷移率。
文檔編號(hào)H01L29/40GK101425457SQ20081017384
公開日2009年5月6日 申請(qǐng)日期2008年10月29日 優(yōu)先權(quán)日2007年10月30日
發(fā)明者尚·路克·艾佛拉特, 歐陽(yáng)暉, 莉塔·沃斯, 蘿拉·寧斯 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司;跨大學(xué)校際微電子卓越研究中心;魯汶天主教大學(xué)(Kul)研究開發(fā)部