專(zhuān)利名稱(chēng)：：非易失性存儲(chǔ)器的熱載流子注入編程的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種采用高效熱載流子注入(hotcarrierinjection,HCI)對(duì)非易失性存儲(chǔ)器(NVM)單元編程的方法和結(jié)構(gòu)。
背景技術(shù)：
：如圖1所示，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)10包括源極13和漏極14(分別連接到源電極13a和漏電極14a),源極13和漏極14的每個(gè)都帶有與襯底15的雜質(zhì)類(lèi)型相反的雜質(zhì)類(lèi)型。源極13和漏極14被襯底15中的溝道區(qū)域分開(kāi)，該溝道區(qū)域在硅襯底15頂部上的電介質(zhì)層12上形成的控制柵極11的下面。當(dāng)施加到柵電極11a(其電連接到控制柵極11)上的電壓超過(guò)MOSFET10的閾值電壓時(shí)，襯底15中的在源極13和漏極14之間的并且正好在MOSFET器件10的控制柵極11之下的電介質(zhì)12下面的溝道區(qū)域，被轉(zhuǎn)變成與源極13和漏極14相同的導(dǎo)電類(lèi)型，以建立源極13和漏極14之間的電連接。非易失性存儲(chǔ)器(NVM)單元通過(guò)將電荷放置在MOSFET10的控制柵極11和溝道區(qū)域之間的存儲(chǔ)材料12b中來(lái)存儲(chǔ)信息。在圖1中，電荷被示出為存儲(chǔ)在電介質(zhì)12的區(qū)域12b中，但應(yīng)該理解，電荷可以存儲(chǔ)在區(qū)域12b中的導(dǎo)電的浮置柵極上或者在電介質(zhì)12中的納米晶體中。因此，存儲(chǔ)材料可以是導(dǎo)電材料例如高摻雜多晶硅、例如氮化物膜的電荷俘獲電介質(zhì)或者納米晶體。通過(guò)將電荷放置在NVM單元中的存儲(chǔ)材料12b中，MOSFET器件10的閾值電壓可以被改變。通過(guò)在存儲(chǔ)材料12b中放置不同數(shù)量的電荷以改變NVM單元的閾值電壓水平，信息的不同數(shù)值由此可以存儲(chǔ)在NVM單元中。所存儲(chǔ)的信息的數(shù)值對(duì)應(yīng)于所存儲(chǔ)的電荷的數(shù)量，其可以通過(guò)確定單元中MOSFET器件10的閾值電壓來(lái)依次確定。即使當(dāng)NVM器件的電源被切斷時(shí)，NVM單元中所存儲(chǔ)的電荷也是非易失的。NVM單元中所存儲(chǔ)的信息可以通過(guò)確定并讀出NVM單元中的MOSFET10的閾值電壓來(lái)重新得到。在NVM單元的存儲(chǔ)材料12b中放置不同數(shù)量的電荷被稱(chēng)為"編程，，或者"寫(xiě)"。相反地，為了擦除NVM單元，所存儲(chǔ)的電荷必須從存儲(chǔ)材料12b中去除。用于對(duì)NVM單元編程的方法基于三種機(jī)理1,熱載流子注入(HCI);2.Fower-Nordheim(FN)隧穿；3,帶間(band-to-band)隧穿(見(jiàn)正EE標(biāo)準(zhǔn)1005-1998以及正EE標(biāo)準(zhǔn)641-1987)。HCI和FN隧穿是用于NVM器件的最常用的兩種編程才幾理。HCI是獲得與NVM單元中的MOSFETIO相關(guān)的所期望的闞值電壓漂移的最快的編程方法，但使用大的編程電流；而FN隧穿使用小的編程電流，但需要較長(zhǎng)的編程時(shí)間以實(shí)現(xiàn)所期望的閾值電壓漂移。常規(guī)的HCI編程向NVM單元中的MOSFET10的漏電極14a和控制柵電極lla施加較高的電壓(大于Vcc—在正常操作期間施加到存儲(chǔ)器的普通供應(yīng)電壓)，同時(shí)襯底15或者源電極13a被連接到接地。以此方式，反型區(qū)域17(也就是具有與源極13的導(dǎo)電類(lèi)型相同的區(qū)域)在靠近源極13并向漏極14延伸但未到達(dá)漏極14的溝道區(qū)域中產(chǎn)生。如圖1所示的耗盡區(qū)16在源極13、反型區(qū)域17的下面、在直接在4冊(cè)電極11之下但在反型區(qū)域17終止的點(diǎn)19(被稱(chēng)為"夾斷點(diǎn)(pinch-offpoint)，，)之外的溝道區(qū)域中以及在漏極14下面形成。高的一黃向電場(chǎng)在夾斷點(diǎn)19和漏極14之間的耗盡區(qū)16中建立。如圖l示意性示出，溝道反型層17在源極13附近較寬而當(dāng)其接近夾斷點(diǎn)19時(shí)變窄。當(dāng)電荷載流子通過(guò)夾斷點(diǎn)19時(shí)，在漏極-耗盡區(qū)(也就是耗盡區(qū)16的在夾斷點(diǎn)19和漏極14之間的部分)的強(qiáng)場(chǎng)中，它們被強(qiáng)烈地向漏極14加速。因此，電荷載流子在此方向上被分散從而到達(dá)Si/Si02的界面(也就是硅襯底15和Si02(電介質(zhì)12)之間的界面)。由于由所施加的持續(xù)的控制柵極11電壓和持續(xù)的漏極14電壓偏置引起的襯底15表面電勢(shì)的變化，Si02(電介質(zhì)12)能量勢(shì)壘的形狀連同溝道長(zhǎng)度(也就是反型區(qū)域17的長(zhǎng)度)一起變化。因此，在源電極13附近，氧化物場(chǎng)被強(qiáng)烈地向柵極11的方向偏置，但是幾乎沒(méi)有用于注入到存儲(chǔ)材料12b中的可用的熱載流子。當(dāng)大量熱載流子在夾斷點(diǎn)19和漏極14之間的耗盡區(qū)附近產(chǎn)生時(shí)，在耗盡-漏極區(qū)域中(也就是在夾斷點(diǎn)19和漏極14之間的區(qū)域中)的夾斷點(diǎn)19附近，從氧化物12到襯底15只有很小的電場(chǎng)(被稱(chēng)為"氧化物場(chǎng)")以收集熱載流子。不到百萬(wàn)分之一的熱載流子由氧化物場(chǎng)收集并由此流入存儲(chǔ)材料12b中。由于來(lái)自源極13的載流子注入，在耗盡-漏極區(qū)域中產(chǎn)生的大量二次載流子流入漏極14并且部分二次載流子流入襯底15。因此編程效率纟艮低。流經(jīng)NVM單元中的MOSFET10的漏極14的典型編程電流大約是每單元幾百微安，并且只有一小部分電流流到電荷存儲(chǔ)材料12b。通常認(rèn)為，所施加的漏極電壓不能低于3.1V，這是使電子移動(dòng)到氧化物場(chǎng)里面的氧化物勢(shì)壘電壓，以使用HCI方案(見(jiàn)KinamKim和GitaeJeong,ISSCCTech.Dig，pp.576-577,2005)對(duì)NVM器件中的MOSFET10編程。這種常規(guī)觀念強(qiáng)加了條件，即漏極14電壓必須高于3.2伏特并且漏電極14a必須被提供較高的電壓電源通常在3.5伏特到6伏特之間。當(dāng)MOSFET器件按比例縮小到較小的幾何結(jié)構(gòu)時(shí)，主電壓電源(mainvoltagesupply)V。c相應(yīng)地按比例減小。例如，對(duì)于納米尺寸級(jí)別的技術(shù)節(jié)點(diǎn)，主電壓電源低至1伏特。因此，在常規(guī)HCI編程方案中，電荷泵電路(chargepumpingcircuitry)需要向NVM單元的漏電極14a提供高于Va的電壓。為了支持高電流負(fù)載同時(shí)在對(duì)NVM單元中的MOSFET10編程期間保持持續(xù)的較高的漏極14電壓偏置，電荷泵電路的設(shè)計(jì)變得非常有挑戰(zhàn)性。為了對(duì)NVM單元的陣列并行編程，編程一致性也可以從由于高電流負(fù)載引起高電壓電源回落(dropout)而被折衷。由于此編程電壓偏置與主電壓電源Vcc不兼容(也就是編程電壓必須高于Vcc)，選擇性位線(xiàn)切換還需要復(fù)雜的高電壓解碼器，該高電壓解碼器包括NVM陣列的位線(xiàn)中的高電壓電平移位器。
發(fā)明內(nèi)容根據(jù)本發(fā)明，新的HCI編程方法被提供以改善編程效率，也就是，用源極13和漏極14之間較低的器件電流，向控制柵11以及存儲(chǔ)材料12b中提供較高的注入比率，從而以小的編程電流實(shí)現(xiàn)MOSFET器件IO的較高的閾值電壓偏移。根據(jù)本發(fā)明，器件漏電極的最高的電流路徑從電荷泵電路的高電壓路徑移動(dòng)到主電壓電源Vw該主電壓電源Vec具有更大的電流容量以及從外部電源只有較小的電壓降。由于只有主電壓電源Vcc施加到NVM單元的陣列的位線(xiàn)(連接到NVM單元的列的漏電極)，控制NVM陣列的普通邏輯電路可以被用于選擇性位線(xiàn)切換。對(duì)于切換NVM陣列的位線(xiàn)并不需要在NVM單元中的MOSFET10的現(xiàn)有技術(shù)編程中使用的帶有高電平移位器的更加復(fù)雜的高電平解碼器。這簡(jiǎn)化了NVM單元陣列中的位線(xiàn)設(shè)計(jì)。由于較小的編程電流和將電流負(fù)載轉(zhuǎn)移到主電壓電源Vcc,并行編程能夠在比現(xiàn)有技術(shù)更多的NVM單元進(jìn)行并且在一個(gè)編程周期中具有改善的編程一致性。因此，所公開(kāi)的編程方法可以導(dǎo)致在非易失性存儲(chǔ)器陣列器件中非?？焖俚牟⑿芯幊滩僮?。為了更好的理解本發(fā)明并示出本發(fā)明可以如何實(shí)現(xiàn)，現(xiàn)在將參照以下的附圖，附圖示出了本發(fā)明的優(yōu)選實(shí)施例。圖1示出非易失性存儲(chǔ)器(NVM)單元(N型或者P型)的常規(guī)熱栽流子注入(HCI)。夾斷點(diǎn)19是熱載流子能夠向存儲(chǔ)材料12b注入的唯一位置。圖2示出與所公開(kāi)的用于N型NVM的HCI編程相關(guān)的結(jié)構(gòu)的示意圖。NVM單元中的N型MOSFET的漏電極24a被提供主電壓電源Vcc。圖3(a)和3(b)示出與所4是出的HCI編程相關(guān)的結(jié)構(gòu)的示意圖，分別用于(a)構(gòu)建在P型襯底350中的N型單柵極NVM單元，P型襯底350帶有N型阱柵電極363a;(b)構(gòu)建在隔離的P型阱361中的NVM單元，隔離的P型阱361可以通過(guò)電極351被提供負(fù)電壓。在兩個(gè)示意圖中，在編程期間，NVM單元中的N型MOSFET的漏電極340a均被提供主電壓電源Vcc。圖4示出所提出的用于對(duì)NVM單元中的P型MOSFET40進(jìn)行HCI編程的示意圖。NVM單元中的P型MOSFET的漏電極44a被提供主電壓電源V"?！?、a、，、-，'、.，_編程的示意圖，該NVM單元構(gòu)建在P型襯底550中并且N型阱柵^f及563被連接到柵電極563a。NVM單元中P型MOSFET500的漏電極540a被提供主電源電壓(mainsupplyvoltage)Vcc。圖6(a)和6(b)示出了位線(xiàn)切換，(a)帶有典型高電壓電平移位器606,用于將高電壓切換到NVM單元的陣列中的位線(xiàn)；(b)不帶有高電壓電平移位器，用于將高電壓普通切換到NVM單元的陣列中位線(xiàn)。對(duì)于圖6(a)中示出的高電壓切換需要至少四個(gè)額外晶體管，其中包括兩個(gè)高電壓晶體管。圖7示出包括高電壓移位器塊702的高電壓解碼器電路塊700,高電壓移位器塊702含有在常規(guī)HCI編程方案中使用的用于NOR型NVM單元陣列的如圖6(a)所示的多個(gè)高電壓電平移位器606。圖8示出不帶有高電平移位器電路的簡(jiǎn)化的編程電路，其在本發(fā)明中使用常規(guī)邏輯解碼器用于NOR型NVM單元陣列。具體實(shí)施例方式本發(fā)明包括優(yōu)化NVM單元的熱載流子注入編程的方法和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員將立即認(rèn)識(shí)到，在此描述的本發(fā)明的實(shí)施例只是說(shuō)明性的并不打算以任何方式限制。本發(fā)明的其它實(shí)施例將容易地向本領(lǐng)域的技術(shù)人員展示本發(fā)明所具有的優(yōu)點(diǎn)。在本發(fā)明的一個(gè)方面中，如圖2所示的N型非易失性存儲(chǔ)器(NVM)器件20包括P型襯底25中的N型源極23區(qū)域和漏極24區(qū)域?？刂茤艠O21在襯底25之上但通過(guò)嵌入在薄電介質(zhì)12中的薄電介質(zhì)22a和22c以及存儲(chǔ)材料22b將其與襯底25分開(kāi)。通過(guò)施加正電壓到控制柵極21，N型溝道區(qū)域在源極23和漏極24之間在襯底25的頂表面中形成。在HCI編程期間，NVM單元中的MOSFET20的漏電極24以主電壓電源V^正向偏置。N型NVM單元中的MOSFET20的控制柵極被提供電壓脈沖，該電壓脈沖具有相對(duì)于施加到源極23的電壓的正電壓振幅并且在一個(gè)實(shí)施例中具有大約一微秒(l(is)的持續(xù)時(shí)間。該持續(xù)時(shí)間可以是包括小于一微秒(lps)的任何其它合適的時(shí)間。施加到控制柵極21的此脈沖的正電壓振幅大于NVM單元中MOSFET20的閾值電壓，從而足夠開(kāi)啟(turnon)N型NVM單元。按照N型MOSFET操作的定義，漏極24上的電壓高于源極23上的電壓以使電子從源極區(qū)域23流向漏極區(qū)域24。為了編程最優(yōu)化，所施加的源極電壓偏置V,義、須比襯底電壓偏置Vi更正(morepositive),以產(chǎn)生對(duì)源極-襯底結(jié)23b的反向偏置。源極23和襯底25之間的反向電壓偏置(Vs-Vsub)在振幅上被調(diào)整，從而以施加到柵電極21a的相同的所施加的柵極電壓脈沖實(shí)現(xiàn)NVM單元中MOSFET20的最大閾值電壓偏移。在源極23和襯底25的電壓偏置調(diào)整期間，對(duì)于小的編程電流，襯底25和漏極24之間的電壓差(Vce-Vsub)必須被限制在雪崩倍增結(jié)擊穿電壓以下。典型地，對(duì)于硅此擊穿電壓為6.72伏特，所以此電壓差的上限為6.72伏特。在本發(fā)明的另一個(gè)方面中，如圖3(a)和(b)所示的N型邏輯NVM單元300a和300b,每個(gè)都包括帶有作為控制柵極的電極363a的N型阱363和含有導(dǎo)電浮置柵極321的多晶硅部分321b和321a,其中分別由覆蓋N型阱控制柵極363的電介質(zhì)320的部分320b將多晶硅部分321b與控制柵極363隔離，以及由電介質(zhì)320的部分320a將多晶硅部分321a與N型MOSFET的溝道隔離。N型邏輯NVM單元的漏電極340a和由此的漏極340以主電壓電源Vcc偏置。N型單柵極NVM單元300a和300b的控制柵極363被提供電壓脈沖，該電壓脈沖的相對(duì)于源極電壓的正電壓振幅大于NVM單元300中MOSFET的閾值電壓，從而開(kāi)啟NVM單元300中的N型MOSFET。在一個(gè)實(shí)施例中此電壓脈沖的持續(xù)時(shí)間大約為一微秒(lps),但是在其它實(shí)施例中可以大于或者小于一微秒(lps)。按照N型MOSFET操作的定義，漏極。為了編程最優(yōu)化，所施加的源極330電壓偏置Vs必須比襯底電壓偏置Vsub更正，以產(chǎn)生跨過(guò)源極-襯底結(jié)330b的反向偏置。源極和襯底之間的反向偏置電壓(Vs-Vsub)被調(diào)整，從而以所施加的相同的柵極電壓脈沖(也就是通過(guò)施加一個(gè)柵極電壓脈沖)實(shí)現(xiàn)NVM單元300a和300b中N型MOSFET的最大閾值電壓偏移。在源極330和襯底350的電壓偏置調(diào)整期間，對(duì)于小編程電流，襯底350和漏極340之間的電壓差(Vcc-Vsub)必須限制在雪崩倍增結(jié)擊穿電壓以下。對(duì)于硅襯底此上限大約為6.72伏特。在本發(fā)明的另一個(gè)方面中，如圖4所示的P型MOSFET40包括控制柵極41，其堆疊在N型半導(dǎo)體襯底45上的薄電介質(zhì)層42a和42c之上，薄電介質(zhì)層42a和42c帶有嵌入的電荷存儲(chǔ)材料42b,其中所述N型半導(dǎo)體襯底45帶有形成源極43和漏極44的兩個(gè)高導(dǎo)電的P型半導(dǎo)體區(qū)域。在HCI編程期間，NVM單元中的P型MOSFET40的漏電極44a以主電壓電源Vcc偏置。NVM單元中P型MOSFET40的控制柵極41被提供電壓脈沖，該電壓脈沖的相對(duì)于源極43上的電壓的電壓振幅小于NVM中P型MOSFET40的閾值電壓(負(fù)閾值電壓)，以開(kāi)啟P型NVM單元。在一個(gè)實(shí)施例中，此脈沖可以具有大約一微秒(lps)的持續(xù)時(shí)間。在其它實(shí)施例中，此脈沖能夠具有大于或者小于一微秒(lps)的持續(xù)時(shí)間。按照P型MOSFET操作的定義，為了空穴從源極43流到漏極44,源極電壓必須高于漏極電壓。為了編程最優(yōu)化，襯底45上的電壓必須高于源極43的電壓以產(chǎn)生跨過(guò)源極43和襯底45之間的結(jié)43b的反向偏置。調(diào)整跨過(guò)源極43和襯底45之間的結(jié)43b的反向偏置電壓(Vs-Vsub)，從而通過(guò)施加相同的柵極電壓脈沖實(shí)現(xiàn)NVM單元中P型MOSFET40的最大閾值電壓偏移。在襯底45的電壓偏置調(diào)整期間，對(duì)于小編程電流，襯底45和漏極44之間的電壓差(Vsub-Vce)必須限制在跨過(guò)結(jié)44b的雪崩倍增結(jié)擊穿電壓以下。對(duì)于硅襯底此上限電壓是6.72伏特。在本發(fā)明的另一個(gè)方面中，如圖5所示的NVM單元中P型MOSFET500包括連接到起控制柵極作用的N型阱563的N型阱電極563a。多晶硅層521b和521a起導(dǎo)電浮置柵極521的作用，并且分別被覆蓋N型阱控制柵極563的電介質(zhì)520的部分520b和覆蓋具有源極530和漏極540的P型MOSFET的溝道區(qū)域的電介質(zhì)520的部分520a分開(kāi)。NVM單元中P型MOSFET500的漏電極540a以主電壓電流Vcc偏置。在編程期間，向NVM單元中P型MOSFET500的控制柵極563提供電壓脈沖，該電壓脈沖的相對(duì)于源極530上的電壓的電壓振幅小于開(kāi)啟P型邏輯NVM單元所需的NVM單元中P型MOSFET500的閾值電壓(負(fù)閾值電壓)。在一個(gè)實(shí)施例中，此電壓脈沖的持續(xù)時(shí)間大約為一微秒(lps),但在其它實(shí)施例中可以大于或者小于一微秒(lps)。然而，提供給連接到N型阱563的電極563a的控制柵極電壓必須是正的，以防止正向偏置在N型阱柵電極563與P型襯底550之間的結(jié)563b。按照P型MOSFET例如MOSFET500的操作定義，源極530的電壓必須高于漏極540的電壓以使空穴從源極530流向漏極540。例如，如果Vcc=3.3伏特(漏極)，源極電壓可以是5.3伏特，柵極563可以是3伏特，襯底(即N型阱562)可以是10伏特。然而，盡管在此情況下較高的電壓被施加到源極530，主編程電流將從主芯片電壓電源以低的電壓降加載到漏電極540a上。為了編程最優(yōu)化，由電極562a提供給MOSFET500的N型阱562上的電壓必須大于源極530的電壓Vs，以反向偏置源極530和N型阱562之間的PN結(jié)。電荷泵將被使用以較低的電流負(fù)載向源極電極530a和電連接到N型阱562的襯底電極562a施加高于Vcc的電壓。注意到用于HCI編程的主電流負(fù)載來(lái)自漏電極540a。編程電流是通過(guò)從源極530向耗盡區(qū)560中的強(qiáng)電場(chǎng)注入電流(對(duì)于P型器件為空穴)而產(chǎn)生的碰撞電離電流的組合。對(duì)于P型器件，漏極540收集空穴，襯底(即N型阱562)收集電子。根據(jù)電荷守恒，漏極電流必須大于襯底電流和來(lái)自源極的注入電流。調(diào)整在源極530和N型襯底(實(shí)際上為N型阱562，其起N型襯底的作用)之間的反相電壓偏置(Vsub-Vs),從而，對(duì)于小于源極電壓的恒定的漏極電壓，通過(guò)施加相同的(即一個(gè))柵極電壓脈沖，實(shí)現(xiàn)NVM單元的最大閾值電壓偏移。在電壓偏置調(diào)整期間，對(duì)于小的編程電流，P型MOSFET500的在N型襯底(即N型阱562)和漏極540之間的電壓差(Vsub-Vcc)必須限制在雪崩倍增結(jié)擊穿電壓以下。此電壓為6.72伏特。P型襯底550必須保持在低于N型阱562和N型阱柵電極563上的電壓以下的電壓，,人而反向偏置PN結(jié)562b和563b。由于MOSFET在相對(duì)于它的電極(源極、漏極、襯底和柵極)的相同電場(chǎng)強(qiáng)度下表現(xiàn)出相同的特性而不管它們的絕對(duì)電壓電勢(shì)，用于HCI的將Vcc施加到P型NVM的漏極可以由將漏極連接到主芯片電源的低電壓來(lái)等價(jià)地替代，也就是用于獲得相同的高效HCI編程的接地電壓。在圖5中的前一個(gè)示例的情況下，等價(jià)地，P型器件的漏電極540a可以被連接到接地，而源極530和襯底(N型阱562)分別被提供2.3伏特和6.7伏特。具有-0.3V幅度和1微秒持續(xù)時(shí)間的電壓脈沖可以通過(guò)連接563a施加到控制柵電極563。還應(yīng)理解，在本發(fā)明的不同的方面中，用于將主電源電壓Vcc提供到NVM單元中的MOSFET的漏電極的熱載流子注入(HCI)編程方法能夠應(yīng)用在不同的NVM結(jié)構(gòu)變化中。在如圖2所示的N型NVM單元中，NVM單元中的MOSFET20的漏電極24a連接到主電壓電源Vec。為了優(yōu)化程序效率，在源極23和襯底25之間的PN結(jié)23b被反向偏置。與圖1中示出的MOSFET相比，此反向偏置的作用是將反型區(qū)域27的夾斷點(diǎn)29向源極23拉回。這在夾斷點(diǎn)29和漏極24之間的溝道區(qū)域上建立較大面積的垂直場(chǎng)以及在漏極24附近的耗盡區(qū)26中建立朝向控制柵極21的較強(qiáng)的垂直場(chǎng)。在漏極24附近的耗盡區(qū)26中的較大面積的和較強(qiáng)的垂直場(chǎng)，將由漏極24附近的耗盡區(qū)26中的碰撞電離產(chǎn)生的更多的熱電子向柵極21注入，導(dǎo)致更高的編程效率。通過(guò)需要比使用常規(guī)HCI方案的NVM單元少幾十到幾百倍的編程電流，以所施加的相同的脈沖持續(xù)時(shí)間在觀測(cè)的實(shí)施例中實(shí)現(xiàn)相同數(shù)量的閾值電壓偏移，提高了編程效率。在一個(gè)實(shí)施例中，N型NVM單元采用0.18pm雙-多晶硅工藝技術(shù)制造。NVM單元的漏電極24a被提供芯片主電壓電源3.3V。為了優(yōu)化HCI編程條件，具有7V振幅和1ps脈沖持續(xù)時(shí)間的電壓脈沖被施加到控制柵極21。調(diào)整提供到源極23和襯底25的電壓偏置以提供跨過(guò)PN結(jié)23b的反向偏置，從而在施加到控制柵電極21a的一個(gè)電壓脈沖期間達(dá)到最大的閾值電壓漂移(~6V)。發(fā)現(xiàn)，向源電極23a施加十分之六伏特(0.6V)并且向襯底電極25a施加負(fù)三又十分之三伏特(-3,3V)使編程達(dá)到最優(yōu)化的條件。最大編程電流(漏極電流)大約是0.5pA，其遠(yuǎn)小于使用常規(guī)HCI編程的幾百到幾十(iA范圍的電流。在漏電極24a和襯底電極25a之間的電壓差是6.6伏特，其小于雪崩倍增結(jié)擊穿電壓6xEg(對(duì)于硅為~6.72V,其中Eg二1.12V是硅的帶隙能量)。在另一個(gè)實(shí)施例中，N型NVM單元采用0.18(jm歡—多晶硅工藝技術(shù)制造。向NVM單元中N型MOSFET的漏電極24a提供芯片主電壓電源2.7V，其是主電壓電源的較低規(guī)格。具有6.4伏特振幅以及l(fā)ps持續(xù)時(shí)間的電壓脈沖被施加到柵電極21a。發(fā)現(xiàn)，向源電極23a施加零伏特(OV)并且向襯底電極25a施加負(fù)四伏特(-4V)的電壓偏置給出6V的最大閾值電壓偏移。最大編程電流(漏極電流)大約為0.5^A,其遠(yuǎn)小于使用常規(guī)HCI編程的幾百到幾十范圍的電流?？邕^(guò)漏極24和襯底25之間的PN結(jié)24b的電壓是六又十分之七伏特(6.7V)，其小于雪崩倍增結(jié)的擊穿電壓6xEg(對(duì)于硅為-6.72V,其中Eg4.12V是硅的帶隙能量)。在另一個(gè)實(shí)施例中，N型NVM單元采用0.18jom乂又一多晶硅工藝技術(shù)制造。向NVM單元的漏電極24a提供芯片主電壓電源，一又十分之八伏特(1.8V)，其是0.18pm技術(shù)節(jié)點(diǎn)的標(biāo)準(zhǔn)主電壓電源。具有5.4伏特振幅以及一微秒(1ps)持續(xù)時(shí)間的電壓脈沖施加到柵電極21a。發(fā)現(xiàn)，向源電極23a提供負(fù)一伏特(-1V)并且向襯底電極25a提供負(fù)四又十分之八伏特(-4.8V)的電壓偏置給出6V的最大閾值電壓偏移。最大編程電流(漏極電流)大約是0.5pA，其遠(yuǎn)小于使用常規(guī)HCI編程的幾百到幾十pA范圍的電流?？邕^(guò)漏極24和襯底25之間的PN結(jié)24b的電壓是6.6伏特，其小于雪崩倍增結(jié)的擊穿電壓6xEg(對(duì)于硅為6.72V,其中Eg4.12V是硅的帶隙能量)。參照如圖3(a)和(b)所示的邏輯NVM單元的N型MOSFET300a和300b,NVM單元的漏電極340a連接到主電壓電源Vee。為了優(yōu)化編程效率，反向電壓偏置提供到源電極330a和襯底(即P型阱361)電極351(圖3(b))之間的PN結(jié)330b。此反向偏置的作用是將夾斷點(diǎn)390向源極330拉回，并且在漏極340附近的耗盡區(qū)360中建立朝向浮置柵極321的部分321a的較大面積的和較強(qiáng)的垂直場(chǎng)。在漏極340附近的耗盡區(qū)360中的較大面積的和較強(qiáng)的垂直場(chǎng)，將從在漏極340附近的耗盡區(qū)360中的碰撞電離產(chǎn)生的更多熱電子向浮置柵極321的部分321a注入，導(dǎo)致比現(xiàn)有技術(shù)更高的編程效率。在一個(gè)實(shí)施例中，如圖3(a)中所示的在標(biāo)準(zhǔn)邏輯工藝中使用5VI/ON型MOSFET的N型邏輯NVM單元以0.5|im工藝技術(shù)制造。向NVM單元中的N型MOSFET的漏電極340a提供主電源電壓5V。如圖3(a)所示，通過(guò)施加零伏特到電極350a,襯底35(^皮限制在零伏特(0V)。具有9伏特振幅和一又十分之一毫秒(l.lms)持續(xù)時(shí)間的電壓脈沖施加到邏輯NVM單元。為了優(yōu)化電壓偏置的HCI編程條件以實(shí)現(xiàn)2.5V的最大閾值電壓偏移，2.2V電壓被施加到源電極330a?？邕^(guò)漏極340和襯底350之間的PN結(jié)340b的電壓是5伏特，其小于雪崩倍增結(jié)的擊穿電壓6xEg(對(duì)于硅為~6.72V,其中Eg4.12V是硅的帶隙能量)。在另一個(gè)實(shí)施例中，提供如圖3(b)所示的在標(biāo)準(zhǔn)0.35pm邏輯工藝中的使用3.3VI/ON型MOSFET的N型邏輯NVM單元。向NVM單元中N型MOSFET300b的漏電極340a提供主電壓電源，三又十分之三伏特(3.3V)。為了優(yōu)化施加到柵電極364上的具有7V振幅以及3ms持續(xù)時(shí)間的電壓脈沖的HCI編程條件，通過(guò)調(diào)整跨過(guò)源極330和襯底(也就是P型阱361)之間的PN結(jié)330b的反向偏置電壓，實(shí)現(xiàn)最大閾值電壓偏移。發(fā)現(xiàn)，施加在源電極330a的十分之五伏特(0.5V)并且施加在襯底(也就是P型阱361)電極351的負(fù)三又十分之四伏特(-3.4V),給出最大閾值電壓偏移(~3V)。跨過(guò)漏極340和襯底(也就是P型阱361)之間的PN結(jié)340b的電壓是6.7伏特，其小于雪崩倍增結(jié)的擊穿電壓6xEg(對(duì)于硅為~6.72V，其中Eg二1.12V是硅的帶隙能量)。圖4中示出了在NVM單元中使用的P型MOSFET40。在MOSFET40中，NVM單元的漏電極44a連接到主電壓電源Vec或者Vss。為了優(yōu)化編程效率，源電極43a和襯底電極45a之間的PN結(jié)43b被反向偏置。與圖1相比，反向偏置的作用是將夾斷點(diǎn)49向源極43拉回，并且在漏極44附近耗盡區(qū)46中建立朝向控制柵極41的較大面積的和較強(qiáng)的垂直場(chǎng)。漏極44附近耗盡區(qū)46中的較大面積的和較強(qiáng)的垂直場(chǎng)，將由漏極44附近耗盡區(qū)46中的碰撞電離產(chǎn)生的更多熱空穴向柵極41注入，導(dǎo)致比現(xiàn)有技術(shù)更高的編程效率。圖5中示出在NVM單元中使用的P型MOSFET500。在圖5的結(jié)構(gòu)中，NVM單元的漏電極540a連接到主電壓電源Vce或者Vss。為了優(yōu)化編程效率，源極530和襯底(例如N型阱562)之間的PN結(jié)530b被反向偏置。反向偏置的作用是將夾斷點(diǎn)590向源極530拉回，并且在漏極540附近耗盡區(qū)560中建立朝向浮置^t極521的部分521a的較大面積的和較強(qiáng)的垂直場(chǎng)。漏極540附近耗盡區(qū)560中的較大面積的和較強(qiáng)的垂直場(chǎng)，將漏極540附近耗盡區(qū)560中碰撞電離產(chǎn)生的熱空穴向浮置柵才及521的部分521a注入，導(dǎo)致比現(xiàn)有技術(shù)更高的編程效率。分別地，圖6(a)示出用于一條位線(xiàn)的具有高電平移位器606的典型的位線(xiàn)解碼器600，圖6(b)示出不具有高電平移位器的典型的位線(xiàn)解碼器。從圖6(a)來(lái)看，高電平移位器606需要至少四個(gè)晶體管(兩個(gè)高電壓P型MOSFET608和609以及兩個(gè)N型MOSFET610和611)。高電平移位器606中所需晶體管的數(shù)量可能更依賴(lài)于電路中晶體管可以經(jīng)受多高的電壓。圖6(b)的位線(xiàn)解碼器是簡(jiǎn)單的，僅用P型MOSFET601與N型MOSFET602串聯(lián)相連。當(dāng)在輸入端子603上的位線(xiàn)選擇信號(hào)變低時(shí)，輸出導(dǎo)線(xiàn)605上的輸出信號(hào)變?yōu)閂cc。根據(jù)本發(fā)明，此輸出信號(hào)然后施加到與位線(xiàn)相連的NVM單元中N型MOSFET的漏極。然后可以通過(guò)向如上所述的控制柵極、源電才及以及襯底施加合適的電壓來(lái)對(duì)每個(gè)NVM單元編程。如果沒(méi)有圖6(a)中示出的高電平移位器606,根據(jù)位線(xiàn)節(jié)距空間是緊湊的，位線(xiàn)區(qū)域中的位線(xiàn)解碼器電路被極大地簡(jiǎn)化。圖6(a)以及6(b)中示出的電路的操作是本領(lǐng)域技術(shù)人員熟知的，因此將不再描述。圖7和圖8分別示出帶有和不帶有高電平移位器606的N型NORNVM陣列的方框圖。很清楚地看到，高電平移位器606的布局區(qū)域可以在本發(fā)明中被完全省略，從而使給定尺寸NVM陣列的較小管芯尺寸成為可能。由于使用給定尺寸晶片能夠生產(chǎn)更多芯片，所以這意味著制造給定尺寸NVM陣列的花費(fèi)將更少。向用于HCI編程的NVM陣列的位線(xiàn)施加主芯片電壓電源的另一個(gè)好處是，用于HCI編程的NVM單元中漏電極的最高電流路徑已經(jīng)從高電壓電源節(jié)點(diǎn)移到主電壓電源節(jié)點(diǎn)。主芯片電壓電源Vcc(Vss)由外部電源校準(zhǔn)器供給。通常，芯片上穩(wěn)定的高電壓源需要電荷泵電路和對(duì)穩(wěn)定帶隙電路偏置(biasedagainstastablebandgapcircuit)的才交準(zhǔn)器電j各。為了通過(guò)芯片上電壓電源維持高電壓和高電流負(fù)載，需要較大的電容器來(lái)存儲(chǔ)用于放電的足夠的電荷來(lái)響應(yīng)電流負(fù)載。因此，更穩(wěn)定的高電壓電源以及更高的電流負(fù)載，對(duì)于芯片上高電壓電源電路需要更多的芯片區(qū)域。與本發(fā)明可達(dá)到的芯片尺寸相比這增大了芯片尺寸，由此也增大了芯片成本。通過(guò)使用主芯片電源電壓Vcc(Vss)向NVM存儲(chǔ)器陣列的存儲(chǔ)器單元的漏極提供電壓，本發(fā)明避免了在尺寸和成本上的這些增大。由于HCI編程期間的放電過(guò)程是瞬態(tài)過(guò)程，電壓電源容量不足以及電流負(fù)載不足將影響編程一致性，甚至導(dǎo)致泵電路失效。注意到在帶有較大電容的電荷泵電路放電之后，電荷泵電路的恢復(fù)時(shí)間甚至更長(zhǎng)。本發(fā)明消除了在這些常規(guī)HCI編程中高電壓和電流負(fù)載的問(wèn)題。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是，最優(yōu)化方法可以將觀測(cè)到的編程電流與常規(guī)HCI編程的編程電流相比減少50倍。由于低電流操作，新的HCI編程能夠在一次編程嘗試中使更多的NVM單元的編程具有^f艮好的一致性。一次編程嘗試向與MOSFET的控制柵極相連的字線(xiàn)施加電壓脈沖，所述MOSFET與NVM陣列的字線(xiàn)相關(guān)聯(lián)，其中字線(xiàn)覆蓋大量并行的NVM單元。同時(shí)，根據(jù)所要存儲(chǔ)的信息，通過(guò)由位線(xiàn)切換漏極電壓偏置來(lái)對(duì)并行NVM單元編程。本發(fā)明提供NVM陣列中快速并且一致的并行編程?？傊?，本發(fā)明已經(jīng)公開(kāi)了用于新的HCI編程的方法和結(jié)構(gòu)。所述新方法以及相關(guān)的結(jié)構(gòu)導(dǎo)致快速的并行編程并且簡(jiǎn)化了非易失性存儲(chǔ)器中的電路。權(quán)利要求1.一種用于對(duì)非易失性存儲(chǔ)器單元中金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管編程的方法，所述晶體管具有源極、漏極以及在所述源極和所述漏極之間的溝道區(qū)域，所述源極、所述漏極和所述溝道區(qū)域在襯底中形成，所述襯底具有與所述源極和所述漏極的導(dǎo)電類(lèi)型相反的導(dǎo)電類(lèi)型，所述方法包括將所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏電極連接到提供給所述非易失性存儲(chǔ)器單元的主電壓電源Vcc或者接地Vss；使從所述源極向所述漏極延伸的所述溝道區(qū)域的一部分反型，所述溝道區(qū)域的被反型部分在到達(dá)所述漏極之前在夾斷點(diǎn)終止；以及通過(guò)反向偏置所述源極和所述襯底之間的PN結(jié)到選定的反相偏置電壓從而將反型區(qū)域的所述夾斷點(diǎn)向所述源極拉回，優(yōu)化所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的編程效率。2.如權(quán)利要求1所述的方法，其中優(yōu)化所述編程效率在所述夾斷點(diǎn)和所迷漏4及之間的所述溝道區(qū)域上建立較大面積的垂直場(chǎng)以及在所述漏才及附近的耗盡區(qū)中建立朝向電荷存儲(chǔ)區(qū)域的較強(qiáng)的垂直場(chǎng)。3.如權(quán)利要求2所述的方法，其中在所述夾斷點(diǎn)和所迷漏極之間的所述溝道區(qū)域上的較大面積的所述垂直場(chǎng)以及在所述漏極附近的所述^€盡區(qū)中的朝向浮置棚-極的較強(qiáng)的垂直場(chǎng)，將由所述漏極附近的所迷耗盡區(qū)中的碰撞電離產(chǎn)生的電荷注入到所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域，導(dǎo)致高的編程效率。4.如權(quán)利要求3所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括浮置柵極。5.如權(quán)利要求3所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括氮化硅膜。6.如權(quán)利要求3所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括納米晶體。7.如權(quán)利要求1所述的方法，其中所迷金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是N型金屬氧化物半導(dǎo)體晶體管。8.如權(quán)利要求7所述的方法，其中所迷電荷是電子。9.如權(quán)利要求1所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是P型金屬氧化物半導(dǎo)體晶體管。10.如權(quán)利要求9所述的方法，其中所述電荷是空穴。11.一種用于對(duì)非易失性存儲(chǔ)器單元中金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管編程的結(jié)構(gòu)，所述晶體管具有源極、漏極、在所述源極和所述漏極之間的溝道區(qū)域、在所述溝道區(qū)域上但被電介質(zhì)將其與所述溝道區(qū)域分隔的控制柵極以及在所述電介質(zhì)中的電荷存儲(chǔ)區(qū)域，所述源極、所述漏極和所述溝道區(qū)域在襯底中形成，所述襯底具有與所述源極、所述漏極的導(dǎo)電類(lèi)型相反的導(dǎo)電類(lèi)型；所述結(jié)構(gòu)包括用于將所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏電極連接到提供給所述非易失性存儲(chǔ)單元的主電壓電源Vcc或者接地Vss的裝置；用于向所述源極、所述漏極和所述控制柵極提供選定電壓的裝置，從而將從所述源極向所述漏極延伸的所述溝道區(qū)域的一部分反型，所述溝道區(qū)域的反型部分在到達(dá)所述漏極之前在夾斷點(diǎn)終止；以及用于反向偏置在所述源極和所述襯底之間的PN結(jié)的裝置，以將反型區(qū)域的所述夾斷點(diǎn)向所述源極拉回，從而優(yōu)化所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的編程效率。12.如權(quán)利要求11所述的結(jié)構(gòu)，其中用于提供選定的電壓到所述源極、所述襯底和所述控制柵極的所述裝置包括用于在所述夾斷點(diǎn)和所述漏極之間的所述溝道區(qū)域上建立大面積的垂直場(chǎng)以及在所述漏極附近的耗盡區(qū)中建立朝向所述電荷存儲(chǔ)區(qū)域的強(qiáng)垂直場(chǎng)的裝置。13.如權(quán)利要求11所述的結(jié)構(gòu)，其中向所迷源極、所述村底和所述控制柵極提供選定的電壓的所述裝置51起在所述夾斷點(diǎn)和所述漏極之間的溝道區(qū)域上的較大面積的垂直場(chǎng)以及在所迷漏極附近的耗盡區(qū)中朝向浮置柵極的強(qiáng)的垂直場(chǎng)的形成，從而將由所述漏極附近的所述耗盡區(qū)中的碰撞電離產(chǎn)生的更多的熱電子注入到所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域，從而產(chǎn)生較高的編程效率。14.如權(quán)利要求11所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括浮置柵極。15.如權(quán)利要求11所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括氮化硅膜。16.如權(quán)利要求11所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括納米晶體。17.如權(quán)利要求11所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是N型金屬氧化物半導(dǎo)體晶體管。18.如權(quán)利要求11所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是P型金屬氧化物半導(dǎo)體晶體管。19.一種包括如權(quán)利要求11所述的多個(gè)晶體管的非易失性存儲(chǔ)器陣列。20.如權(quán)利要求19所述的非易失性存儲(chǔ)器陣列包括用于從提供到所述存儲(chǔ)器陣列的電壓源向所述存儲(chǔ)器陣列中的非易失性存儲(chǔ)器單元中的所述晶體管的漏極施加電壓Vee或者接地電壓的裝置。21.—種用于對(duì)非易失性存儲(chǔ)器單元中的N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管編程的方法，所述晶體管具有源極、漏極和在所述源極和所述漏極之間的溝道區(qū)域，所述晶體管還具有在所述溝道區(qū)域上的電介質(zhì)上形成的控制柵極以及在所述電介質(zhì)中形成的電荷存儲(chǔ)區(qū)域，所述源極、所述漏極和所述溝道區(qū)域在村底中形成，所述襯底具有與所述源極和所述漏極的導(dǎo)體類(lèi)型相反的導(dǎo)電類(lèi)型，所述方法包括向所述漏電極施加第一電壓；向所述控制柵極施加大于所述第一電壓的第二電壓，A/v而在所述溝道區(qū)域內(nèi)形成從所述源極向所述漏極延伸的反型區(qū)域，選^^所述第二電壓從而所述反型區(qū)域在到達(dá)所述漏極之前在夾斷點(diǎn)終止；以及通過(guò)向所述源極施加第三電壓并向所述襯底施加第四電壓，來(lái)反向偏置在所述源極和所述襯底之間的PN結(jié)到選定的值，所述第三電壓小于所述第一電壓并且大于所述第四電壓，從而與所述第二電壓一起造成所述夾斷點(diǎn)處于所述源極和所述漏極之間的點(diǎn)，從而提高所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的編程效率；其中所述第一電壓和所述第四電壓之間的差異被限制在雪崩倍增結(jié)擊穿電壓以下。22.如權(quán)利要求21所述的方法，其中選4奪所述第三電壓和所述第四電壓從而在以施加到所述控制柵極的一個(gè)電壓脈沖的編程期間實(shí)現(xiàn)所述晶體管的最大閾值電壓偏移。23.如權(quán)利要求22所述的方法，其中所述一個(gè)電壓脈沖具有大約一(1)微秒的持續(xù)時(shí)間。24.如權(quán)利要求21所述的方法，其中通過(guò)在所述夾斷點(diǎn)和所述漏極之間的所述溝道區(qū)域上面建立垂直電場(chǎng)，在所述源極和所述襯底之間的所述PN結(jié)的反向偏置使所述編程效率提高，該垂直場(chǎng)指向在所述漏極附近的耗盡區(qū)中的所述電荷存儲(chǔ)區(qū)域。25.如權(quán)利要求24所述的方法，其中在所述夾斷點(diǎn)和所述漏極之間的所述溝道區(qū)域上并指向所述電荷存儲(chǔ)區(qū)域的所述垂直場(chǎng)，將由所述漏極附近的所述耗盡區(qū)中的碰撞電離產(chǎn)生的熱電子注入到所述電荷存儲(chǔ)區(qū)域，導(dǎo)致與現(xiàn)有的熱載流子注入方法相比有改善的編程效率。26.如權(quán)利要求24所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括浮置柵極。27.如權(quán)利要求24所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括氮化硅膜。28.如權(quán)利要求24所述的方法，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域包括納米晶體。29.—種用于對(duì)非易失性存儲(chǔ)單元中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管編程的結(jié)構(gòu)，所述晶體管具有源極、漏極、在所述源極和所述漏極之間的溝以及在所述電介質(zhì)中的電荷存儲(chǔ)區(qū)域，所述源極、所述漏極和所述溝道區(qū)域在襯底中形成，所述襯底具有與所述源極和所述漏極的導(dǎo)電類(lèi)型相反的導(dǎo)電類(lèi)型；所述結(jié)構(gòu)包括用于向所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述漏電極施加第一電壓的裝置；用于向所述控制柵極施加第二電壓、向所述源極施加第三電壓以及向所述襯底施加第四電壓的裝置，從而將從所述源極向所述漏極延伸的所述溝道區(qū)域的一部分反型，所述溝道區(qū)域的反型部分在到達(dá)所述漏極之前在夾斷點(diǎn)終止；以及用于通過(guò)控制所述第三電壓和所述第四電壓的值來(lái)控制跨過(guò)在所述源極和所述襯底之間的PN結(jié)的反向偏置的裝置，將反型區(qū)域的所述夾斷點(diǎn)向所述源極拉回，從而提高所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的編程效率；其中所述第四電壓與所述第一電壓在數(shù)量上差別小于在所述漏極和所述襯底之間的所述PN結(jié)的雪崩擊穿結(jié)電壓。30.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述用于提供選定的電壓到所述源極、所述襯底和所述控制柵極的裝置在所述夾斷點(diǎn)和所述漏極之間的所述溝道區(qū)域上建立垂直場(chǎng)，所述垂直場(chǎng)指向在所述漏極附近的耗盡區(qū)上的所述電荷存儲(chǔ)區(qū)域。31.如權(quán)利要求29所述的結(jié)構(gòu)，其中提供選定電壓給所述源極、所述襯底和所述控制柵極的所述裝置，導(dǎo)致在所述夾斷點(diǎn)和所述漏極之間的所述溝道區(qū)域上的垂直場(chǎng)的形成，所述垂直場(chǎng)從所述漏極附近的耗盡區(qū)指向浮置柵極，從而將由所述漏極附近的所述耗盡區(qū)中碰撞電離產(chǎn)生的熱電子注入到所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的所述電荷存儲(chǔ)區(qū)域，從而產(chǎn)生高的編程效率。32.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括浮置柵極。33.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括氮化硅膜。34.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的所述電荷存儲(chǔ)區(qū)域包括納米晶體。35.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是N型金屬氧化物半導(dǎo)體晶體管。36.如權(quán)利要求29所述的結(jié)構(gòu)，其中所述金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管是P型金屬氧化物半導(dǎo)體晶體管。37.—種包括如權(quán)利要求29所述的多個(gè)晶體管的非易失性存儲(chǔ)器陣列。38.如權(quán)利要求37中所述的非易失性存儲(chǔ)器陣列包括用于從提供到存儲(chǔ)器陣列的電壓源向所述存儲(chǔ)器陣列中的非易失性存儲(chǔ)器單元中的所述晶體管的漏極施加電壓Vw或者接地電壓Vss的裝置。全文摘要本發(fā)明公開(kāi)了一種非易失性存儲(chǔ)器的熱載流子注入編程的方法和結(jié)構(gòu)。非易失性存儲(chǔ)器單元中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)具有源極、漏極和在源極和漏極之間的溝道區(qū)域，它們都在具有與源極和漏極的導(dǎo)電類(lèi)型相反的導(dǎo)電類(lèi)型的襯底上形成。通過(guò)將漏電極連接到提供給所述非易失性存儲(chǔ)器單元的主電壓電源V_cc并向源極和襯底提供選定的電壓，從而將從源極向漏極延伸的溝道區(qū)域的一部分反型，對(duì)MOSFET進(jìn)行編程。溝道區(qū)域中的反型部分在到達(dá)漏極之前的夾斷點(diǎn)終止。通過(guò)控制跨過(guò)源極和襯底之間的PN結(jié)的反向偏置，將反型區(qū)域的夾斷點(diǎn)向源極拉回，從而提高M(jìn)OSFET的編程效率。文檔編號(hào)H01L27/115GK101393773SQ20081017567公開(kāi)日2009年3月25日申請(qǐng)日期2008年7月18日優(yōu)先權(quán)日2007年7月18日發(fā)明者王立中申請(qǐng)人:弗拉什西利康股份有限公司