專利名稱：制造lcd驅(qū)動(dòng)ic的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件以及制造半導(dǎo)體器件的方法，更具 體地，涉及一種LCD驅(qū)動(dòng)IC以及制造LCD驅(qū)動(dòng)IC的方法。
背景技術(shù)：
液晶顯示器件能夠用作低功耗、高清晰度和大尺寸的顯示器 件，因此現(xiàn)在正對其進(jìn)行大力地研究。液晶顯示器件包括液晶面板 和用來驅(qū)動(dòng)'液晶面氺反的LCD馬區(qū)動(dòng)IC (有時(shí)稱為LDI)。'液晶面才反包 括多個(gè)像素單元，每一個(gè)像素單元包括液晶電容器和使液晶電容器 4妄通和斷開的薄膜晶體管。^象素單元連4妄至液晶面一反的源才及線和柵-才及線并且以矩陣-棑列，而源才及線和4冊才及線連4妾至LCD驅(qū)動(dòng)IC。
驅(qū)動(dòng)IC包括驅(qū)動(dòng)源極線的源極驅(qū)動(dòng)器和驅(qū)動(dòng)?xùn)艠O線的柵極驅(qū) 動(dòng)器。最近，已經(jīng)提出了僅包括源極驅(qū)動(dòng)器的驅(qū)動(dòng)IC (柵極驅(qū)動(dòng)器 安置在液晶面板中)。通常，LCD驅(qū)動(dòng)IC包括晶體管，這些晶體管 工作在不同的驅(qū)動(dòng)電壓區(qū)中以在液晶面板上顯示不同的灰度(gray scales)和顏色。驅(qū)動(dòng)IC的這些晶體管一般在一個(gè)半導(dǎo)體襯底上， 集成在單個(gè)芯片中。
6在用于形成上述晶體管的過程中，可能不能通過制造過程期間
的各種限制因素來精確地控制隔離體(spacer)形成過程。例如， 當(dāng)過分地實(shí)施用于形成隔離體的凹蝕(etchback)工藝時(shí)，半導(dǎo)體 襯底的所暴露的有源區(qū)可能被過刻蝕(over-etched ),而當(dāng)實(shí)施凹蝕 工藝不充分時(shí)，可能在有源區(qū)上殘留不期望的隔離體材料。
圖1是概念性示出了隔離體形成過程在驅(qū)動(dòng)IC的晶體管1、 2 和3的性能上影響的橫截面圖。這里，參考標(biāo)號(hào)10表示半導(dǎo)體襯 底，參考標(biāo)號(hào)15表示隔離層，參考標(biāo)號(hào)21表示柵極絕緣層，參考 標(biāo)號(hào)22表示4冊電才及，參考標(biāo)號(hào)23表示隔離體，以及參考標(biāo)號(hào)20 表示柵極。
在驅(qū)動(dòng)IC的像素控制區(qū)中布置的晶體管1、 2和3中，在實(shí)施
材料層23a的情況下，殘留的隔離體材料層23a可以用作阻擋層 (barrier layer )來以在隨后的離子注入工藝中阻擋雜質(zhì)離子，從而 雜質(zhì)可能不能被精確地注入到指定的深度。更具體地，在高電壓晶 體管3中，當(dāng)雜質(zhì)沒有被注入到指定的深度而在源極/漏極區(qū)的附近 相對較淺時(shí)，可能產(chǎn)生結(jié)電流(例如，漏電流)，且因此引起IC的 相對差的性能和/或故障。此外，在過分地實(shí)施凹蝕工藝(例如，為 了解決上述問題)的情況下，高電壓晶體管3可能不具有任何問題， 但是由于被損害的有源區(qū)(例如，由于過刻蝕或由于離子直接注入 至襯底中)，低電壓晶體管1和中電壓晶體管2的可靠性可能降低。 同樣，在驅(qū)動(dòng)IC的邏輯區(qū)中布置的晶體管中，以與上述像素控制 區(qū)中的晶體管相同的方式，當(dāng)過分刻蝕有源區(qū)上的隔離體材料層
時(shí)，可能引起諸如在驅(qū)動(dòng)期間IC的可靠性降低的問題。

發(fā)明內(nèi)容
因此，本發(fā)明4十對一種LCD驅(qū)動(dòng)IC以及制造LCD驅(qū)動(dòng)IC的 方法。
本發(fā)明的一個(gè)目的在于4是供一種LCD驅(qū)動(dòng)IC以及一種制造具 有晶體管的LCD驅(qū)動(dòng)IC的方法，這些晶體管具有不同的工作電壓， 在該方法中精確地控制用來形成隔離體的隔離體材料層的厚度以 1更如其所i殳計(jì)j也來實(shí)施離子注入工藝。
為了實(shí)現(xiàn)這個(gè)目的以及根據(jù)本發(fā)明目的的其他優(yōu)點(diǎn)，如在本文 中所體現(xiàn)和概括描述的，制造LCD驅(qū)動(dòng)IC的方法可以包括通過 在半導(dǎo)體襯底上順序形成4冊極絕纟彖膜和才冊電極來在半導(dǎo)體襯底上
形成多個(gè)片冊極圖樣；順序沉積多個(gè)覆蓋柵電極的隔離體材料層；通 過在多個(gè)隔離體材料層上實(shí)施凹蝕工藝來分別在4冊電極的側(cè)壁上 形成隔離體以1更最下隔離體材料層殘留在半導(dǎo)體襯底上；以及通過 刻蝕最下隔離體材料層來控制最下隔離體材料層的厚度(或去除最 下隔離體材料層)。
可以理解的是，本發(fā)明的上述總體描述和以下的具體描述都是 示例性的和說明性的，并且旨在提供對所要求的本發(fā)明的進(jìn)一步解釋。


附圖被包括用來提供對本發(fā)明的進(jìn) 一 步理解，并結(jié)合于此而構(gòu) 成本申請的一部分。附圖示出了本發(fā)明的具體實(shí)施方式
并連同說明 書用于闡述本發(fā)明的原理。在附圖中圖1是概念性地示出了隔離體形成工藝在驅(qū)動(dòng)IC中的晶體管
的性能上影響的橫截面圖。
圖2到圖5是順序地示出了根據(jù)本發(fā)明實(shí)施例的示例性LCD 驅(qū)動(dòng)IC以及制造LCD驅(qū)動(dòng)IC的示例性過程的橫截面圖。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)地參照本發(fā)明的各種實(shí)施方式,其實(shí)施例在附圖中 示出。
圖2到圖5是順序地示出了制造根據(jù)本發(fā)明實(shí)施例的LCD驅(qū) 動(dòng)IC的示例性過程的橫截面圖。
參照圖2,在半導(dǎo)體襯底100上形成隔離層150,諸如石圭的局 部氧化(local oxidation of silicon ) ( LOCOS )隔離層或淺溝槽隔離 (shallow trench isolation) ( STI)層，乂人而限定多個(gè)有源區(qū)( 一般 在除了隔離層150以外的區(qū)域中)。這些有源區(qū)可以是驅(qū)動(dòng)IC的邏 輯區(qū)或像素控制區(qū)。在各個(gè)有源區(qū)上形成具有不同工作電壓的晶體 管，諸如在1.8V到5V的電壓下工作的4氐電壓晶體管(LVT)、在 5V到15V的電壓下工作的中電壓晶體管(MVT)，以及在15V到 40V的電壓下工作的高電壓晶體管(HVT)。
為了形成晶體管，在有源區(qū)上形成4冊4及絕》彖層210a、 210b、 210c。根據(jù)晶體管的工作電壓，才冊才及絕纟彖層210a、 210b和210c具
有不同的厚度。例如，用于低電壓晶體管的柵極絕緣層210a —般 具有10埃到50埃的厚度(例如，10埃到30埃)，用于中電壓晶體 管的4冊才及絕纟彖層210b具有55埃到300埃的厚度(例如，100埃到 150埃)，而用于高電壓晶體管的柵極絕緣層210c具有400埃到1000 埃的厚度(例如，700埃到800埃)。
9其后，通過在柵極絕緣膜210a、 210b和210c上沉積諸如導(dǎo)電 多晶硅層的導(dǎo)電層并且圖樣化該導(dǎo)電層來形成柵電極220a、 220b 和220c。形成導(dǎo)電層因此可以包括通過化學(xué)氣相沉積(CVD)來 自石圭源(silicon source)的石圭諸如石圭烷氣體(SiH4 )來沉積石圭層， 可選地注入大劑量的摻雜物(例如，磷[P]或硼[B]),(例如，在600°C 到1000°C的溫度下)對所沉積的硅退火以形成多晶硅，以及通過 光刻法和刻蝕來圖樣化多晶硅。因此，可以在有源區(qū)上形成包括柵 才及纟色纟彖月莫210a、 210b和210c以及才冊電才及220a、 220b禾口 220c的多 個(gè)才冊才及圖才羊。
參照圖3，為了在半導(dǎo)體襯底100上形成覆蓋4冊電極220a、220b 和220c的多層隔離體，順序沉積第一隔離體材并+層310L、第二隔 離體材料層320L和第三隔離體材料層330L。第一隔離體材料層 310L和第二隔離體材料層320L可以包括或由在用于濕法刻蝕第二 隔離體材料層320L的過程中具有高刻蝕選擇率的材料制成，其隨 后將被描述。同樣地，第丄隔離體材料層320L和第三隔離體材料 層330L可以包括或由在用于等離子干法刻蝕第三隔離體材料層 330L的過程中具有高刻蝕選擇率的材料制成，其隨后將被描述。
例如，第一隔離體材并+層310L可以包4舌或基本上由fU匕石圭層 組成，并iU吏用i者如正石圭酸乙酉旨(tetraethyl orthosilicate ) ( TEOS ) 的有機(jī)氧化硅前體(precursor)通過化學(xué)氣相沉積或等離子增強(qiáng)化 學(xué)氣相沉積來形成該第一隔離體材料層310L。
此外，第二隔離體材料層320L包括或基本上由氮化硅層組成， 并且可以〗吏用諸如石圭烷的石圭前體和氮源(諸如氮?dú)鈁N2]和/或氨 [NH3])或包含氮?dú)?N2)和氧氣(02)的氣體混合物通過化學(xué)氣 相沉積或等離子增強(qiáng)化學(xué)氣相沉積來形成該第二隔離體材料層 320L。此外，第三隔離體材料層330L包括或基本上由氧化硅層組成， 并且該第三隔離體材^牛層330L可以是與第 一 隔離體材料層310L的 材料相同的材料?？梢砸耘c第一隔離體材^牛層310L相同的方式4吏 用諸如TEOS的有機(jī)硅前體，或使用諸如硅烷(SiH4)的無機(jī)硅前 體和氧源(諸如02或03)通過化學(xué)氣相沉積或等離子化學(xué)氣相沉 積來形成第三隔離體材料層330L。
第一隔離體材料層310L的厚度一般在50埃到300埃的范圍 內(nèi)，而第二隔離體材坤+層320L的厚度一4殳在100埃到300埃的范 圍內(nèi)。第三隔離體材料層330L的厚度不是很關(guān)鍵的，因?yàn)槿魏纬?出的厚度一般將在用來形成隔離體的各向異性刻蝕(例如，凹蝕) 工藝期間^皮去除。然而，第三隔離體材料層330L的厚度可以在50 埃到300埃的范圍內(nèi)。在本發(fā)明的一個(gè)實(shí)施例中，第三隔離體材料 層330L具有的厚度大約等于第 一 隔離體材料層310L的厚度加上在 實(shí)施于第一隔離體材料層310L上的任何指定的過蝕工藝期間去除 的厚度。
參照圖4，通過等離子干法刻蝕工藝(例如，各向異性刻蝕或 凹蝕)來去除第三隔離體材料層330L。上述的等離子干法刻蝕工 藝可以使用包括諸如CHF3、 CF4或CH2F2的含氟氣體和諸如Ar的 惰性氣體的混合氣體，其中相對于刻蝕第二隔離體材料層320L, 該混合氣體對于刻蝕第三隔離體材料層330L可以具有高刻蝕選擇 率，以便第二隔離體材料層320L用作刻蝕阻擋層(etch stop layer )。 通過第一等離子干法刻蝕工藝，第一隔離體材料層310L、第二隔 離體材料層320L和第三隔離體材料層330L殘留在柵電極220a、 220b和220c的側(cè)壁上，并且第一隔離體材料層310L和第二隔離 體材料層320L殘留在半導(dǎo)體襯底100上。
參照圖5，通過濕法刻蝕工藝來去除第二隔離體材料層320L。 可以使用磷酸(H3P04)的水溶液實(shí)施該濕法刻蝕工藝，其中相對于刻蝕第一隔離體材料層310L,該磷酸的水溶液對于刻蝕第二隔 離體材料層320L具有高刻蝕選擇率。在一個(gè)實(shí)例中，濕法刻蝕工 藝的刻蝕選4奪率不小于大約1: 20，并且可以實(shí)施持續(xù)5分鐘到10 分鐘。
在第二隔離體材料層320L的刻蝕工藝期間可能產(chǎn)生微粒 (particle )。因此，在刻蝕第二隔離體材料層320L之后，可以使用 TMH、 H202和H20的混合水溶液來清洗半導(dǎo)體4于底100。用于清 洗半導(dǎo)體襯底100的溶液可以根據(jù)每份四甲基胺氫氧化物 (tetramethylammonium hydroxide ) ( TMH )的重量或體積、來包4舌1 份到5份的過氧化氫(H202 )和10份到100份的水(H20 )。例如， 清洗溶液可以具有TMH:H202:H20= 1:2.3:36.7的組成比，并且這樣 的清洗可以實(shí)施持續(xù)10分4中到30分4t。
在柵電極220a、 220b和220c的側(cè)壁上形成包括第一隔離體材 料層310L、第二隔離體材料層320L和第三隔離體材料層330L的 多層隔離體300， /人而完成柵極，并且在半導(dǎo)體襯底100上只殘留 第 一 隔離體材沖+層310L。
其后，為了形成晶體管400a、 400b和400c的源極端/漏極端 (source/drain terminal),實(shí)施4吏用4冊才及作為掩膜的離子注入工藝。 為了控制通過離子注入工藝注入至半導(dǎo)體襯底100中的雜質(zhì)離子的 深度，在離子注入工藝之前，去除第一隔離體材料層310L或可控 制地刻蝕第一隔離體材料層310L以使其具有指定的厚度。
僅在形成于半導(dǎo)體村底上的最下隔離體材料層上實(shí)施上述對 第一隔離體材料層310L的厚度控制，其中在半導(dǎo)體襯底上形成具 有不同工作電壓的晶體管，例如，低電壓晶體管400a、中電壓晶體 管400b和高電壓晶體管400c。例如，可以4又在高電壓晶體管400c 上實(shí)施對第一隔離體材料層310L的厚度控制。在這種情況下，在
12低電壓晶體管400a和中電壓晶體管400b的區(qū)域中的半導(dǎo)體襯底 100上使用諸如光刻膠的刻蝕掩膜圖樣，僅刻蝕高電壓晶體管400c 的有源區(qū)中的第 一隔離體材料層310L。
然而，本發(fā)明不限于形成刻蝕掩膜來控制第 一隔離體材料層 310L的厚度。例如，當(dāng)場合(occasion)需要時(shí)，可以省去刻蝕掩 膜圖樣而可以使用等離子千法刻蝕貫穿半導(dǎo)體村底100的整個(gè)表面 來控制第一隔離體材料層310L的厚度。
在制造根據(jù)本發(fā)明實(shí)施例的LCD驅(qū)動(dòng)IC的方法中，在柵電極 上層疊第 一隔離體材料層、第二隔離體材料層和第三隔離體材料 層，并且在其上實(shí)施等離子干法刻蝕和濕法刻蝕以選擇性去除第一 隔離體材料層、第二隔離體材料層以及(可選地)部分或全部第三 隔離體材料，從而在其中將形成源極/漏極區(qū)的有源區(qū)上控制第 一 隔 離體材料層的厚度。從而，控制了由離子注入工藝注入的雜質(zhì)離子 的深度，并且減少了這種注入深度的變化，并且因此使驅(qū)動(dòng)IC具 有高可靠性。
在不脫離本發(fā)明的精神和范圍內(nèi)可以作各種修改及變形，這對 于本領(lǐng)域的4支術(shù)人員而言是顯而易見的。因此，本發(fā)明意在涵蓋在 所附權(quán)利要求及其等同替換的范圍內(nèi)的對本發(fā)明的修改和變形。
權(quán)利要求
1. 一種制造LCD驅(qū)動(dòng)IC的方法，包括通過在半導(dǎo)體襯底上順序形成多個(gè)柵極絕緣膜和柵電極來在所述半導(dǎo)體襯底上形成多個(gè)柵極圖樣；順序沉積覆蓋所述柵電極的多個(gè)隔離體材料層；通過在所述多個(gè)隔離體材料層上實(shí)施凹蝕工藝來分別在所述柵電極的側(cè)壁上形成隔離體以便最下隔離體材料層在所述半導(dǎo)體襯底上殘留；以及刻蝕所述最下隔離體材料層以去除所述最下隔離體材料層或控制所述最下隔離體材料層的厚度。
2. 根據(jù)權(quán)利要求1所述的方法，其中，順序地沉積所述多個(gè)隔離體材料層包括順序地沉積第 一隔離體材料層、不同于所述第一 隔離體材料層的第二隔離體材料層、以及不同于所述第二隔離 體材料層的第三隔離體材料層。
3. 根據(jù)權(quán)利要求2所述的方法，其中，在所述柵電極的所述側(cè)壁 上形成所述隔離體包括在所述第三隔離體材料層上實(shí)施所述凹蝕工藝；以及通過濕法刻蝕去除所述暴露的第二隔離體材料層。
4. 根據(jù)權(quán)利要求3所述的方法，其中，在所述第一隔離體材料層 上的所述凹蝕工藝包括等離子干法刻蝕。
5. 根據(jù)權(quán)利要求3所述的方法，包括刻蝕所述最下隔離體材料層 以控制所述最下隔離體材料層的厚度。
6. 4艮據(jù)片又利要求5所述的方法，其中，通過干法刻蝕來控制所述 第 一 隔離體材料層的厚度。
7. 根據(jù)權(quán)利要求2所述的方法，其中，所述第一隔離體材料層、 第二隔離體材料層和第三隔離體材料層分別包含第 一氧化硅、 氮化硅和第二氧化硅。
8. 根據(jù)權(quán)利要求7所述的方法，其中，所述第一隔離體材料層和 所述第三隔離體材料層包括TEOS基氧化硅。
9. 根據(jù)權(quán)利要求5所述的方法，其中，所述濕法刻蝕包括使用選 自由氫氟酸(HF )、硝酸(HN03 )、醋酸(CH3COOH )和磷 酸(H3P04)組成的組中的至少一種酸的水溶液的刻蝕。
10. 根據(jù)權(quán)利要求3所述的方法，在去除所述暴露的第二隔離體材 料層之后，進(jìn)一步包括，清洗所述半導(dǎo)體襯底。
11. 根據(jù)權(quán)利要求10所述的方法，其中，使用具有四甲基胺氫氧 化物(TMH ) :H202:H20 = 1:2.3:36.7的組成比的清洗溶液來清 洗所述半導(dǎo)體襯底10分鐘到30分鐘。
12. 根據(jù)權(quán)利要求2所述的方法，其中，所述第一隔離體材料層具 有在50埃到300埃的范圍內(nèi)的厚度，而所述第二隔離體材料 層具有在100埃到300埃的范圍內(nèi)的厚度。
13. 根據(jù)權(quán)利要求1所述的方法，其中，所述多個(gè)斥冊才及圖樣包括在1.8V到5V電壓下工作的低電 壓晶體管柵極圖樣、在5V到15V電壓下工作的中電壓晶體管 才冊才及圖才羊和在15V到40V電壓下工作的高電壓晶體管初M及圖 樣。
14. 根據(jù)權(quán)利要求1所述的方法，其中，所述多個(gè)柵極圖樣包括具有第 一厚度的低電壓4冊極絕緣 層、具有比所述第 一厚度大的第二厚度的第二柵極絕緣層以及 具有比所述第二厚度大的第三厚度的第三柵極絕緣層。
15. 根據(jù)權(quán)利要求14所述的方法，其中，所述第一厚度是10埃到 30埃，所述第二厚度是100埃到150埃，而所述第三厚度是 700埃到細(xì)埃。
16. —種LCD驅(qū)動(dòng)IC,包括第一柵極絕緣膜，在所述LCD驅(qū)動(dòng)IC的低電壓區(qū)域中；第二柵極絕緣膜，在所述LCD驅(qū)動(dòng)IC的中電壓區(qū)域中；第三棚4及絕^彖膜，在所述LCD驅(qū)動(dòng)IC的高電壓區(qū)域中；第一柵電極、第二柵電極和第三柵電極，分別位于所述 第 一柵極絕緣膜、所述第二柵極絕緣膜和所述第三柵極絕緣膜 上；多層隔離體，位于所述第一4冊電4及、所述第二4冊電才及和 所述第三4冊電極的側(cè)壁上，所述多層隔離體包括最下隔離體 層、第二隔離體層和最上隔離體層，所述第二隔離體層基本上 由相對于所述最下隔離體層和所述最上隔離體層具有高刻蝕 選擇性的材料組成。
17. 根據(jù)權(quán)利要求16所述的LCD驅(qū)動(dòng)IC,其中，所述最下隔離 體層、所述第二隔離體層和所述最上隔離體層分別包括第 一氧 化石圭、氮化石圭和第二氧化石圭。
18. 根據(jù)權(quán)利要求17所述的LCD驅(qū)動(dòng)IC，其中，所述最下隔離 體材料層具有在50埃到300埃范圍內(nèi)的厚度，而所述第二隔 離體材料層具有在100埃到300埃范圍內(nèi)的厚度。
19. 根據(jù)權(quán)利要求16所述的LCD驅(qū)動(dòng)IC,其中，所述第一柵電 才及、所述第二才冊電4及和所述第三才冊電才及以及所述第一4冊才及絕綿^ 膜、所述第二棚4及絕纟彖膜和所述第三柵-極絕纟彖膜分別形成在 1.8V到5V電壓下工作的低電壓晶體管柵極圖樣、在5V到15V 電壓下工作的中電壓晶體管柵-才及圖才羊和在15V到40V電壓下 工作的高電壓晶體管柵極圖樣。
20. 根據(jù)權(quán)利要求16所述的LCD驅(qū)動(dòng)IC,其中，所述第一柵極 絕緣層具有10埃到30埃的第一厚度，所述第二柵極絕緣層具 有100埃到150埃的第二厚度，而所述第三柵-極絕緣層具有 700埃到800埃的第三厚度。
全文摘要
本發(fā)明披露了一種制造LCD驅(qū)動(dòng)IC的方法。該方法包括通過順序形成多個(gè)柵極絕緣膜和柵電極來在半導(dǎo)體襯底上形成多個(gè)柵極圖樣；順序沉積覆蓋柵電極的多個(gè)隔離體材料層；通過在多個(gè)隔離體材料層上實(shí)施凹蝕工藝來在柵電極的側(cè)壁上形成隔離體以便最下隔離體材料層在半導(dǎo)體襯底上殘留；以及通過刻蝕最下隔離體材料層來控制最下隔離體材料層的厚度(或去除最下隔離體材料層)。
文檔編號(hào)H01L21/8234GK101447455SQ20081017644
公開日2009年6月3日 申請日期2008年11月11日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者鄭沖耕 申請人:東部高科股份有限公司