專利名稱：在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝置與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對(duì)準(zhǔn)的裝置和方法，且特別是有關(guān)于一種在背面表面形成 對(duì)準(zhǔn)標(biāo)記的裝置和方法。
背景技術(shù)：
在制造一集成電路時(shí)，把每一被圖刻的層(patterned layer)與先前形成的 層對(duì)準(zhǔn)是很重要的，且其對(duì)準(zhǔn)的精確度至少得在某種可接受的誤差之內(nèi)。舉例 來(lái)說(shuō)，把上面涂有光刻膠(photoresist)的一基板放在一光刻室(如步進(jìn)機(jī)或 掃描儀)以圖刻各不同層。然后，用一光掩膜(mask)圖刻此光刻膠。由于被 圖刻的光刻膠極度要求放在下面被蝕刻的電路層的位置，因此需要把電路層的 位置對(duì)準(zhǔn)的非常精確。
又例如，為了使得基板與光掩膜對(duì)準(zhǔn)，于是用光學(xué)分析設(shè)備對(duì)光掩膜上某 種結(jié)構(gòu)的影像和基板上的某種結(jié)構(gòu)作比對(duì)。如果比對(duì)之后，發(fā)現(xiàn)此基板需要作 對(duì)準(zhǔn)時(shí)，可以用光學(xué)分析設(shè)備來(lái)對(duì)此基板作橫向移動(dòng)和(或)旋轉(zhuǎn)移動(dòng)。這類 對(duì)準(zhǔn)經(jīng)常需要比對(duì)基板邊緣上大量的位置，也就是說(shuō)需要比對(duì)基板上多個(gè)對(duì)準(zhǔn) 標(biāo)記。
雖然可以用所要制造的電路的一部分來(lái)作為對(duì)準(zhǔn)結(jié)構(gòu)，但是通常還是得形 成一個(gè)電路以外的特定結(jié)構(gòu)來(lái)作對(duì)準(zhǔn)。 一般稱此特定結(jié)構(gòu)為對(duì)準(zhǔn)標(biāo)記。這類對(duì) 準(zhǔn)標(biāo)記一般不會(huì)形成在晶片上有源集成電路區(qū)域(active integrate circuit area) 內(nèi)，而是形成在基板上為了封裝而在稍后會(huì)劃上線或格子的區(qū)域。
然而，這類對(duì)準(zhǔn)標(biāo)記會(huì)在稍后的處理步驟中被不透明的材料所覆蓋，因而 使得這類對(duì)準(zhǔn)標(biāo)記難以被光學(xué)分析設(shè)備所偵測(cè)到。因此，先前技術(shù)使用背面對(duì) 準(zhǔn)標(biāo)記來(lái)作對(duì)準(zhǔn)，其中形成此種背面對(duì)準(zhǔn)標(biāo)記的表面與形成有源電路用的表面 相反。然而，先前技術(shù)卻忽略了保護(hù)基板上形成有源電路用的光滑正面。此外， 先前技術(shù)的背面對(duì)準(zhǔn)標(biāo)記需要在處理基板正面的電路之前，對(duì)基板作額外的處 理(如形成保護(hù)層、沉積光刻膠(photoresist deposition)、圖刻(patterning)、蝕刻和移除這些額外增加的層)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝 置與方法，使光學(xué)分析設(shè)備容易偵測(cè)到該對(duì)準(zhǔn)標(biāo)記。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝置。此裝 置包含一集成電路和一對(duì)準(zhǔn)標(biāo)記。集成電路配置在一基板的第一區(qū)域，且此集 成電路有一第一表面和一第二表面，其中第一表面和第二表面是兩相對(duì)的主要 表面。對(duì)準(zhǔn)標(biāo)記配置在基板的第二區(qū)域并穿透此基板以延伸出第一表面和第二 表面。
本發(fā)明亦揭露一在背面表面形成對(duì)準(zhǔn)標(biāo)記的方法。此方法包含在第一基板 形成一凹槽，其中此第一基板包含兩相對(duì)的主要表面第一表面和第二表面。 其中，在第一表面的一第一區(qū)域配置多個(gè)晶體管，且在第一表面的一第二區(qū)域 形成此凹槽。然后，在凹槽填入一材料，并把此填入在凹槽內(nèi)的材料平坦化。 接下來(lái)，耦合第一基板和第二基板，使得第一基板的第一表面比第二表面更接 近一第二基板。然后，利用平坦化第二表面使第一基板薄化到至少暴露出凹槽 內(nèi)的材料。
本發(fā)明亦揭露另一在背面表面形成對(duì)準(zhǔn)標(biāo)記的方法。此方法包含以下步 驟在一第一基板上沉積一第一層。在此第一層上形成一第一孔。透過(guò)第一孔 蝕刻第一基板，以在第一基板上形成有一第一深度之一第一凹槽。在第一層形 成一第二孔，并透過(guò)第二孔蝕刻第一基板，以在第一基板形成有一第二深度之 一第二凹槽，其中第二深度略淺于第一深度。把一材料填入第一凹槽與第二凹 槽。平坦化第一凹槽與第二凹槽內(nèi)的材料。在第一凹槽和第二凹槽內(nèi)被平坦化 的材料上，沉積一第二層。耦合第一基板和一第二基板，并用第二層的至少一 個(gè)區(qū)域隔離第一基板和第二基板。利用平坦化第一基板的一背面表面把第一基 板至少薄化到暴露出第一凹槽中的材料。
通過(guò)本發(fā)明的在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝置與方法，可以使得對(duì)準(zhǔn)標(biāo)記 容易被光學(xué)分析設(shè)備所偵測(cè)到，并可在像素陣列制造過(guò)程中被精確地對(duì)準(zhǔn)，有
助于減少覆蓋誤差(overlay tolerance)，使得覆蓋誤差減少40nrn到數(shù)百nm。 此對(duì)準(zhǔn)標(biāo)記和(或)工藝亦可明顯的增進(jìn)像素表現(xiàn)。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，附圖
的詳細(xì)說(shuō)明如下
圖1A是依照本發(fā)明一較佳實(shí)施例的一種方法的部分流程圖； 圖IB是依照本發(fā)明一較佳實(shí)施例的一種方法的部分流程圖； 圖2A是在制造流程的中間步驟中，依照本發(fā)明一較佳實(shí)施例的裝置的一
部分的剖視圖2B是圖2A中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖2C是圖2B中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3A是在制造流程的中間歩驟中，依照本發(fā)明一較佳實(shí)施例的裝置的一 部分的剖視圖3B是圖3A中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3C是圖3B中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3D是圖3C中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3E是圖3D中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3F是圖3E中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3G是圖3F中的裝置在接下來(lái)的制造流程中的一剖示圖； 圖3H是圖3G中的裝置在接下來(lái)的制造流程中的一剖示圖4是依照本發(fā)明一較佳實(shí)施例的裝置的一部分的剖視圖； 圖5是依照本發(fā)明一較佳實(shí)施例的裝置的一部分的剖視圖6A是在制造流程的中間步驟中，依照本發(fā)明一較佳實(shí)施例的裝置的一 部分的剖視圖6B是圖6A中的裝置在接下來(lái)的制造流程中的一剖示圖。主要元件符號(hào)說(shuō)明
100:方法 385:運(yùn)送晶片
102 112:步驟 390:粘合層
115:方法 395:背面表面
120 138:步驟 400:裝置
200:裝置 400a:電路區(qū)域200a:電路區(qū)域400b:對(duì)準(zhǔn)標(biāo)記區(qū)域
200b:對(duì)準(zhǔn)標(biāo)記區(qū)域400c:像素區(qū)域
205:基板410:像素陣列
210--230:介電層415:背面表面
235、240:導(dǎo)電通道420:基板
245、250:導(dǎo)電連接層425:額外層
255:對(duì)準(zhǔn)標(biāo)記430:玻璃基板
257:末端435:對(duì)準(zhǔn)標(biāo)記
260:導(dǎo)電元件500:裝置
265:絕緣層500a:電路區(qū)域
270:頂層500b:對(duì)準(zhǔn)標(biāo)記區(qū)域
275:運(yùn)輸晶片500c:像素區(qū)域
280:背面表面510:像素陣列
300:裝置515:背面表面
300a:電路區(qū)域520:基板
300b::對(duì)準(zhǔn)標(biāo)記區(qū)域525:額外層
305:基板530:玻璃基板
307:前表面535:對(duì)準(zhǔn)標(biāo)記
310、315:層600:裝置
320:對(duì)準(zhǔn)標(biāo)記凹槽600a:電路區(qū)域
325:層600b:對(duì)準(zhǔn)標(biāo)記區(qū)域
330:淺溝槽隔離凹槽600c:像素區(qū)域
335:絕緣層615:背面表面
340:淺溝槽隔離特征620:基板
345:對(duì)準(zhǔn)標(biāo)記630:保護(hù)層
347:末端635:對(duì)準(zhǔn)標(biāo)記
350:裝置637:末端
355:連接結(jié)構(gòu)640:光刻層
360:柵極電極D:突出的高度
365:源極/漏極接點(diǎn)Dl:淺溝槽隔離凹槽的深度370:導(dǎo)電通道
375:介電層 380:頂層
D2:對(duì)準(zhǔn)標(biāo)記凹槽的深度 D3:突出的高度 D4:突出的高度
具體實(shí)施例方式
接下來(lái)的揭露提供了數(shù)個(gè)不同的實(shí)施方式，或?qū)嵤┏龈鞣N不同實(shí)施方式的 特征的例子來(lái)。以下簡(jiǎn)要的將本揭露用幾個(gè)較佳的實(shí)施例作敘述。這些僅僅只 是一些較佳的例子，并非用來(lái)限定本揭露的范圍。此外，本揭露會(huì)在各例子中 重復(fù)的使用某些編號(hào)或名詞。重復(fù)使用的目的是了使描述更加簡(jiǎn)單且清楚，并 不代表著各實(shí)施例或設(shè)定之間有著緊密的相關(guān)性。此外， 一第二特征采納了一 第一特征上的某些敘述可能表示著第一與第二特征有著共通點(diǎn)，但也可能在某 些實(shí)施例中，因?yàn)樵诘诙卣髦屑尤肓祟~外的特征使得其與第一特征有著極大 的差別。
參照?qǐng)D1A，其是依照本發(fā)明一較佳實(shí)施例的一種方法100的部分流程圖。 此方法100為本發(fā)明中一種形成對(duì)準(zhǔn)標(biāo)記方法的其中一部分，且此方法100 可與本揭露中繪示在其它附圖的方法結(jié)合。此方法100亦可結(jié)合稍后提到的線 末端(back-end-of-the-line， BEOL)工藝。
方法100中的步驟102包含在一硅基板和(或)其它半導(dǎo)體晶片上形成一 個(gè)或多個(gè)凹槽。此基板包含第一表面和第二表面，其中此第一和第二表面為基 板上兩相對(duì)的主要表面。 一個(gè)或多個(gè)晶體管配置于第一表面的一第一區(qū)域，而 步驟102所形成的凹槽被形成在第一表面的一第二區(qū)域。舉例來(lái)說(shuō)，第一區(qū)域 為一可配置有源電路(active circuitry)的區(qū)域，而第二區(qū)域則完全沒(méi)有配置此 類的有源電路。且部分的第二區(qū)域至少配置此基板或晶片的一劃線區(qū)或方格 區(qū)。
步驟102所形成的這些凹槽的形狀分別可以是一圓形、三角形、細(xì)長(zhǎng)狀或 其它形狀或圖形，且這些凹槽可被聚集形成格子、陣列(array)、圓形、三角 形、細(xì)長(zhǎng)狀或其它規(guī)則或不規(guī)則的形狀或圖形。當(dāng)不只一個(gè)凹槽被形成在一特 定的區(qū)域里時(shí)，凹槽的數(shù)量可為4個(gè)、6個(gè)或任何其它數(shù)量。
步驟104為方法100中非必要的步驟。步驟104包含用一絕緣材料在凹槽 的內(nèi)層形成內(nèi)襯。步驟104可以用來(lái)把形成在凹槽內(nèi)的對(duì)準(zhǔn)標(biāo)記與周圍的電路絕緣，防止對(duì)準(zhǔn)標(biāo)記之間的擴(kuò)散，使得對(duì)準(zhǔn)標(biāo)記緊粘在凹槽內(nèi)，和(或)其它 目的。然后，方法100的步驟106中包含用一填入材料來(lái)填滿有內(nèi)襯或無(wú)內(nèi)襯 的凹槽。此填入材料包含鎢、其它導(dǎo)電的材料和(或)其它材料。
接下來(lái)，在步驟108中，用一平坦化工藝流程來(lái)移除超出填入范圍的填入 材料。舉例來(lái)說(shuō)，步驟108包含化學(xué)機(jī)械研磨法(chemical-mechanical planarization， CMP)、濕蝕刻工藝流程、干蝕刻、和其它工藝流程中的其中一 個(gè)或多個(gè)工藝流程。此平坦化工藝可利用先前的沉積層來(lái)當(dāng)平坦化工藝的停止 點(diǎn)，另外亦可選擇性或額外的利用時(shí)間和(或)其它操作參數(shù)(或特征)來(lái)當(dāng) 作停止平坦化工藝的依據(jù)。
方法100的步驟110中，用晶片粘合和(或) 一個(gè)或多個(gè)其它工藝流程把 基板與一額外的基板或晶片(如一運(yùn)送晶片)作耦合。舉例來(lái)說(shuō)，翻轉(zhuǎn)原先的 基板，以把對(duì)準(zhǔn)標(biāo)記凹槽所在的表面與此額外的基板作粘合?；迳蠈?duì)準(zhǔn)標(biāo)記 凹槽所在的表面會(huì)直接與此額外的基板粘合，或至少在其中一個(gè)基板上，形成 一個(gè)或多個(gè)粘合層用以耦合此兩個(gè)基板。
接下來(lái)的步驟112中，利用平坦化基板的背面表面，以把形成對(duì)準(zhǔn)標(biāo)記的 基板薄化到至少暴露出凹槽中的對(duì)準(zhǔn)標(biāo)記材料。其中，薄化基板的步驟可由化 學(xué)機(jī)械研磨法、研磨工藝、濕或干蝕刻處理和(或)其它工藝流程中的一個(gè)或 多個(gè)處理方法來(lái)完成。此薄化處理不僅可以使對(duì)準(zhǔn)標(biāo)記暴露出來(lái)，也可以使得 對(duì)準(zhǔn)標(biāo)記延伸而突出被薄化之后的基板背面表面。例如，透過(guò)此薄化處理使得 對(duì)準(zhǔn)標(biāo)記延伸而突出背面表面約5nm到約2000nm之間，而使對(duì)準(zhǔn)標(biāo)記的光學(xué) 偵測(cè)特征更容易被偵測(cè)到。在此實(shí)施例中，形成對(duì)準(zhǔn)標(biāo)記用的填入材料對(duì)于化 學(xué)機(jī)械研磨法、蝕刻或其它平坦化工藝的阻抗比該第一基板和該第二基板的至 少其中之一的一大部分區(qū)域?qū)τ诨瘜W(xué)機(jī)械研磨法、蝕刻或其它平坦化工藝的阻 抗高。但是，此薄化工藝可以用來(lái)使得對(duì)準(zhǔn)標(biāo)記所暴露出的表面與此基板被薄 化的背面表面大體上在同一個(gè)平面上。
參照?qǐng)D1B，其是依照本發(fā)明一較佳實(shí)施例的一種方法115的流程圖。此 方法115為本發(fā)明的一種形成對(duì)準(zhǔn)標(biāo)記方法的其中一部分，且此方法115可與 本揭露中的繪示在其它附圖的方法結(jié)合。此方法115與圖1A中的方法100有 部分相似。實(shí)際上，本揭露中的數(shù)個(gè)實(shí)施例是由圖1A中的方法100和圖1B 中的方法115的其中數(shù)個(gè)步驟結(jié)合而成。此方法115亦可結(jié)合稍后提到的線前端(front-end-of-the-line, FEOL)工藝。
方法115中的步驟120包含用沉積或其它方法以在一硅基板或其它半導(dǎo)體 晶片上形成一層。此層為一犧牲層(sacrificial layer)，僅僅只是為了工藝流 程而暫時(shí)形成，在稍后的工藝步驟中即會(huì)把此層完全的移除。
接下來(lái)的步驟122中，形成一對(duì)準(zhǔn)標(biāo)記圖形在步驟120所形成的層之上。 舉例來(lái)說(shuō)，此對(duì)準(zhǔn)標(biāo)記圖形可包含一個(gè)或多個(gè)洞，且每個(gè)洞皆穿透步驟120 所形成的層而使得下層基板的表面暴露出來(lái)。每個(gè)洞皆為圓形以使得每個(gè)洞在 步驟120所形成的層里面形成一圓柱狀的空間。另外，每個(gè)洞亦可為其它形狀 或圖形，如三角形、細(xì)長(zhǎng)狀或其它非圓形的形狀或圖形。當(dāng)對(duì)準(zhǔn)標(biāo)記為多個(gè)孔 所組合而成的，這些孔可被聚集而形成格子、直線、圓形、或其它圖形。
方法115亦包含一步驟124，其中此步驟124包含透過(guò)步驟122所形成的 一個(gè)或多個(gè)孔來(lái)蝕刻此基板，以形成一個(gè)或多個(gè)延伸入此基板的對(duì)準(zhǔn)標(biāo)記凹 槽。舉例來(lái)說(shuō)，此包含對(duì)準(zhǔn)標(biāo)記圖形的層會(huì)被用來(lái)作為光掩膜，以使得此層上 的一個(gè)或多個(gè)孔被轉(zhuǎn)換成基板上的一個(gè)或多個(gè)相對(duì)應(yīng)的對(duì)準(zhǔn)標(biāo)記凹槽。
在接下來(lái)的步驟126中，形成一淺溝槽隔離(Shallow Trench Isolation, STI) 圖形在步驟120所形成的層上。舉例來(lái)說(shuō)，淺溝槽隔離圖形包含一或多個(gè)洞， 其中每個(gè)洞皆延伸穿透步驟120所形成的層而使得下層基板的表面暴露出來(lái)。 每一個(gè)洞可個(gè)別為圓形、三角形或其它形狀或圖形。
步驟115亦包含步驟128，其中此步驟128包含透過(guò)一個(gè)或多個(gè)步驟126 所形成的洞來(lái)蝕刻此基板，以形成一個(gè)或多個(gè)延伸入基板的淺溝槽隔離凹槽。 舉例來(lái)說(shuō)，包含淺溝槽隔離圖形(和對(duì)準(zhǔn)標(biāo)記圖形)的層會(huì)被用來(lái)當(dāng)作光掩膜， 以使得此層上的一個(gè)或多個(gè)孔被轉(zhuǎn)換成基板上的一個(gè)或多個(gè)相對(duì)應(yīng)的淺溝槽 隔離凹槽。或者是，移除或填滿用來(lái)形成對(duì)準(zhǔn)標(biāo)記凹槽的光掩膜的層，然后形 成一額外的層，并對(duì)此額外形成的層加以圖刻，以作為形成淺溝槽隔離凹槽用 的光掩膜，使得此額外形成的層上的一個(gè)或多個(gè)孔被轉(zhuǎn)換成基板上的一個(gè)或多 個(gè)相對(duì)應(yīng)的淺溝槽隔離凹槽。其中，步驟124所形成的對(duì)準(zhǔn)標(biāo)記凹槽的深度為 一第一深度，而上述步驟128的任一實(shí)施例所形成的淺溝槽隔離凹槽的深度為 一第二深度，其中第二深度略淺于第一深度。舉例來(lái)說(shuō)，對(duì)準(zhǔn)標(biāo)記凹槽的深度 是淺溝槽隔離凹槽深度的兩倍、三倍、五倍、十倍或更多。淺溝槽隔離凹槽的 深度依據(jù)淺溝槽隔離特征的需求去設(shè)定的。相較之下，對(duì)準(zhǔn)標(biāo)記凹槽的深度會(huì)比淺溝槽隔離凹槽的深度深很多。
步驟122到步驟124中的圖刻所形成的對(duì)準(zhǔn)標(biāo)記凹槽被形成在基板的第二 區(qū)域，而步驟126到128所形成的淺溝槽隔離凹槽被形成在基板的第一區(qū)域。 舉例來(lái)說(shuō)，第一區(qū)域?yàn)橐豢膳渲糜性措娐返膮^(qū)域，而第二區(qū)域則完全沒(méi)有配置 此類的有源電路。部分的第二區(qū)域至少配置此基板或晶片的一劃線區(qū)或方格 區(qū)。
接下來(lái)的步驟130中，把一材料填入到步驟124所形成的對(duì)準(zhǔn)標(biāo)記凹槽和 步驟128所形成的淺溝槽隔離凹槽中。此材料包含一個(gè)或多個(gè)介電質(zhì)，如二氧 化硅或其它介電值。在把一材料填入到步驟124所形成的對(duì)準(zhǔn)標(biāo)記凹槽和在步 驟128所形成的淺溝槽隔離凹槽之前，方法115亦包含一非必要步驟，用以在 步驟124所形成的對(duì)準(zhǔn)標(biāo)記凹槽和在步驟128所形成的淺溝槽隔離凹槽的內(nèi)層 形成一或多層內(nèi)襯。舉例來(lái)說(shuō)，此種內(nèi)襯的材料可以用來(lái)改善凹槽與填入材料 的粘合、防止填入材料在基板上擴(kuò)散、調(diào)整對(duì)準(zhǔn)標(biāo)記或淺溝槽隔離特征的導(dǎo)電 率或電阻率、和(或)本揭露范圍內(nèi)的其它目的。
然后，步驟132中，平坦化對(duì)準(zhǔn)標(biāo)記凹槽和(或)淺溝槽隔離凹槽內(nèi)的填入 材料，以移除上述凹槽中或形成凹槽的基板的表面上多余的填入材料。此平坦 化處理包含化學(xué)機(jī)械研磨法、研磨、濕或干蝕刻處理和(或)其它移除材料工 藝中的一個(gè)或多個(gè)處理方法。然后，即可完成電路制造(步驟134)。
方法115還包含數(shù)個(gè)接下來(lái)的步驟134，用以完成基板上的電路制造，如 在淺溝槽隔離特征之間形成一個(gè)或多個(gè)晶體管或其它有源或無(wú)源電路元件。舉
例來(lái)說(shuō)，隨著當(dāng)時(shí)科技技術(shù)，可以用傳統(tǒng)或未來(lái)發(fā)展出來(lái)的互補(bǔ)式金屬-氧化 層—半導(dǎo)體禾卩連接結(jié)構(gòu)工藝(complementary metal-oxide-semiconductor, CMOS) 形成一集成電路，其中在淺溝槽隔離特征之間的單元包含p型金屬氧化物半導(dǎo) 體(p陽(yáng)channel metal-oxide-semiconductor， PMOS)禾fl n型金屬氧化物半導(dǎo)體 (n-channel metal-oxide-semiconductor, NMOS)的晶體管裝置。
然后，在接下來(lái)的步驟136中，用晶片粘合和(或) 一個(gè)或多個(gè)其它工藝， 把基板與一額外的基板或晶片(如一運(yùn)送晶片)粘合或耦合。舉例來(lái)說(shuō)，原先 的基板會(huì)被翻轉(zhuǎn)，以使得形成對(duì)準(zhǔn)標(biāo)記和淺溝槽隔離的凹槽的表面與此額外的 基板作粘合?；迳嫌脕?lái)形成對(duì)準(zhǔn)標(biāo)記凹槽和淺溝槽隔離特征凹槽的表面會(huì)直 接與此額外的基板粘合，或至少在其中一個(gè)基板上，形成一個(gè)或多個(gè)粘合層以耦合此兩個(gè)基板。
在接下來(lái)的步驟138中，利用平坦化基板的背面表面，以把形成對(duì)準(zhǔn)標(biāo)記、 淺溝槽隔離特征和電路的基板薄化到至少暴露出凹槽中的對(duì)準(zhǔn)標(biāo)記材料。其 中，薄化基板的步驟可由化學(xué)機(jī)械研磨法、研磨工藝、濕或干蝕刻處理和(或) 其它工藝中的一個(gè)或多個(gè)處理方法來(lái)完成。此薄化處理不僅可以使對(duì)準(zhǔn)標(biāo)記暴 露出來(lái)，也可以使得對(duì)準(zhǔn)標(biāo)記延伸而突出被薄化之后的基板背面表面。例如，
透過(guò)此薄化處理使得對(duì)準(zhǔn)標(biāo)記延伸而突出背面表面約5nm到約2000nm之間，
而使對(duì)準(zhǔn)標(biāo)記的光學(xué)偵測(cè)特征更容易被偵測(cè)到。在此實(shí)施例中，化學(xué)機(jī)械研磨
法、蝕刻或其它平坦化流程中，形成對(duì)準(zhǔn)標(biāo)記用的填入材料對(duì)于化學(xué)機(jī)械研磨
法、蝕刻或其它平坦化工藝的阻抗比該第一基板和該第二基板的至少其中之一
的一大部分區(qū)域?qū)τ诨瘜W(xué)機(jī)械研磨法、蝕刻或其它平坦化工藝的阻抗高。但是，
此薄化工藝可以用來(lái)使得對(duì)準(zhǔn)標(biāo)記所暴露出的表面與此基板被薄化的背面表
面大體上在同一個(gè)平面上。
如上述，步驟120所形成的層包含暫時(shí)形成以作為形成對(duì)準(zhǔn)標(biāo)記和(或) 淺溝槽隔離凹槽所需的光掩膜用的一或多個(gè)犧牲層(sacrificiallayer)。因此， 方法115還包含移除此一或多個(gè)犧牲層的步驟。其中移除此一或多個(gè)犧牲層的 步驟可以在形成一額外的層(如用來(lái)晶片粘合的層)在對(duì)準(zhǔn)標(biāo)記和(或)淺溝槽 隔離特征上、耦合兩基板、或薄化有集成電路的基板背面表面以上任一步驟之
、'-目U。
在移除一或多個(gè)犧牲層之后，在每一對(duì)準(zhǔn)標(biāo)記凹槽和淺溝槽隔離凹槽內(nèi)的 材料(如對(duì)準(zhǔn)標(biāo)記和淺溝槽隔離特征)從基板往一第一方向延伸突出，而對(duì)準(zhǔn) 標(biāo)記凹槽內(nèi)的材料亦會(huì)從基板往一第二方向延伸突出，其中第一方向和第二方 向大體上是相反的。舉例來(lái)說(shuō)，對(duì)準(zhǔn)標(biāo)記延伸突出基板的背面表面，同時(shí)對(duì)準(zhǔn) 標(biāo)記和淺溝槽隔離特征往一相反的方向(也就是基板的前表面)延伸突出。或 者是，不管對(duì)準(zhǔn)標(biāo)記是否延伸突出基板的背面表面，僅有淺溝槽隔離特征從基 板的前表面延伸突出，或是僅有對(duì)準(zhǔn)標(biāo)記從基板的前表面延伸突出。
圖2A是在制造流程的中間步驟中，依照本發(fā)明一較佳實(shí)施例的裝置200 的一部分的剖視圖。圖2B和圖2C是圖2A中的裝置200在制造流程的接下來(lái) 的步驟中的剖視圖。裝置200是由圖1A的方法100和(或)圖1B的方法115 中的一和(或)數(shù)個(gè)步驟結(jié)合而成的制造方法所形成。裝置200包含一個(gè)或多個(gè)電路區(qū)域200a和一個(gè)或多個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域200b。 電路區(qū)域200a分別或結(jié)合起來(lái)包含一個(gè)或多個(gè)集成電路，其中集成電路包含 多個(gè)晶體管、其它有源電路元件、禾D (或)無(wú)源電路元件(如電阻元件)，且這 些晶體管、其它有源電路元件、和(或)無(wú)源電路元件以一連接結(jié)構(gòu)連接著。 這些電路可以為傳統(tǒng)電路或未來(lái)發(fā)展出來(lái)的電路。對(duì)準(zhǔn)標(biāo)記區(qū)域200b可以包 含或不包含上述的電路或電路元件，但是每個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域200b皆包含一或 多個(gè)對(duì)準(zhǔn)或覆蓋在對(duì)準(zhǔn)標(biāo)記區(qū)域200b上的標(biāo)記(在此為了簡(jiǎn)化而統(tǒng)稱為對(duì)準(zhǔn) 標(biāo)記，而非限定本揭露的范圍)。 一或多個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域200b至少包含數(shù)個(gè) 劃線區(qū)，其中在封裝之前，形成在這些對(duì)準(zhǔn)標(biāo)記區(qū)域200b的特征會(huì)在劃線工 藝(用以與電路區(qū)域200a作分隔的工藝)時(shí)被摧毀。
在圖2A中的制造步驟中，一或多個(gè)集成電路已經(jīng)被部分的形成在基板205 的電路區(qū)域200a上。舉例來(lái)說(shuō)，源極/漏極區(qū)域、滲入井、和(或)其它電路 元件已經(jīng)被用傳統(tǒng)或未來(lái)發(fā)展出的制造流程定義在基板205上。此類的元件亦 已經(jīng)被用傳統(tǒng)或未來(lái)發(fā)展出的制造流程的一連接結(jié)構(gòu)部分或完全的做好連接。 亦或，全部或部分連接結(jié)構(gòu)可以在對(duì)準(zhǔn)標(biāo)記和(或)以下所述其它特征形成的 同時(shí)或之后形成。如此一來(lái)，圖2A到圖2C是對(duì)準(zhǔn)標(biāo)記制造方法可以適用于 線末端(back-end-of-the-line， BEOL)工藝。圖2A到圖2C中的裝置200a是 依據(jù)圖1A中的方法100而整合入現(xiàn)存的線末端工藝的實(shí)施例。
參照?qǐng)D2A。裝置200包含數(shù)個(gè)介電層210、 215、 220、 225、 230，數(shù)個(gè) 導(dǎo)電通道235、 240，數(shù)個(gè)導(dǎo)電連接層245、 250， 一對(duì)準(zhǔn)標(biāo)記255，和導(dǎo)電元 件260。介電層包含硅介電質(zhì)、氟硅酸鹽玻璃(fluorosilicate glass, FSG)、磷 硅酸鹽玻璃(phosphosilicate glass, PSG)、低介電值介電質(zhì)材料(low-k dielectric materials)、其它傳統(tǒng)金屬層間介電質(zhì)(inter-metal dielectric, IMD)材料和(或) 其它介電質(zhì)材料，且此介電層可由化學(xué)氣相沉積(chemical vapor deposition, CVD)、物理氣相沉積(physical vapor deposition, PVD)、高密度等離子(high density plasma, HDP)沉積、等離子增強(qiáng)化學(xué)氣相沉積(plasma-enhanced CVD， PECVD)和(或)其它工藝沉積而成。 一或多層抗反射涂層(antireflective coating, ARC)和(或)底部抗反射層(bottom-ARC， BARC)會(huì)被形成在介 電層210、 215、 220、 225、 230的相鄰各層之間(未示于圖2A)。
導(dǎo)電通道235、 240和導(dǎo)電連接層245、 250皆包含鎢、銅和(或)其它導(dǎo)
14電金屬，且可用化學(xué)氣相沉積把導(dǎo)電通道235、 240和導(dǎo)電連接層245、 250 沉積到介電層210、 215、 220、 225、 230中相對(duì)應(yīng)的凹槽或孔。在形成一或多 個(gè)導(dǎo)電通道235、 240和導(dǎo)電連接層245、 250之前，會(huì)先形成一或多個(gè)包含鈦 (titanium)、 一氮化鈦(titanium nitride)和(或)其它材料的層，用以改善 導(dǎo)電通道235、 240和導(dǎo)電連接層245、 250與周圍的介電層210、 215、 220、 225、 230之間的粘合。
對(duì)準(zhǔn)標(biāo)記255和導(dǎo)電元件260與導(dǎo)電通道235、 240和導(dǎo)電連接層245、 250的制造方法與組成成份大致相同。然而，如圖2A所示，形成對(duì)準(zhǔn)標(biāo)記255 的步驟還包含在填入鎢和(或)其它金屬的步驟之前，沉積形成一絕緣內(nèi)襯 265。絕緣內(nèi)襯265包含鈦、 一氮化鈦、氮氧化硅和(或)其它材料，且用化 學(xué)氣相沉積、物理氣相沉積和(或)其它工藝來(lái)沉積形成絕緣內(nèi)襯265。
在此實(shí)施例中，圖2A的各特征形成的順序?yàn)?1)在基板205上形成 介電層210，然后圖刻此介電層210，以在電路區(qū)域210a和對(duì)準(zhǔn)標(biāo)記區(qū)域200b 上形成數(shù)個(gè)孔；(2)在對(duì)準(zhǔn)標(biāo)記區(qū)域200b的介電層210的孔內(nèi)，加入絕緣內(nèi) 襯265; (3)在對(duì)準(zhǔn)標(biāo)記區(qū)域200b的介電層210的已加入絕緣內(nèi)襯的孔和在 電路區(qū)域200a的介電層210的孔內(nèi)，填入導(dǎo)電材料以形成對(duì)準(zhǔn)標(biāo)記255和導(dǎo) 電通道235; (4)平坦化導(dǎo)電通道235和對(duì)準(zhǔn)標(biāo)記255 (以及介電層210的上 表面)；(5)形成介電層215，并圖刻此介電層215以在電路區(qū)域200a和對(duì) 準(zhǔn)標(biāo)記區(qū)域200b上形成數(shù)個(gè)孔，然后把導(dǎo)電材料填入所形成的孔，以形成導(dǎo) 電連接層245和導(dǎo)電元件260; (6)形成介電層215，并圖刻此介電層215， 以在電路區(qū)域200a和對(duì)準(zhǔn)標(biāo)記區(qū)域200b上形成數(shù)個(gè)孔，然后把導(dǎo)電材料填入 所形成的孔，以形成導(dǎo)電通道240; (7)形成介電層225，并圖刻此介電層 225，以在電路區(qū)域200a上形成孔，然后把導(dǎo)電材料填入所形成的孔，以形成 導(dǎo)電連接層250; (8)形成介電層230。
裝置200亦包含一頂層270，其中此頂層包含氧化物和(或)其它材料。 此頂層270用來(lái)協(xié)助接下來(lái)的晶片粘合的步驟。此頂層270亦可取代介電層 230。
圖2B是圖2A中的裝置200在接下來(lái)的制造流程中的一剖示圖。在圖2B 所示的制造階段中，裝置200已經(jīng)被翻轉(zhuǎn)(相對(duì)于頁(yè)面來(lái)說(shuō)，此裝置200被垂 直翻轉(zhuǎn))且與一運(yùn)送晶片(carrier wafer) 275耦合。此類的耦合是透過(guò)一或多個(gè)傳統(tǒng)或未來(lái)發(fā)展出的晶片粘合工藝和(或)其它耦合方法而完成的，此 耦合方法包含粘合、化學(xué)粘合、熱活化、固化、超音波粘合和(或)其它可用 來(lái)耦合的方法。
圖2C是圖2B中的裝置200在接下來(lái)的制造流程中的一剖示圖。在圖2C 所示的制造階段中，基板205的背面表面280被薄化到暴露出先前填入的對(duì)準(zhǔn) 標(biāo)記255的一末端257。此薄化處理可以透過(guò)化學(xué)機(jī)械研磨法、研磨、濕蝕刻、 干蝕刻處理和(或)其它移除材料工藝中的一個(gè)或多個(gè)處理方法來(lái)完成。此薄 化處理把對(duì)準(zhǔn)標(biāo)記255的末端257暴露出來(lái)，以使得末端257與基板205的背 面表面280在同一個(gè)平面上。然而，如圖2C中的實(shí)施例所示，可以用薄化處 理，使得末端257以一高度D延伸而突出基板205的背面表面280之上。此 突出的高度D的范圍為約5nm到約2000nm，然而其它的值亦在本發(fā)明的范圍 內(nèi)。
圖3A是依照本發(fā)明一較佳實(shí)施例在制造流程的中間歩驟中，裝置300的 至少一部分的一剖視圖。圖3B到圖3H是圖3A中的裝置300在制造流程的接 下來(lái)的歩驟中的剖面圖。裝置300是由圖1A的方法IOO和(或)圖1B的方 法115中的一和(或)數(shù)個(gè)步驟結(jié)合而成的制造方法所形成。
裝置300包含一個(gè)或多過(guò)電路區(qū)域300a和一個(gè)或多個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域300b。 電路區(qū)域300a分別或結(jié)合起來(lái)包含一個(gè)或多個(gè)集成電路，其中集成電路包含 多個(gè)晶體管、其它有源電路元件、和(或)無(wú)源電路元件(如電阻元件)，且這 些晶體管、其它有源電路元件、和(或)無(wú)源電路元件以一連接結(jié)構(gòu)連接著。 這些電路可以為傳統(tǒng)電路或未來(lái)發(fā)展出來(lái)的電路。對(duì)準(zhǔn)標(biāo)記區(qū)域300b可以包 含或不包含上述的電路或電路元件，但是每個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域300b皆包含一或 多個(gè)對(duì)準(zhǔn)或覆蓋在對(duì)準(zhǔn)標(biāo)記區(qū)域300b上的標(biāo)記(在此為了簡(jiǎn)化而統(tǒng)稱為對(duì)準(zhǔn) 標(biāo)記，而非限定本揭露的范圍)。 一或多個(gè)對(duì)準(zhǔn)標(biāo)記區(qū)域300b至少包含數(shù)個(gè) 劃線區(qū)，其中在封裝之前，形成在這些對(duì)準(zhǔn)標(biāo)記區(qū)域300b的特征會(huì)在劃線工 藝(用以與電路區(qū)域300a作分隔的工藝)時(shí)被摧毀。
在圖3A所示的制造階段中，電路區(qū)域300a的其中一個(gè)或數(shù)個(gè)集成電路 還未被形成。舉例來(lái)說(shuō)，基板305上的源極/漏極、滲入井、和(或)其它電 路元件還未被定義。如此一來(lái)，繪示在圖3A到圖3H的對(duì)準(zhǔn)標(biāo)記制造方法可 以用于線前端(front-end-of-the-line,FEOL)工藝。在本揭露中，繪示在圖3A到圖3H的裝置300a為圖IB的方法115的一實(shí)施例。因此，在圖3A到圖3H 所示的制造步驟和(或)參考到上述圖1B的方法115的實(shí)施例可以被整合入 現(xiàn)存在其它半導(dǎo)體裝置工藝的線前端的處理。
參照?qǐng)D3A，裝置300包含形成在基板305之上的層310和315?；?05 的組成成份和制造方法與上述基板205大致相同。層310和315包含光刻膠、 二氧化硅、氟硅酸鹽玻璃、磷硅酸鹽玻璃、低介電值介電質(zhì)材料、其它傳統(tǒng)金 屬層間介電質(zhì)材料和(或)其它介電質(zhì)材料，且此介電層可由化學(xué)氣相沉積、 物理氣相沉積、高密度等離子沉積、等離子增強(qiáng)化學(xué)氣相沉積和(或)其它工 藝沉積而成。層310的組成成份和制造方法與繪示在圖2A到圖2C中的介電 層大致相同。然而，在此實(shí)施例中，層315是一光刻層或其它光掩膜，用以在 基板305上形成對(duì)準(zhǔn)標(biāo)記凹槽320。層310用來(lái)當(dāng)為了制造流程而暫時(shí)形成， 并會(huì)在稍后移除的一犧牲層。 一或多層抗反射涂層和(或)底部抗反射層會(huì)被 形成在層310和315的至少其中之一的上面或下面(未示于圖3A)。
在圖3A中，對(duì)層315圖刻以形成多個(gè)孔，然后圖刻穿透層310，使得孔 的圖樣轉(zhuǎn)換到基板305上，以在基板305上形成對(duì)準(zhǔn)標(biāo)記凹槽320。舉例來(lái)說(shuō)， 此類的圖刻和圖刻轉(zhuǎn)換是透過(guò)等向性蝕刻(isotropic etching)和(或)非等向 性蝕刻(anisotropic etching)。對(duì)準(zhǔn)標(biāo)記凹槽320的內(nèi)層的一頭逐漸尖細(xì)(如 圖3A)。然而在其它實(shí)施例中，對(duì)準(zhǔn)標(biāo)記凹槽320的內(nèi)層大致上垂直于基板 的前表面和(或)層310、 315的表面。
圖3B是圖3A中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3B 所示的制造階段中，裝置300中的層315被移除，在層310之上形成另一層 325，并在基板305上形成數(shù)個(gè)淺溝槽隔離凹槽330。其中，層325可為一介 電層或光刻層，且層325的組成成份與制造方法與圖3A中的層315大致相同。 對(duì)層325作圖刻而形成數(shù)個(gè)孔，然后透過(guò)層310上的孔對(duì)基板305作圖刻，使 得孔的圖樣轉(zhuǎn)換到基板305上，以在基板305上形成淺溝槽隔離凹槽330。舉 例來(lái)說(shuō)，此類的圖刻和圖刻轉(zhuǎn)換是透過(guò)等向性蝕刻(isotropic etching)和(或) 非等向性蝕刻(anisotropic etching)。淺溝槽隔離凹槽330的內(nèi)層的一頭逐漸 尖細(xì)(如圖3A)。然而在其它實(shí)施例中，淺溝槽隔離凹槽330的內(nèi)層大致上 垂直于基板的前表面和(或)層310、 325的表面。
如圖3B所示，淺溝槽隔離凹槽330的深度Dl略淺于對(duì)準(zhǔn)標(biāo)記溝槽320的深度D2。舉例來(lái)說(shuō)，深度D2會(huì)是深度D1的兩倍、三倍、五倍、十倍或甚 至更多。然而，深度D1和D2之間的關(guān)是并不只限于本揭露。在一實(shí)施例中， 對(duì)準(zhǔn)標(biāo)記凹槽320的深度D2為一既定的深度，或可以使稍后薄化以暴露出此 對(duì)準(zhǔn)標(biāo)記凹槽所需的最小深度。然而，淺溝槽隔離凹槽330的深度D1必須夠 淺，以使得淺溝槽隔離凹槽330不會(huì)因?yàn)楸』鴱幕?05的背面表面暴露出 來(lái)。在一實(shí)施例中，淺溝槽隔離凹槽的深度Dl僅僅足夠隔離電路區(qū)域300a 內(nèi)相鄰的有源電路。然而，其它的深度亦包含在本揭露的范圍之內(nèi)。
圖3C是圖3B中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3C 所示的制造階段中，裝置300中的層325被移除，并在對(duì)準(zhǔn)標(biāo)記凹槽320和淺 溝槽隔離凹槽330上(也可以說(shuō)是在層310之上)形成一絕緣層335。絕緣層 335包含二氧化硅、氟硅酸鹽玻璃、磷硅酸鹽玻璃、低介電值介電質(zhì)材料、其 它傳統(tǒng)金屬層間介電質(zhì)材料和(或)其它介電質(zhì)材料，且此介電層可由化學(xué)氣 相沉積、物理氣相沉積、高密度等離子沉積、等離子增強(qiáng)化學(xué)氣相沉積和(或) 其它工藝沉積而成。絕緣層335的組成成份和制造方法與繪示在圖2A到圖2C 中的介電層大致相同。絕緣層335是依據(jù)層310的上表面、對(duì)準(zhǔn)標(biāo)記凹槽320 和淺溝槽隔離凹槽330的需求而形成的。 一或多層抗反射涂層和(或)底部抗 反射層會(huì)被形成在絕緣層335的上面或下面(未示于圖3B)。
圖3D是圖3C中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3D 所示的制造階段中，絕緣層335被平坦化，用以形成淺溝槽隔離特征340和對(duì) 準(zhǔn)標(biāo)記345。此平坦化處理是通過(guò)化學(xué)機(jī)械研磨法、研磨、濕或干蝕刻處理和 (或)其它移除材料工藝中的一個(gè)或多個(gè)處理方法完成。此平坦化處理移除了 多余的絕緣層335，使得所形成的淺溝槽隔離特征340和對(duì)準(zhǔn)標(biāo)記345與層310 的上表面在同一個(gè)平面上。在此實(shí)施例中，盡可能減少層310在平坦化時(shí)被移 除的材料，或僅僅移除一定量的材料(如層310的某一特定區(qū)域)。
圖3E是圖3D中的裝置300在接下來(lái)的制造流程中的一剖示圖。參照?qǐng)D 3E，層310被移除。此移除處理是通過(guò)化學(xué)機(jī)械研磨法、研磨、濕或干蝕刻處 理和(或)其它移除材料工藝中的一個(gè)或多個(gè)處理方法完成。在繪示于圖3E 的實(shí)施例中，把層310移除會(huì)使得淺溝槽隔離特征340的上層部分和(或)對(duì) 準(zhǔn)標(biāo)記345的上層部分從基板305的前表面307延伸出來(lái)。舉例來(lái)說(shuō)，淺溝槽 隔離特征340和(或)對(duì)準(zhǔn)標(biāo)記345以一高度D3延伸而突出于基板305的前表面307上。此突出的高度D3的范圍在約5nm到約2000nm，但是其它的距 離值亦在本發(fā)明的范圍內(nèi)。
圖3F是圖3E中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3F 所示的制造階段中，使用多個(gè)步驟以完成電路區(qū)域300a的一或多個(gè)裝置350 和(或)數(shù)個(gè)連接結(jié)構(gòu)355。舉例來(lái)說(shuō)， 一或多個(gè)裝置350包含一柵極電極360、 源極/漏極接點(diǎn)365以及其它可能的特征。連接結(jié)構(gòu)355包含導(dǎo)電通道370，其 中此導(dǎo)電通道370嵌在數(shù)個(gè)介電層375之內(nèi)。裝置300的一或多個(gè)頂層380 包含氧化物和(或)其它有助于接下來(lái)晶片粘合處理的材料。
圖3G是圖3F中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3G 所示的制造階段中，裝置300已經(jīng)被翻轉(zhuǎn)(相對(duì)于頁(yè)面來(lái)說(shuō)，此裝置300被垂 直翻轉(zhuǎn))且與一運(yùn)送晶片385耦合。此類的耦合是透過(guò)一或多個(gè)傳統(tǒng)或未來(lái)發(fā) 展出的晶片粘合工藝和(或)其它耦合方法而完成的，此耦合方法包含粘合 (adhesive)、化學(xué)茅占合(chemical bond)、熱活化(thermal activation)、固 化(curing)、超音波粘合(ultrasonic bond)和(或)其它可用來(lái)耦合的方法。 舉例來(lái)說(shuō)，在裝置300的前表面和(或)運(yùn)送晶片385上，形成一或多個(gè)有助 于晶片粘合的粘合層390 (其中一個(gè)粘合層被繪示在圖3G中的實(shí)施例)。
圖3H是圖3G中的裝置300在接下來(lái)的制造流程中的一剖示圖。在圖3H 所示的制造階段中，基板305的背面表面被薄化到暴露出先前填入的對(duì)準(zhǔn)標(biāo)記 345的一末端347。此類的薄化處理可以透過(guò)化學(xué)機(jī)械研磨法、研磨、濕蝕刻、 干蝕刻處理和(或)其它移除材料工藝中的一個(gè)或多個(gè)處理方法來(lái)完成。此薄 化處理把對(duì)準(zhǔn)標(biāo)記345的末端347暴露出來(lái)，以使得末端347與基板305的背 面表面395在同一個(gè)平面上。然而，如圖3H中的實(shí)施例所示，可以用薄化處 理，使得末端347以一高度D4延伸而突出于基板305的背面表面395上。此 延伸突出的高度D4的范圍在約5nm到約2000nm，但是其它的距離值亦在本 發(fā)明的范圍內(nèi)。
圖4是依照本發(fā)明一較佳實(shí)施例的裝置400 —剖視圖。參照?qǐng)D4，此裝置 400包含圖2C所示的實(shí)施例的一裝置200。因此，裝置400所包含的一電路 區(qū)域400a與圖2C中的電路區(qū)域200a的組成成份與制造方法大體上相同。而 且裝置400所包含的一對(duì)準(zhǔn)標(biāo)記區(qū)域400b與圖2C中的對(duì)準(zhǔn)標(biāo)記區(qū)域200b的 組成成份與制造方法大體上相同。裝置400還包含一像素區(qū)域400c。其中，一顯微透鏡(mkrolens)和彩色濾光片所組成的像素陣列410被形成在裝置 400的基板420的背面表面415的此像素區(qū)域400c上。裝置400還包含一或 多個(gè)額外層425，用以插入在基板420的一背面表面415和一玻璃基板430之 間。
圖5是依照本發(fā)明一較佳實(shí)施例的裝置500—剖視圖。參照?qǐng)D5，此裝置 500包含圖3H所示的實(shí)施例的一裝置300。因此，裝置500所包含的一電路 區(qū)域500a與圖3H中的電路區(qū)域300a的組成成份與制造方法大體上相同。而 且裝置500所包含的一對(duì)準(zhǔn)標(biāo)記區(qū)域500b與圖3H中的對(duì)準(zhǔn)標(biāo)記區(qū)域300b的 組成成份與制造方法大體上相同。裝置500還包含一像素區(qū)域500c。其中， 一顯微透鏡(microlens)和彩色濾光片所組成的像素陣列510被形成在裝置 500的基板520的背面表面515的此像素區(qū)域500c上。裝置500還包含一或 多個(gè)額外層525,用以插入在基板520的一背面表面515和一玻璃基板530之 間。
圖4中的像素陣列410可利用對(duì)準(zhǔn)標(biāo)記區(qū)域400b中的對(duì)準(zhǔn)標(biāo)記來(lái)作一或 多個(gè)對(duì)準(zhǔn)標(biāo)記435來(lái)制造。圖5中的像素陣列510可利用對(duì)準(zhǔn)標(biāo)記區(qū)域500b 中的對(duì)準(zhǔn)標(biāo)記來(lái)作一或多個(gè)對(duì)準(zhǔn)標(biāo)記535來(lái)制造。另外，圖4中的像素陣列 410和(或)圖5中的像素陣列510亦可以依據(jù)圖1A中的方法100、圖1B中 的方法115、圖2A到2C中的裝置200的制造方法、禾B (或)圖3A到3H中 的裝置300的制造方法的一或多個(gè)步驟來(lái)制造。舉例來(lái)說(shuō)，此對(duì)準(zhǔn)標(biāo)記和(或) 工藝有助于減少覆蓋誤差(overlay tolerance)，使得覆蓋誤差減少40nrn到數(shù) 百nm。此對(duì)準(zhǔn)標(biāo)記和(或)工藝亦可明顯的增進(jìn)像素表現(xiàn)。
圖6A是依照本發(fā)明一較佳實(shí)施例在制造流程的中間步驟中的一裝置600 的剖視圖。圖6A所示的制造階段中，此裝置600包含圖3H所示的實(shí)施例的 一裝置300。因此，裝置600所包含的一電路區(qū)域600a與圖3H中的電路區(qū)域 300a的組成成份與制造方法大體上相同。而且裝置600所包含的一對(duì)準(zhǔn)標(biāo)記 區(qū)域600b與圖3H中的對(duì)準(zhǔn)標(biāo)記區(qū)域300b的組成成份與制造方法大體上相同。 裝置600還包含一像素區(qū)域600c。其中， 一顯微透鏡(microlens)和彩色濾 光片陣列被形成在裝置600的基板620的背面表面615的此像素區(qū)域600c上。
在圖6A所示的制造階段中， 一保護(hù)層630被沉積在基板620的背面表面 615之上。保護(hù)層635是依據(jù)基板620的背面表面615和從背面表面615延伸而出的對(duì)準(zhǔn)標(biāo)記635的暴露出的末端637的需求沉積而成的。如果在形成像素 陣列時(shí)，使用傳統(tǒng)背面照明傳感器來(lái)進(jìn)行一或多個(gè)對(duì)準(zhǔn)步驟，光學(xué)感測(cè)裝置所 發(fā)出的光無(wú)法透過(guò)保護(hù)層630，造成對(duì)準(zhǔn)無(wú)法精確。然而，根據(jù)本發(fā)明的一或 多個(gè)實(shí)施例，從基板620的背面表面615延伸出來(lái)的對(duì)準(zhǔn)標(biāo)記635，使得覆蓋 在暴露出來(lái)的末端637上面的保護(hù)層630相對(duì)在背面表面615有高度差，而因 此可以被光學(xué)感測(cè)裝置所偵測(cè)到。圖6B是圖6A中的裝置600在接下來(lái)的制 造流程中的一剖示圖。在圖6B所繪示的制造階段中，可使得圖6A中被圖刻 的光阻層640因此可以在制造像素列陣的過(guò)程中被精確的對(duì)準(zhǔn)。
由以上各圖可知，本發(fā)明是一裝置。此裝置包含一集成電路和一對(duì)準(zhǔn)標(biāo)記。 集成電路配置在一基板的第一區(qū)域，且此集成電路有一第一表面和一第二表 面，其中第一表面和第二表面是兩相對(duì)的主要表面。對(duì)準(zhǔn)標(biāo)記配置在基板的第
二區(qū)域并穿透此基板以延伸出第一表面和第二表面。此對(duì)準(zhǔn)標(biāo)記會(huì)延伸出第一 表面和第二表面的其中之一，或此對(duì)準(zhǔn)標(biāo)記亦可延伸出第一表面和第二表面。 此對(duì)準(zhǔn)標(biāo)記包含多個(gè)對(duì)準(zhǔn)標(biāo)志，其中各對(duì)準(zhǔn)標(biāo)志皆穿透基板以延伸出第一表面 和第二表面。第二區(qū)域插入在第一區(qū)域和基板的一邊緣之間。且第二區(qū)域包含 一劃線區(qū)。
本發(fā)明亦揭露一在背面表面形成對(duì)準(zhǔn)標(biāo)記的方法。此方法包含在第一基板 形成一凹槽，其中此第一基板包含兩相對(duì)的主要表面第一表面和第二表面。 在第一表面的一第一區(qū)域配置多個(gè)晶體管。另外，形成一凹槽的步驟包含在一 第二區(qū)域形成此凹槽。然后在凹槽填入一材料，并把此填入在凹槽內(nèi)的材料平 坦化。其中，凹槽內(nèi)填入的材料包含金屬成份，且填入的材料對(duì)于化學(xué)機(jī)械研 磨法的阻抗比該第一基板和該第二基板的至少其中之一的一大部分區(qū)域?qū)τ?化學(xué)機(jī)械研磨法的阻抗高。在凹槽填入材料之前，此方法還包含沉積一絕緣層。 此方法還包含耦合第一基板和第二基板，使得第一基板的第一表面比第二表面 更接近一第二基板。接下來(lái)利用平坦化第二表面使第一基板薄化到至少暴露出 凹槽內(nèi)的材料。形成凹槽的步驟包含在第二區(qū)域形成多個(gè)凹槽。在凹槽內(nèi)填入 一材料的步驟包含在每個(gè)凹槽內(nèi)填入此材料。把凹槽內(nèi)的材料平坦化的步驟包 含把每個(gè)凹槽內(nèi)的材料平坦化。薄化第一基板的步驟包含利用平坦化第一基板 的第二表面把第一基板至少薄化到暴露出每一凹槽內(nèi)的材料。第二區(qū)域包含一 劃線區(qū)。本發(fā)明亦揭露一在背面表面形成對(duì)準(zhǔn)標(biāo)記的方法。此方法包含在一第一基 板上沉積一第一層、在此第一層上形成一第一孔、并透過(guò)第一孔蝕刻第一基板， 以在第一基板上形成有一第一深度的一第一凹槽。此方法還包含在第一層形成 一第二孔，并透過(guò)第二孔蝕刻第一基板，以在第一基板形成有一第二深度的一 第二凹槽，其中第二深度略淺于第一深度。此方法還包含把一材料填入第一凹 槽與第二凹槽、平坦化第一凹槽與第二凹槽內(nèi)的材料、把第一基板與一第二基
板耦合，且利用平坦化第一基板的一背面表面使第一基板薄化到暴露出第一凹 槽內(nèi)的材料。耦合第一基板與第二基板的步驟包含對(duì)第一基板與第二基板作晶 片黏合。薄化第一基板的歩驟包含研磨第一基板的背面表面。薄化第一基板的 步驟亦包含用一濕式蝕刻工藝以蝕刻第一基板的背面表面，且其中濕式蝕刻工 藝蝕刻第一基板的背面表面的速率比濕式蝕刻工藝蝕刻凹槽內(nèi)的材料的速率 快。薄化第一基板的步驟亦包含利用平坦化第一基板的背面表面使第一基板薄 化到第一凹槽內(nèi)的材料突出在背面表面，其中第一凹槽內(nèi)的材料突出的范圍在
約5nm到約2000nm之間。形成第一孔的步驟包含在第一基板的一第一區(qū)域形 成第一？L，且形成第二孔的步驟包含在第一基板的一第二區(qū)域形成第二 L其 中第一區(qū)域包含一劃線區(qū)。此方法還包含在以下步驟之前，移除第一層沉積 第二層、把第一基板與第二基板耦合、和薄化第一基板。在第一層被移除之后， 在每一個(gè)第一與第二凹槽內(nèi)的材料皆以一第一方向延伸出第一基板，且在每一 個(gè)第一凹槽內(nèi)的材料亦會(huì)以一第二方向延伸出第一基板，其中第一方向大致上 與第二方向相反。此填入的材料包含一介電材料。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何 熟悉此技術(shù)的人員，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn) 飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝置，其特征在于，包含一集成電路，位于一基板的一第一區(qū)域，其中該基板有一第一表面和一第二表面，且該第一表面和該第二表面為該基板的兩個(gè)相對(duì)的主要的表面；以及一對(duì)準(zhǔn)標(biāo)記，位于該基板的一第二區(qū)域，且該對(duì)準(zhǔn)標(biāo)記穿透該基板，并延伸在該第一表面和該第二表面之間。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，該對(duì)準(zhǔn)標(biāo)記延伸而突出于 該第一表面和該第二表面的其中之一。
3、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，該對(duì)準(zhǔn)標(biāo)記包含多個(gè)對(duì)準(zhǔn) 標(biāo)志，且每一該多個(gè)對(duì)準(zhǔn)標(biāo)志穿透該基板，并延伸在該第一表面和該第二表面 之間。
4、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，該第二區(qū)域位于該第一區(qū) 域和該基板的一邊緣之間。
5、 一種形成一對(duì)準(zhǔn)標(biāo)記的方法，其特征在于，該方法包含以下步驟 在一第一基板形成一凹槽，其中該第一基板包含一第一表面和一第二表面，且該第一表面和該第二表面為該基板的兩個(gè)相對(duì)的主要的表面，其中多個(gè) 晶體管位于該第一表面的一第一區(qū)域，且其中形成該凹槽包含在該第一表面的 一第二區(qū)域形成該凹槽； 用一材料填滿該凹槽；平坦化該凹槽內(nèi)的該材料；耦合該第一基板和一第二基板，使得該第一基板的該第一表面比該第一基 板的該第二表面更接近該第二基板；以及利用平坦化該第一基板的該第二表面把該第一基板至少薄化到該凹槽中 的該材料暴露出來(lái)。
6、 根據(jù)權(quán)利要求5所述的方法，其特征在于，該材料包含一金屬成份， 且其中該方法在用該材料填滿該凹槽的步驟前還包含在該凹槽沉積一絕緣層。
7、 根據(jù)權(quán)利要求5所述的方法，其特征在于，該材料對(duì)于化學(xué)機(jī)械研磨 法的阻抗比該第一基板和該第二基板的至少其中之一的一大部分區(qū)域?qū)τ诨?學(xué)機(jī)械研磨法的阻抗高。
8、 根據(jù)權(quán)利要求5所述的方法，其特征在于，其中 形成該凹槽的步驟包含在該第二區(qū)域形成多個(gè)凹槽； 填滿該凹槽的步驟包含用該材料填滿每一該多個(gè)凹槽； 平坦化該材料包含平坦化每一該多個(gè)凹槽內(nèi)的該材料；以及 把該第一基板薄化的步驟包含利用平坦化該第一基板的該第二表面至少薄化到每一該多個(gè)凹槽中的該材料暴露出來(lái)。
9、 一種形成一對(duì)準(zhǔn)標(biāo)記的方法，其特征在于，該方法包含 在一第一基板上沉積一第一層； 在該第一層形成一第一孔；從該第一孔對(duì)該第一基板蝕刻以形成一第一凹槽，其中該第一凹槽延伸入 該第一基板至一第一深度；在該第一層形成一第二孔；從該第二孔對(duì)該第一基板蝕刻以形成一第二凹槽，其中該第二凹槽延伸入 該第一基板至一第二深度，且該第二深度比該第一深度淺； 用一材料填滿該第一凹槽和該第二凹槽； 平坦化該第一 凹槽和該第二凹槽內(nèi)的材料；在該第一凹槽和該第二凹槽內(nèi)被平坦化的材料上，沉積一第二層； 耦合該第一基板和一第二基板，并用該第二層的至少一個(gè)區(qū)域隔離該第一基板和該第二基板；以及利用平坦化該第一基板的一背面表面把該第一基板至少薄化到暴露出該第一凹槽中的該材料。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于，薄化該第一基板的步驟包 含至少用一濕式蝕刻工藝以蝕刻該第一基板的該背面表面，且其中該濕式蝕刻 工藝蝕刻該第一基板的該背面表面的速率比該濕式蝕刻工藝蝕刻該材料的速 率快。
11、 根據(jù)權(quán)利要求9所述的方法，其特征在于，薄化該第一基板的步驟包 含把該第一基板的該背面表面平坦化至該凹槽中的該材料從背面表面延伸出 5nm到2000nm之間。
12、 根據(jù)權(quán)利要求9所述的方法，其特征在于，形成該第一孔的步驟包含 在該第一基板的一第一區(qū)域形成該第一孔，形成該第二孔的步驟包含在該第一基板的一第二區(qū)域形成該第二孔，且該第一區(qū)域包含一劃線區(qū)域。
13、 根據(jù)權(quán)利要求9所述的方法，其特征在于，還包含移除該第一層，其 中在以下步驟之一之前執(zhí)行移除該第一層的步驟沉積該第二層；耦合該第一基板和該第二基板；以及 薄化該第一基板。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于，在該第一層被移除的步 驟后，在該第一凹槽與該第二凹槽內(nèi)的該材料皆分別從該第一基板往一第一方 向延伸出來(lái)，且在該第一凹槽中的該材料從該第一基板往一第二方向延伸出 來(lái)，該第二方向與該第一方向?yàn)橄喾捶较颉?br> 全文摘要
本發(fā)明涉及一種在背面表面形成對(duì)準(zhǔn)標(biāo)記的裝置，包含一集成電路和一對(duì)準(zhǔn)標(biāo)記。集成電路位于一基板的一第一區(qū)域，其中此基板有一第一表面和一第二表面，且第一表面和第二表面為此基板的兩個(gè)相對(duì)的主要的表面。對(duì)準(zhǔn)標(biāo)記位于基板的一第二區(qū)域，且該對(duì)準(zhǔn)標(biāo)記穿透該基板，并延伸在該第一表面和該第二表面之間。另外，對(duì)準(zhǔn)標(biāo)記延伸而突出于第一表面和(或)第二表面，和(或)此對(duì)準(zhǔn)標(biāo)記包含多個(gè)相似的對(duì)準(zhǔn)標(biāo)志。第二區(qū)域位在第一區(qū)域和基板的邊緣之間，且第二區(qū)域包含一劃線區(qū)。本發(fā)明亦揭露一種在背面表面形成對(duì)準(zhǔn)標(biāo)記的方法。
文檔編號(hào)H01L23/544GK101452912SQ200810181459
公開日2009年6月10日 申請(qǐng)日期2008年11月14日 優(yōu)先權(quán)日2007年12月6日
發(fā)明者伍壽國(guó), 劉人誠(chéng), 楊敦年 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司