專利名稱：具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體晶片，其具有一層或一層以上由超低介電常數(shù)
(ELK)材料所構(gòu)成的金屬層間介電(inter-metal dielectric, IMD)層以及用 于頂層接線層及晶片切割結(jié)構(gòu)的一層或一層以上由未摻雜硅玻璃(USG)所 構(gòu)成的IMD層。
背景技術(shù)：
眾多的集成電路(integrated circuit, IC)裝置形成于半導(dǎo)體晶片上并接著 切割成單獨(dú)的IC裝置。IC裝置通常具有直線外形且在半導(dǎo)體晶片上形成一 矩陣陣列。 一旦完成IC裝置的制作，半導(dǎo)體晶片便切割成單獨(dú)的IC裝置。 所謂的切割操作是指利用切割刀具在半導(dǎo)體晶片的IC裝置構(gòu)成的矩陣陣列 的行列之間進(jìn)行切割。IC裝置之間用于切割的區(qū)域稱為切割道。
切割操作是在半導(dǎo)體晶片的有源(active)側(cè)進(jìn)行，該側(cè)形成有集成電路 及IC裝置的多層導(dǎo)線層，且切割道定義于每一單獨(dú)的IC裝置(裸片圖案) 之間的晶片區(qū)域。切割道區(qū)不具有裸片區(qū)的電路元件且由于每一裸片為一獨(dú) 立裝置，故用于內(nèi)連線導(dǎo)體的金屬體也局限于裸片區(qū)內(nèi)，而未延伸或跨越至 切割刀會(huì)切斷導(dǎo)線層的切割道內(nèi)。然而， 一些用于晶片級(jí)可靠度或功能性測(cè) 試的接墊會(huì)設(shè)置于切割道區(qū)，以助于晶片級(jí)測(cè)試。在上述的晶片中，切割操 作通常會(huì)穿過(guò)測(cè)試接墊而使介電層產(chǎn)生嚴(yán)重的剝離或是龜裂。剝離或是龜裂 成為缺陷來(lái)源而對(duì)切割裸片的可靠度而言，有著不良的影響。
在使用于先進(jìn)的45納米(nm)工藝IC裝置的半導(dǎo)體晶片中，低層位接 線層，如公知的IMD層，使用ELK介電材料作為接線導(dǎo)體之間的絕緣材料。 介電常數(shù)約為2.1的三甲基硅烷(trimethylsilane)類的有機(jī)硅玻璃 (organosilicate glass)為其中一種ELK介電材料。在這些晶片中，位于ELK 層上方一層或一層以上的頂層接線層由未摻雜硅玻璃(USG)所構(gòu)成并作為 接線層之間的絕緣材料。在這些晶片中，ELK層與USG層之間的界面角落處會(huì)在切割刀于切割道進(jìn)行切割期間發(fā)生嚴(yán)重的剝離現(xiàn)象，而無(wú)論是否有金
屬體位于該角落處。剝離現(xiàn)象相信是由ELK/USG界面殘留應(yīng)力所造成，而 殘留應(yīng)力是因?yàn)镋LK絕緣材料與USG絕緣材料之間熱膨脹系數(shù)(coefficient ofthermal expansion, CTE)以及楊氏系數(shù)(Young's modules)的差異所造成。 ELK絕緣材料的CTE以及楊氏系數(shù)均不同于USG絕緣材料。ELK介電材料 的CTE以及楊氏系數(shù)分別約為0.7ppm/°C以及10GPa。USG介電材料的CTE 以及楊氏系數(shù)分別約為0.5 ppm/°C以及70GPa。
剝離缺陷會(huì)引發(fā)IC裝置可靠度問(wèn)題，因而不希望會(huì)發(fā)生。因此，有必 要尋求一種改進(jìn)的切割道結(jié)構(gòu)，其適用于使用ELK介電材料作為IMD層以 及使用USG介電材料作為頂層接線層的IC裝置。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的上述問(wèn)題，根據(jù)本發(fā)明的一實(shí)施例，提供一種具有
多層接線結(jié)構(gòu)的半導(dǎo)體晶片。晶片包括位于晶片上且排置成一陣列的多個(gè) 裸片區(qū)以及位于裸片區(qū)之間的多個(gè)切割道區(qū)。裸片區(qū)具有一結(jié)構(gòu)，包括一 第一組一層或一層以上的接線層，包括一第一組導(dǎo)體金屬及用以在第一組導(dǎo) 體金屬之間作為絕緣的一第一介電材料； 一第二組一層或一層以上的接線 層，位于第一組接線層上方，包括一第二組導(dǎo)體金屬及用以在第二組導(dǎo)體金 屬之間作為絕緣的一第二介電材料，其中第一介電材料的介電常數(shù)低于第二 介電材料，其中第一組及第二組導(dǎo)體金屬未延伸至切割道區(qū)內(nèi)。 一頂層鈍化 層，位于第二組接線層上方。切割道區(qū)包括多個(gè)金屬層結(jié)構(gòu)，設(shè)置于第二 組接線層上，其中每一金屬層結(jié)構(gòu)大體位于切割道區(qū)的一角落區(qū)，以通過(guò)位 于角落區(qū)的金屬層結(jié)構(gòu)來(lái)抑制晶片切割操作期間角落區(qū)內(nèi)的第一介電材料 與第二介電材料之間發(fā)生剝離。角落區(qū)定義于二切割道的交界處。
根據(jù)另一實(shí)施例，多個(gè)金屬層結(jié)構(gòu)設(shè)置于頂層鈍化層上方或內(nèi)部，其中 每一金屬層結(jié)構(gòu)大體位于切割道區(qū)的一角落區(qū)。
本發(fā)明能夠解決現(xiàn)有技術(shù)中存在剝離缺陷問(wèn)題，提高了 IC裝置的可靠度。


圖1A示出具有根據(jù)本發(fā)明實(shí)施例的切割道結(jié)構(gòu)的晶片平面示意圖； 圖1B示出圖1A中晶片的切割道的一角落區(qū)的一實(shí)施例；
圖1C至圖IF為沿著圖IB中B-B線的剖面示意圖而示出切割道區(qū)結(jié)構(gòu) 的形成方法；
圖2A示出圖1A中晶片的切割道的一角落區(qū)的另一實(shí)施例； 圖2B至圖2E為沿著圖2A中C-C線的剖面示意圖而示出切割道區(qū)結(jié)構(gòu) 的形成方法；
圖3示出具有根據(jù)本發(fā)明另一實(shí)施例的切割道結(jié)構(gòu)的局部晶片平面示意 圖；以及
圖4A至圖4D示出根據(jù)本發(fā)明實(shí)施例的用于晶片的切割道的各種金屬 層結(jié)構(gòu)平面示意圖。
上述附圖中的附圖標(biāo)記說(shuō)明如下
10 半導(dǎo)體晶片；14 切割道；15 角落區(qū)；16 裸片；18 金屬層結(jié)構(gòu)；
18a、 18b、 18c 實(shí)心金屬層；20 密封環(huán)；50 半導(dǎo)體/硅基底；51 絕緣層； 52、 54 接線層；55、 57 開(kāi)口； 56 頂層鈍化層；71 介層導(dǎo)體；72、 74 導(dǎo) 體金屬；99 界面；110 金屬體；120 鋁金屬；130、 180~洞口； S 間距。
具體實(shí)施例方式
以下配合

本發(fā)明的實(shí)施例，在以下的說(shuō)明當(dāng)中，相關(guān)的措辭用 語(yǔ)，例如"下"、"上"、"水平"、"垂直"、"上方"、"下方"、"向 上"、"向下"、"頂部"、及"底部"及其派生詞(例如，"水平地"、 "向下地"、"向上地"等等)的解釋?xiě)?yīng)參照相關(guān)附圖而論。這些相關(guān)的措 辭用語(yǔ)有助于說(shuō)明而非用以描述特定的裝置制備或操作。而如"耦合于"、 "連接于"、"互連于"等關(guān)于連結(jié)方面的措辭用語(yǔ)除非經(jīng)由特別的解釋， 否則用以解釋結(jié)構(gòu)間直接或間接的連接關(guān)系。
圖1A示出根據(jù)本發(fā)明實(shí)施例的具有被切割道分隔成裸片的半導(dǎo)體晶片 IO平面示意圖。半導(dǎo)體晶片IO包括因二組切割道14而彼此分隔的裸片(或 芯片)16所構(gòu)成的一陣列。 一組切割道14朝第一方向延伸，而第二組切割 道14則朝第二方向延伸。在二組切割道14的交界處定義出角落區(qū)15，其大 體上被一金屬層結(jié)構(gòu)18所覆蓋。為了簡(jiǎn)化附圖，圖1A僅示出一些金屬層結(jié)
6構(gòu)18，然而本實(shí)施例中，半導(dǎo)體晶片IO上的每個(gè)角落區(qū)15都具有金屬層結(jié)
構(gòu)18。
圖IB示出圖1A中半導(dǎo)體晶片10的一角落區(qū)的細(xì)部情形。金屬層結(jié)構(gòu) 18大體位于由兩相交的切割道14所定義出的角落區(qū)。每一裸片16被一密封 環(huán)20所環(huán)繞，以保護(hù)裸片16的電路區(qū)而防止如切割刀所引發(fā)的裂縫及水氣 等損害。根據(jù)本發(fā)明的一實(shí)施例，金屬層結(jié)構(gòu)18與鄰近的密封環(huán)20之間間 距S不超過(guò)6微米(u m)以確保絕大部分的角落區(qū)被金屬層結(jié)構(gòu)18所覆蓋。 切割道14的寬度約為30至100微米。
圖1C至圖1F為沿著圖1B中B-B線的半導(dǎo)體晶片10剖面示意圖，以 示出在切割道區(qū)形成金屬層結(jié)構(gòu)的過(guò)程。圖1C示出形成于裸片區(qū)16的一 半導(dǎo)體/硅基底50頂部的多個(gè)接線層52及54。切割道14位于二裸片區(qū)16 之間。通常一絕緣層51形成于半導(dǎo)體/硅基底50的有源裝置(未示出)頂部， 且由磷硅玻璃(phosphorous silicate glass, PSG)所構(gòu)成。PSG層51具有貫 穿的介層導(dǎo)體71，以將有源裝置連接至上方的內(nèi)連接線層。
上述多個(gè)接線層包括一第一組的一層或一層以上接線層52。第一組的一 層或一層以上接線層52的每一層包含多個(gè)第一組導(dǎo)體金屬72及用以在第一 組導(dǎo)體金屬72之間作為絕緣的第一介電材料。這些金屬導(dǎo)體提供裸片16內(nèi) 半導(dǎo)體/硅基底50上有源裝置(未示出)電性內(nèi)連接之用。如圖所示，接線 層52內(nèi)的切割道14區(qū)域并無(wú)第一組導(dǎo)體金屬72。
一第二組的一層或一層以上接線層54，也稱作頂層接線層，位于第一組 的一層或一層以上接線層52上方。第二組的一層或一層以上接線層54的每 一層包含多個(gè)第二組導(dǎo)體金屬74及用以在第二組導(dǎo)體金屬74之間作為絕緣 的第二介電材料。這些金屬導(dǎo)體更進(jìn)一步提供裸片16內(nèi)半導(dǎo)體/硅基底50上 有源裝置(未示出)電性內(nèi)連接之用。接線層54內(nèi)的切割道14區(qū)域同樣無(wú) 第二組導(dǎo)體金屬74。第一及第二組導(dǎo)體金屬72及74通常由銅金屬所構(gòu)成。
在第一組的接線層52中用以形成絕緣層的第一介電材料的介電常數(shù)低 于第二介電材料且可由低介電(low-k， LK)材料或ELK介電材料所構(gòu)成。 LK介電材料的介電常數(shù)約在3.0至2.6之間。ELK介電材料的介電常數(shù)約在 2.6或以下。在第二組的接線層54中用以形成絕緣層的第二介電材料的楊氏 系數(shù)通常高于第一介電材料(S卩，高機(jī)械強(qiáng)度)且可由未摻雜硅玻璃(USG)、摻雜氟硅玻璃(fluorine-doped silicate glass, FSG)或是氮化硅(silicon nitride, NIT)所構(gòu)成。第二介電材料的介電常數(shù)大于3.4。
請(qǐng)參照?qǐng)D1C，在第二組接線層54上沉積一頂層鈍化層56。頂層鈍化層 56可由USG、 FSG、或NIT所構(gòu)成且可通過(guò)化學(xué)氣相沉積(chemical vapor deposition, CVD)形成。請(qǐng)參照?qǐng)D1D，通過(guò)光刻工藝以圖案化頂層鈍化層 56，而在接線層54的導(dǎo)體金屬74上方形成開(kāi)口 55。請(qǐng)參照?qǐng)D1E，在圖案 化的頂層鈍化層56上方沉積由鋁金屬120所構(gòu)成的一毯覆層。由鋁金屬120 所構(gòu)成的毯覆層填入開(kāi)口 55而與第二組導(dǎo)體金屬74接觸。請(qǐng)參照?qǐng)DIF,通 過(guò)光刻工藝以圖案化鋁金屬層120，而在裸片區(qū)16內(nèi)形成密封環(huán)20，且在 切割道14區(qū)內(nèi)形成金屬層結(jié)構(gòu)18。金屬層結(jié)構(gòu)18與鄰近的密封環(huán)20之間 維持一間距S，使金屬層結(jié)構(gòu)18不與密封環(huán)20接觸。
在頂層鈍化層56上方的切割道14角落區(qū)域形成的金屬層結(jié)構(gòu)18可將 第一介電材料與第二介電材料的界面99剝離降到最低或消除。形成的金屬 層結(jié)構(gòu)18降低在界面99處因具有低介電常數(shù)的第一介電材料層與具有高介 電常數(shù)的第二介電材料層之間CTE及楊氏系數(shù)的不匹配所造成的殘留應(yīng)力。
圖2A至圖2E示出出本發(fā)明另一實(shí)施例中用于半導(dǎo)體晶片10的切割道 14結(jié)構(gòu)。圖2A示出半導(dǎo)體晶片10的一角落區(qū)的細(xì)部情形。如同圖1B至圖 IF的實(shí)施例，金屬層結(jié)構(gòu)18大體位于由兩相交的切割道14所定義出的角落 區(qū)，如此平面示意圖所示。每一裸片16被一密封環(huán)20所環(huán)繞，以保護(hù)裸片 16的電路區(qū)而防止如切割刀所引發(fā)的裂縫及水氣等損害。金屬層結(jié)構(gòu)18與 鄰近的密封環(huán)20之間間距S不超過(guò)6微米(y m)以確保絕大部分的角落區(qū) 被金屬層結(jié)構(gòu)18所覆蓋。切割道14的寬度約為30至80微米。
圖2B至圖2E為沿著圖2A中C-C線的半導(dǎo)體晶片10剖面示意圖，以 示出在切割道區(qū)形成金屬層結(jié)構(gòu)的過(guò)程的另一實(shí)施例。請(qǐng)參照?qǐng)D2B，在半 導(dǎo)體晶片10的第二組接線層54上沉積一頂層鈍化層56。頂層鈍化層56可 由USG、 FSG、或NIT所構(gòu)成且可通過(guò)化學(xué)氣相沉積(CVD)形成之。請(qǐng)參 照?qǐng)D2C，通過(guò)光刻工藝以圖案化頂層鈍化層56，而在接線層54的導(dǎo)體金屬 74上方形成開(kāi)口 55且在切割道14區(qū)域內(nèi)形成開(kāi)口 57。請(qǐng)參照?qǐng)D2D，在圖 案化的頂層鈍化層56上方沉積由鋁金屬120所構(gòu)成的一毯覆層。由鋁金屬 120所構(gòu)成的毯覆層填入開(kāi)口 55及57。請(qǐng)參照?qǐng)D2E，通過(guò)光刻工藝以圖案
8化鋁金屬層120，而在裸片區(qū)16內(nèi)形成密封環(huán)20，且在切割道14區(qū)內(nèi)形成 金屬層結(jié)構(gòu)18。在本實(shí)施例中，由于金屬層結(jié)構(gòu)18形成于頂層鈍化層56的 開(kāi)口 57內(nèi)，金屬層結(jié)構(gòu)18直接位于接線結(jié)構(gòu)上，而不是位于頂層鈍化層56 上。
如同之前的實(shí)施例，金屬層結(jié)構(gòu)18與鄰近的密封環(huán)20之間維持一間距 S，使金屬層結(jié)構(gòu)18不與密封環(huán)20接觸。在切割道的角落區(qū)域形成的金屬 層結(jié)構(gòu)18可將第一介電材料與第二介電材料的界面99剝離降到最低或消 除。形成的金屬層結(jié)構(gòu)18降低在界面99處因具有低介電常數(shù)的第一介電材 料層與具有高介電常數(shù)的第二介電材料層之間CTE及楊氏系數(shù)的不匹配所 造成的殘留應(yīng)力。
本發(fā)明人發(fā)現(xiàn)形成的金屬層結(jié)構(gòu)18可將ELK/USG界面99處因ELK材 料與USG材料之間不同CTE及楊氏系數(shù)所發(fā)生的剝璃降到最低或消除。從 上述結(jié)果可知，在切割道14區(qū)的角落區(qū)內(nèi)設(shè)置金屬層結(jié)構(gòu)18之后，ELK/USG 界面的殘留應(yīng)力可以降低30%。 USG/金屬?gòu)?fù)合結(jié)構(gòu)的平均潛能(latent energy)更為接近ELK層的潛能。此可降低ELK/USG界面的殘留應(yīng)力而在 進(jìn)行晶片切割期間抑制ELK/USG界面剝離。
請(qǐng)參照?qǐng)D3，根據(jù)例一實(shí)施例，金屬層結(jié)構(gòu)18無(wú)須限定于切割道14區(qū) 的角落區(qū)。如圖所示，金屬層結(jié)構(gòu)18可延伸至晶片的整個(gè)切割道長(zhǎng)度而到 達(dá)晶片邊緣，使金屬層結(jié)構(gòu)18以一連續(xù)層的形式大體占據(jù)所有的切割道。 金屬層結(jié)構(gòu)18與密封環(huán)20之間維持一間距S，如之前實(shí)施例所述一般。若 有其他金屬體IIO，例如測(cè)試接墊(testpad)，位于切割道14區(qū)，金屬層結(jié) 構(gòu)18中可形成窗口或洞口 130以顧及上述金屬體的設(shè)置。
請(qǐng)參照?qǐng)D4A至圖4D，金屬層結(jié)構(gòu)18無(wú)須限定于之前實(shí)施例所示出的 實(shí)心結(jié)構(gòu)，如圖4A所示。金屬層結(jié)構(gòu)可具有各種不同的圖案，如圖4B至圖 4D所示的膜層18a、 18b、及18c，只要金屬層結(jié)構(gòu)在X-Y平面中具有均勻 且對(duì)稱的表面覆蓋。在圖4B中，標(biāo)號(hào)18a的區(qū)域?yàn)閷?shí)心金屬層，而標(biāo)號(hào)180 的區(qū)域則為洞口。在圖4C中，標(biāo)號(hào)18b的區(qū)域?yàn)閷?shí)心金屬層，而標(biāo)號(hào)180 的區(qū)域則為洞口。在圖4D中，標(biāo)號(hào)18c的區(qū)域?yàn)閷?shí)心金屬層，而標(biāo)號(hào)180 的區(qū)域則為洞口。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為 準(zhǔn)。
權(quán)利要求
1. 一種具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，該晶片包括多個(gè)裸片區(qū)，位于該晶片上且排置成一陣列，其中所述多個(gè)裸片區(qū)具有一結(jié)構(gòu)，包括一第一組一層或一層以上的接線層，包括一第一組導(dǎo)體金屬及用以在該第一組導(dǎo)體金屬之間作為絕緣的一第一介電材料；一第二組一層或一層以上的接線層，位于該第一組接線層上方，包括一第二組導(dǎo)體金屬及用以在該第二組導(dǎo)體金屬之間作為絕緣的一第二介電材料，其中該第一介電材料的介電常數(shù)低于該第二介電材料；以及一頂層鈍化層，位于該第二組接線層上方；以及多個(gè)切割道區(qū)，位于所述多個(gè)裸片區(qū)之間，其中該第一組及該第二組導(dǎo)體金屬未延伸至所述多個(gè)切割道區(qū)內(nèi)且所述多個(gè)切割道區(qū)包括多個(gè)金屬層結(jié)構(gòu)，設(shè)置于該第二組接線層上，所述多個(gè)金屬層結(jié)構(gòu)的每一個(gè)大體位于所述多個(gè)切割道區(qū)的一角落區(qū)，其中該角落區(qū)定義于二切割道的交界處，以通過(guò)位于所述角落區(qū)的所述多個(gè)金屬層結(jié)構(gòu)來(lái)抑制晶片切割操作期間該角落區(qū)內(nèi)的該第一介電材料與該第二介電材料之間發(fā)生剝離。
2. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中所述多個(gè)裸片區(qū)的每一個(gè)具有一密封環(huán)，且所述多個(gè)金屬層結(jié)構(gòu)與鄰近的所述多個(gè)裸片區(qū)的所述密封環(huán)維持一間距，該間距小于或等于6微米。
3. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中所述多個(gè) 金屬層結(jié)構(gòu)設(shè)置于該頂層鈍化層上。
4. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該第一介 電材料由三甲基硅烷類的有機(jī)硅玻璃所構(gòu)成。
5. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該第二介 電材料由未摻雜硅玻璃、氟摻雜硅玻璃、或氮化硅所構(gòu)成。
6. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該頂層鈍 化層由未摻雜硅玻璃、氟摻雜硅玻璃、或氮化硅所構(gòu)成。
7. 如權(quán)利要求1所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該頂層鈍 化層與該頂層鈍化層維持一 間距。
8. —種具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，該晶片包括多個(gè)裸片區(qū)，位于該晶片上且排置成一陣列，其中所述多個(gè)裸片區(qū)具有 一結(jié)構(gòu)，包括一第一組一層或一層以上的接線層，包括一第一組導(dǎo)體金屬及用以在該 第一組導(dǎo)體金屬之間作為絕緣的一第一介電材料；一第二組一層或一層以上的接線層，位于該第一組接線層上方，包括一 第二組導(dǎo)體金屬及用以在該第二組導(dǎo)體金屬之間作為絕緣的一第二介電材 料，其中該第一介電材料的介電常數(shù)低于該第二介電材料；以及一頂層鈍化層，位于該第二組接線層上方；以及多個(gè)切割道區(qū)，位于所述多個(gè)裸片區(qū)之間，其中該第一組及該第二組導(dǎo)體金屬未延伸至所述多個(gè)切割道區(qū)內(nèi)且所述切割道區(qū)包括一金屬層，設(shè)置于該第二組接線層上，該金屬層大體占據(jù)所述多個(gè)切割 道區(qū)，以通過(guò)位于所述多個(gè)切割道區(qū)的該金屬層來(lái)抑制晶片切割操作期間該 第一介電材料與該第二介電材料之間發(fā)生剝離。
9. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中所述多個(gè)裸片區(qū)的每一個(gè)具有一密封環(huán)，且該金屬層與鄰近的所述多個(gè)裸片區(qū)的所述密封環(huán)維持一間距，該間距小于或等于6微米。
10. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該金屬層 設(shè)置于該頂層鈍化層上。
11. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該第一介 電材料由三甲基硅垸類的有機(jī)硅玻璃所構(gòu)成。
12. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該第二介 電材料由未摻雜硅玻璃、氟摻雜硅玻璃、或氮化硅所構(gòu)成。
13. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該頂層鈍 化層由未慘雜硅玻璃、氟摻雜硅玻璃、或氮化硅所構(gòu)成。
14. 如權(quán)利要求8所述的具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片，其中該頂層 鈍化層與該頂層鈍化層維持一 間距。
全文摘要
本發(fā)明公開(kāi)一種具有多層接線結(jié)構(gòu)的半導(dǎo)體晶片。晶片包括位于晶片上且排置成一陣列的多個(gè)裸片區(qū)以及位于裸片區(qū)之間的多個(gè)切割道區(qū)。具有未摻雜硅玻璃(undoped silica glass，USG)頂層接線層位于超低介電常數(shù)(extremely-low dielectric constant，ELK)接線層上方的半導(dǎo)體晶片的切割道具有至少一金屬層結(jié)構(gòu)大體覆蓋由二切割道交界而成的角落區(qū)，以抑制晶片切割操作期間USG/ELK界面發(fā)生剝離。本發(fā)明能夠解決現(xiàn)有技術(shù)中存在剝離缺陷問(wèn)題，提高了IC裝置的可靠度。
文檔編號(hào)H01L23/00GK101447463SQ200810181940
公開(kāi)日2009年6月3日 申請(qǐng)日期2008年11月28日 優(yōu)先權(quán)日2007年11月29日
發(fā)明者劉豫文, 蔡豪益, 鄭心圃, 陳憲偉 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司