專利名稱：堆疊電容的儲(chǔ)存電極結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器元件，特別是涉及一種堆疊電容的儲(chǔ)存電極結(jié)構(gòu)及
其制作方法。
背景技術(shù)：
近年來(lái)，配合各種電子產(chǎn)品小型化的趨勢(shì)，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器元件的設(shè)計(jì)也已 朝向高集成度及高密度發(fā)展。由于高密度動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器元件的各存儲(chǔ)單元排列非常 靠近，故幾乎已無(wú)法在橫向上增加電容面積，而勢(shì)必要從垂直方向上，增高電容的高度，由 此增加電容面積及電容值。 圖1至圖5例示已知堆疊電容的儲(chǔ)存電極(storage node)的制作方法。如圖1 所示，提供基底IO，例如硅基底，其上設(shè)有導(dǎo)電區(qū)域12a及12b。在基底10上依序形成有介 電層14，例如氮化硅層，以及介電層16，例如未摻雜硅玻璃(undoped silicate glass,USG)層。 如圖2所示，接著利用光刻工藝以及干蝕刻工藝，在介電層14及介電層16中蝕刻 出高深寬比(high aspect ratio)的孔洞18a及18b。隨后可進(jìn)行清潔工藝，去除先前干蝕 刻所殘留在基底10表面上及殘留在孔洞18a及18b內(nèi)部的蝕刻副產(chǎn)物或者污染微粒。
如圖3所示，接著利用化學(xué)氣相沉積(chemical v即or d印osition， CVD)工藝，順 應(yīng)地在介電層16表面上及孔洞18a及18b內(nèi)壁沉積硅層22，例如摻雜多晶硅。
如圖4所示，隨后利用平坦化工藝，例如化學(xué)機(jī)械拋光(chemicalmechanical polishing, CMP)工藝，選擇性的將先前沉積在介電層16表面上的硅層22研磨去除，僅留 下沉積在孔洞18a及18b內(nèi)壁上的硅層22。 接下來(lái)，如圖5所示，利用濕蝕刻方法，例如使用氫氟酸(HF)和氟化銨(NH4F)的混 合液或是其他緩沖式氧化層蝕刻液(BOE)，去除掉介電層16，如此形成儲(chǔ)存電極結(jié)構(gòu)30a及 30b。儲(chǔ)存電極結(jié)構(gòu)30a及30b的高度H約略等于孔洞18a及18b的深度，其通常約為1. 6 微米至1.7微米左右。 上述先前技藝的缺點(diǎn)包括在蝕刻高深寬比的孔洞18a及18b時(shí)，無(wú)法產(chǎn)生較直的 側(cè)面輪廓。此外，由于蝕刻的特性使然，高深寬比的孔洞18a及18b通常是向下漸縮的，最 后造成孔洞18a及18b的底部關(guān)鍵尺寸A過(guò)小，這使得儲(chǔ)存電極結(jié)構(gòu)30a及30b在后續(xù)的 清潔或干燥工藝中容易倒塌，形成所謂的儲(chǔ)存電極橋接(storage node bridging)現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種改良的堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，能有效避免儲(chǔ)存 電極橋接現(xiàn)象發(fā)生。 本發(fā)明的另一目的在提供一種堆疊電容的儲(chǔ)存電極的制作方法，以解決前述先前 技藝的不足與缺點(diǎn)。 為達(dá)前述目的，本發(fā)明提供一種制作堆疊電容的儲(chǔ)存電極的方法，包含有提供基底，其上設(shè)有導(dǎo)電區(qū)域，蝕刻停止層，覆蓋該導(dǎo)電區(qū)域，以及第一介電層，覆蓋該蝕刻停止 層；在該蝕刻停止層及該第一介電層中蝕刻出第一孔洞，暴露出該導(dǎo)電區(qū)域；在該第一孔 洞內(nèi)形成第一導(dǎo)電層，與該導(dǎo)電區(qū)域電連接；去除該第一介電層；在該第一導(dǎo)電層的側(cè)壁 上形成環(huán)形的導(dǎo)電間隙壁，其中該導(dǎo)電間隙壁與該第一導(dǎo)電層構(gòu)成儲(chǔ)存電極基柱；在該基 底上沉積第二介電層；在該第二介電層中蝕刻出第二孔洞，暴露出該儲(chǔ)存電極基柱；在該 第二孔洞內(nèi)壁上形成第二導(dǎo)電層；以及去除該第二介電層。 根據(jù)本發(fā)明優(yōu)選實(shí)施例，本發(fā)明提供一種儲(chǔ)存電極結(jié)構(gòu)，包含有基底，其上設(shè)有導(dǎo) 電區(qū)域；蝕刻停止層，覆蓋該導(dǎo)電區(qū)域；第一導(dǎo)電層，穿過(guò)該蝕刻停止層，而與該導(dǎo)電區(qū)域 電連接；環(huán)形的導(dǎo)電間隙壁，設(shè)于該第一導(dǎo)電層側(cè)壁上，其中該導(dǎo)電間隙壁位于該蝕刻停止 層上，且該第一導(dǎo)電層與該導(dǎo)電間隙壁構(gòu)成儲(chǔ)存電極基柱；以及圓筒形的儲(chǔ)存電極上部，疊 設(shè)于該儲(chǔ)存電極基柱上。 為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式，并配 合所附圖，作詳細(xì)說(shuō)明如下。然而如下的優(yōu)選實(shí)施方式與附圖僅供參考與說(shuō)明之用，并非用 來(lái)對(duì)本發(fā)明加以限制。


圖1、2、3、4和5例示已知堆疊電容的儲(chǔ)存電極的制作方法。 圖6、7、8、9、10、11、12、13和14繪示的是本發(fā)明優(yōu)選實(shí)施例制作堆疊電容的儲(chǔ)存 電極的剖面示意圖。附圖標(biāo)記說(shuō)明10 :基底12a、12b :導(dǎo)電區(qū)域14:介電層16 :介電層18a、18b :孔洞22 :硅層30a、30b :儲(chǔ)存電極結(jié)構(gòu)100 :基底112a、112b :導(dǎo)電區(qū)域114:介電層122:介電層128a、128b :孔洞130a、130b :硅層140 :導(dǎo)電層142a、142b :導(dǎo)電間隙壁150a、150b :儲(chǔ)存電極基柱152:介電層162 :介電層168a、168b :孔洞170 :金屬層172a、172b :儲(chǔ)存電極上部180a、180b :儲(chǔ)存電極
具體實(shí)施例方式
請(qǐng)參閱圖6至14，其繪示的是本發(fā)明優(yōu)選實(shí)施例制作堆疊電容的儲(chǔ)存電極的剖面 示意圖。如圖6所示，提供基底100，例如硅基底，其上設(shè)有導(dǎo)電區(qū)域112a及112b。在基底 IOO上依序形成有介電層114，例如氮化硅層，用來(lái)作為蝕刻停止層，以及介電層122，例如 未摻雜硅玻璃(USG)層或硼硅玻璃(BSG)層。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，介電層122的厚 度約介于0. 6 ii m至0. 8 ii m之間。 如圖7所示，接著利用光刻工藝及干蝕刻工藝，在介電層114及介電層122中蝕刻出孔洞128a及128b，其分別暴露出導(dǎo)電區(qū)域112a及112b的上表面。隨后可進(jìn)行清潔工 藝，去除先前干蝕刻所殘留在基底100表面上及殘留在孔洞128a及128b內(nèi)部的蝕刻副產(chǎn) 物或污染微粒。由于介電層122不厚，因此前述干蝕刻工藝可將孔洞128a及128b的側(cè)壁 蝕刻成近乎垂直的輪廓。 如圖8所示，接著進(jìn)行化學(xué)氣相沉積(CVD)工藝以及化學(xué)機(jī)械拋光(CMP)工藝，分 別在孔洞128a及128b內(nèi)形成硅層130a及130b，例如摻雜多晶硅，并使硅層130a及130b 分別與下方的導(dǎo)電區(qū)域112a及112b電連接。 如圖9所示，接著利用蝕刻方式，例如干蝕刻方式，將介電層122完全去除，暴露出 硅層130a及130b的側(cè)壁。隨后，在介電層114表面以及硅層130a及130b的上表面及側(cè) 壁上順應(yīng)地沉積導(dǎo)電層140，例如，金屬。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，導(dǎo)電層140特別是與氮 化硅接著性佳的金屬性材料，例如TiN或Ti/TiN。 如圖IO所示，然后進(jìn)行干蝕刻工藝，各向異性地蝕刻導(dǎo)電層140，分別在硅層130a 及130b的側(cè)壁上形成環(huán)形的導(dǎo)電間隙壁142a及142b，其中，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，導(dǎo) 電間隙壁142a與硅層130a構(gòu)成儲(chǔ)存電極基柱(storage node pedestal) 150a，導(dǎo)電間隙 壁142b與硅層130b構(gòu)成儲(chǔ)存電極基柱150b。儲(chǔ)存電極基柱150a及150b的高度約介于 0. 6踐至0. 8踐之間。 如圖11所示，進(jìn)行化學(xué)氣相沉積工藝，在基底100上全面性地沉積介電層152，例 如，未摻雜硅玻璃(USG)層或硼硅玻璃(BSG)層。然后利用化學(xué)機(jī)械拋光工藝，平坦化介電 層152，并暴露出部分的儲(chǔ)存電極基柱150a及150b。此時(shí)，剩余的介電層152填滿儲(chǔ)存電 極基柱150a及150b之間的間隙。當(dāng)然，在本發(fā)明其他實(shí)施例中，用來(lái)平坦化介電層152的 化學(xué)機(jī)械拋光工藝也可以省略，或者另以其他可行的平坦化方法取代。
如圖12所示，接下來(lái)，進(jìn)行化學(xué)氣相沉積工藝，在基底IOO上全面性地沉積介電層 162，例如，未摻雜硅玻璃(USG)層或硼硅玻璃(BSG)層。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，介電層 162的厚度約介于0. 6iim至0. 8iim之間。 如圖13所示，利用光刻工藝以及干蝕刻工藝，在介電層162中蝕刻出孔洞168a及 168b，其分別暴露出儲(chǔ)存電極基柱150a及150b的上表面。隨后可進(jìn)行清潔工藝，去除先前 干蝕刻所殘留在基底100表面上及殘留在孔洞168a及168b內(nèi)部的蝕刻副產(chǎn)物或者污染微 粒。同樣，由于介電層162不厚，因此前述干蝕刻工藝可將孔洞168a及168b的側(cè)壁蝕刻成 近乎垂直的輪廓。接著，在介電層162表面及孔洞168a及168b內(nèi)壁上順應(yīng)地沉積金屬層 170，例如，TiN、TaN。 如圖14所示，接下來(lái)，利用化學(xué)機(jī)械拋光工藝，去除掉位于介電層162正上方的 金屬層170，由此暴露出介電層162，形成圓筒形的儲(chǔ)存電極上部172a及172b，高度介于 0. 6 ii m至0. 8 ii m之間。然后，利用蝕刻方式，例如濕蝕刻方式，將介電層162及152完全去 除，再次暴露出儲(chǔ)存電極基柱150a及150b的側(cè)壁。此時(shí)，儲(chǔ)存電極上部172a與儲(chǔ)存電極 基柱150a構(gòu)成儲(chǔ)存電極180a，而儲(chǔ)存電極上部172b與儲(chǔ)存電極基柱150b構(gòu)成儲(chǔ)存電極 180b。 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修 飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，特征在于包含有基底，其上設(shè)有導(dǎo)電區(qū)域；蝕刻停止層，覆蓋該導(dǎo)電區(qū)域；導(dǎo)電層，穿過(guò)該蝕刻停止層，而與該導(dǎo)電區(qū)域電連接；環(huán)形的導(dǎo)電間隙壁，設(shè)于該導(dǎo)電層側(cè)壁上，其中該導(dǎo)電層與該導(dǎo)電間隙壁構(gòu)成儲(chǔ)存電極基柱；以及儲(chǔ)存電極上部，疊設(shè)于該儲(chǔ)存電極基柱上。
2. 如權(quán)利要求1所述的堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，其特征在于該導(dǎo)電間隙壁位于該蝕刻停止層上。
3. 如權(quán)利要求2所述的堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，其特征在于該儲(chǔ)存電極基柱的高度介于O. 6iim至0. 8iim之間。
4.如權(quán)利要求1所述的堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，其特征在于該導(dǎo)電間隙壁由金屬所構(gòu)成。
5. 如權(quán)利要求1所述的堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，其特征在于該儲(chǔ)存電極上部由金屬所構(gòu)成。
6. —種制作堆疊電容的儲(chǔ)存電極的方法，特征在于包含有提供基底，其上設(shè)有導(dǎo)電區(qū)域、覆蓋該導(dǎo)電區(qū)域的蝕刻停止層、以及覆蓋該蝕刻停止層的第一介電層；在該蝕刻停止層及該第一介電層中蝕刻出第一孔洞，暴露出該導(dǎo)電區(qū)域；在該第一孔洞內(nèi)形成第一導(dǎo)電層；去除該第一介電層；在該第一導(dǎo)電層的側(cè)壁上形成環(huán)形的導(dǎo)電間隙壁，其中該導(dǎo)電間隙壁與該第一導(dǎo)電層構(gòu)成儲(chǔ)存電極基柱；以及于該儲(chǔ)存電極基柱上形成儲(chǔ)存電極上部。
7. 如權(quán)利要求6所述的制作堆疊電容的儲(chǔ)存電極的方法，其特征在于該第一導(dǎo)電層填滿該第一孔洞，并且與該導(dǎo)電區(qū)域電連接。
8. 如權(quán)利要求6所述的制作堆疊電容的儲(chǔ)存電極的方法，其特征在于該環(huán)形的導(dǎo)電間隙壁形成在該蝕刻停止層之上。
9. 如權(quán)利要求8所述的制作堆疊電容的儲(chǔ)存電極的方法，其特征在于形成該儲(chǔ)存電極上部包含以下步驟在該基底上沉積第二介電層；在該第二介電層中蝕刻出第二孔洞，暴露出該儲(chǔ)存電極基柱；在該第二孔洞內(nèi)壁上形成第二導(dǎo)電層；以及去除該第二介電層。
10. 如權(quán)利要求6或9所述的制作堆疊電容的儲(chǔ)存電極的方法，其特征在于該第一介電層的厚度介于0. 6 ii m至0. 8 ii m之間。
全文摘要
本發(fā)明公開了一種堆疊電容的儲(chǔ)存電極結(jié)構(gòu)及其制作方法。該堆疊電容的儲(chǔ)存電極結(jié)構(gòu)，包含有基底，其上設(shè)有導(dǎo)電區(qū)域；蝕刻停止層，覆蓋該導(dǎo)電區(qū)域；導(dǎo)電層，穿過(guò)該蝕刻停止層，而與該導(dǎo)電區(qū)域電連接；環(huán)形的導(dǎo)電間隙壁，設(shè)于該導(dǎo)電層側(cè)壁上，其中該導(dǎo)電間隙壁位于該蝕刻停止層上，且該導(dǎo)電層與該導(dǎo)電間隙壁構(gòu)成儲(chǔ)存電極基柱；以及儲(chǔ)存電極上部，疊設(shè)于該儲(chǔ)存電極基柱上。
文檔編號(hào)H01L27/108GK101752379SQ200810185348
公開日2010年6月23日 申請(qǐng)日期2008年12月22日 優(yōu)先權(quán)日2008年12月22日
發(fā)明者吳曉婷 申請(qǐng)人:南亞科技股份有限公司