專利名稱：形成快閃存儲器柵極的方法以及快閃存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件的制造領(lǐng)域，尤其涉及形成快閃存儲器柵極的方法以及由
此形成的快閃存儲器。
背景技術(shù)：
目前，快閃存儲器(Flash)，又稱為閃存，已經(jīng)成為非揮發(fā)性存儲器的主流。根據(jù)結(jié) 構(gòu)不同，閃存可分為或非閃存(NOR Flash)和與非閃存(NANDFlash)兩種。其中，或非閃存 因為讀取速度快，適合于手機或主板等需要記錄系統(tǒng)編碼的應用。而與非閃存因為高密度 及高寫入速度，特別適合多媒體資料存儲。尤其近幾年，與非閃存幾乎以保持每年密度加倍 的速度演進。最新一代的與非閃存技術(shù)已達每晶粒(die)可以存儲32Gb的高容量水平。而 從工藝上來說，閃存可分為浮柵結(jié)構(gòu)閃存(floating gate Flash)和電荷能陷存儲結(jié)構(gòu)閃 存(CTF， charge-trapping Flash)兩類。浮柵結(jié)構(gòu)是將電荷存儲于多晶硅(poly silicon) 之內(nèi)。隨著工藝器件尺寸的越來越小，浮柵結(jié)構(gòu)的閃存也面臨到了微縮極限。由于浮柵結(jié) 構(gòu)需要保持較高的浮柵厚度(floating gatethickness)來保持柵極耦合(gate coupling ratio)，當工藝器件尺寸小于45nm之后，浮柵結(jié)構(gòu)就會因過近的距離造成嚴重的相互耦合 干擾，因此也無法再勝任電荷存儲的功能，下一代的閃存就必須向電荷能陷存儲結(jié)構(gòu)發(fā)展， 才能繼續(xù)適應工藝器件尺寸的越來越小。 電荷能陷存儲結(jié)構(gòu)是將電荷存儲于電荷陷阱層內(nèi)，例如氮化硅層，由于電荷是 獨立存儲，完全不會彼此干擾。目前，對于與非閃存，一般是被設(shè)計成具有堆棧式柵極 (Stack-Gate)結(jié)構(gòu)，此結(jié)構(gòu)包括隧穿氧化層、用來儲存電荷的多晶硅浮置柵極、氧化硅/氮 化硅/氧化硅(0xide-Nitride-0xide，0N0)結(jié)構(gòu)的柵間介電層以及用來控制數(shù)據(jù)存取的多 晶硅控制柵極。 中國專利申請第02123441. 8號提供一種制作具有上述結(jié)構(gòu)的閃存的制作方法， 包括如下步驟。首先，如圖l所示，在硅襯底100上形成浮柵多晶硅層101 ;在浮柵多晶硅層 101上形成氧化硅_氮化硅_氧化硅層(0N0) 102 ;然后在氧化硅-氮化硅-氧化硅層102 上沉積控制柵多晶硅層104 ;在控制柵多晶硅層104上形成硬掩膜層106 ;在硬掩膜層106 上旋涂光阻層107。經(jīng)過曝光和顯影工藝，在第一光阻層107上形成開口圖形108。光阻層 107上開口圖形108的位置與硅襯底100內(nèi)需要形成源極和漏極的位置相對應。
如圖2所示，以第一光阻層107為掩膜，蝕刻第一硬掩膜層106，形成硬掩膜106'， 并去除第一光阻層107。以硬掩膜106'為掩膜，刻蝕控制柵多晶硅層104，形成控制柵104'。 以硬掩膜106'為掩膜，刻蝕氧化硅_氮化硅_氧化硅層102，形成圖形化的氧化硅_氮化 硅-氧化硅層102'。以硬掩膜106'為掩膜，刻蝕控制柵多晶硅層101，形成控制柵101'。 以硬掩膜106'為掩膜，在硅襯底100中進行離子注入，形成源極/漏極110。
運用上述方法所形成的閃存柵極結(jié)構(gòu)的SEM照片如圖3所示。從圖3中圈出的位 置301可以看出，控制柵的側(cè)壁上會形成凹陷，從而降低控制柵的電學性能。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是在形成浮柵時，如何防止控制柵的側(cè)壁被傷害。
為解決上述技術(shù)問題，本發(fā)明提供一種形成快閃存儲器柵極的方法，包括步驟提 供半導體襯底，所述半導體襯底上依次覆有第一導電層、柵間介電層和第二導電層；圖形化 第二導電層至暴露柵間介電層，形成控制柵；圖形化柵間介電層至暴露第一導電層；在上 述兩個步驟中任一步之后，形成含氧氣體或含氧等離子體氛圍，在控制柵側(cè)壁上形成氧化 膜；圖形化第一導電層，形成浮柵。 在本發(fā)明中，可選地，所述含氧氣體或含氧等離子體氛圍為由氧化性氣體形成的 等離子體氛圍。 可選地，所述氧化性氣體為氧氣。 可選地，所述第二導電層上還依次覆有金屬硅化物層、頂部抗反射材料層、硬掩膜 層和光刻膠層。 可選地，還包括步驟圖形化光刻膠層；以圖形化的光刻膠層為掩膜，圖形化硬掩 膜層和頂部抗反射材料層；去除光刻膠層；以硬掩膜層為掩膜，圖形化硅化物層至暴露第 二導電層。 可選地，所述圖形化第二導電層的步驟，是通過以硬掩膜層為掩膜，干法刻蝕第二 導電層至暴露柵間介電層來實現(xiàn)的。 可選地，所述圖形化柵間介電層的步驟，是通過以硬掩膜層為掩膜，干法刻蝕柵間 介電層至暴露第一導電層來實現(xiàn)的。 可選地，所述圖形化第一導電層，是通過以硬掩膜層為掩膜，干法刻蝕第一導電層 來實現(xiàn)的。 根據(jù)本發(fā)明的另一個方面，還提供上述任一形成快閃存儲器柵極的方法所制造的
快閃存儲器，所述快閃存儲器具有控制柵，所述控制柵的側(cè)壁上有氧化膜。 與現(xiàn)有技術(shù)相比，本發(fā)明在形成控制柵之后，或在圖形化柵間介電層之后，形成含
氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧化膜，可以防止在后續(xù)形成浮柵的
步驟中傷害控制柵的側(cè)壁，杜絕在控制柵側(cè)壁上形成凹陷，從而防止控制柵電學性能的下降。
圖1和圖2為現(xiàn)有技術(shù)形成閃存柵極結(jié)構(gòu)的示意圖；
圖3為用現(xiàn)有技術(shù)形成的閃存柵極結(jié)構(gòu)的SEM照片；
圖4為本發(fā)明一個實施例形成閃存柵極的方法流程圖；
圖5至圖11為按照圖4所示流程形成閃存柵極的示意圖；
圖12為根據(jù)本發(fā)明一個實施例形成的閃存柵極結(jié)構(gòu)的SEM照片。
具體實施例方式
發(fā)明人發(fā)現(xiàn)，如圖2所示，由于現(xiàn)有的閃存柵極結(jié)構(gòu)是浮柵101'與控制柵104'夾 合柵間介電層102'的疊層結(jié)構(gòu)。形成浮柵101'與控制柵104'的主要材料均為多晶硅。因
此，在刻蝕形成浮柵ior的過程中，毫無保護的控制柵104'的側(cè)壁必然會受到作為刻蝕劑的等離子體的侵蝕。雖然等離子刻蝕為各向異性刻蝕，對平行于襯底100的方向上的刻蝕 速率遠小于垂直于襯底100的方向。但是，隨著閃存器件尺寸的逐漸減小，使得柵極之間溝 槽的深寬比逐漸增大，等離子體與控制柵104'側(cè)壁的接觸相對更多，因此等離子體對控制 柵104'的側(cè)壁的侵蝕變得越來越明顯。如果任由其發(fā)展，必然會導致控制柵104'的電學 性能下降，從而導致最終形成的閃存器件的質(zhì)量下降。 因此，在形成浮柵時，為防止控制柵的側(cè)壁被傷害。本發(fā)明在形成控制柵之后，或
在圖形化柵間介電層之后，形成含氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧
化膜，可以防止在后續(xù)形成浮柵的步驟中傷害控制柵的側(cè)壁，杜絕在控制柵側(cè)壁上形成凹
陷，從而防止控制柵電學性能的下降。 下面結(jié)合附圖對本發(fā)明的內(nèi)容進行詳細說明。 如圖4所示，形成閃存柵極的方法，包括步驟 S101，在半導體襯底上依次形成柵極氧化物層、第一導電層、柵間介電層、第二導 電層、金屬硅化物層、頂部抗反射材料層、硬掩膜層和光刻膠層；
S102，圖形化光刻膠層； S103，以光刻膠層為掩膜，圖形化硬掩膜層和頂部抗反射材料層； S104，去除光刻膠層后，以硬掩膜層為掩膜，圖形化金屬硅化物層和第二導電層至
暴露柵間介電層，形成控制柵； S105，形成含氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧化膜；
S106，以硬掩膜層為掩膜，圖形化柵間介電層至暴露第一導電層；
S107，以硬掩膜層為掩膜，圖形化第一導電層至暴露柵極氧化物層，形成浮柵。
如圖5所示，執(zhí)行步驟S101，在半導體襯底501上依次形成柵極氧化物層502、第 一導電層503、柵間介電層504、第二導電層505、金屬硅化物層506、頂部抗反射材料層507、 硬掩膜層508和光刻膠層509。 其中，柵極氧化物層502的材質(zhì)一般是氧化硅。現(xiàn)有技術(shù)中，形成柵極氧化物層 502的工藝是熱氧化法，即在高溫環(huán)境下，將半導體襯底501暴露在含氧環(huán)境中。該工藝通 常在爐管中實現(xiàn)。通常形成的柵極氧化物層502的厚度都在幾十埃左右。
在柵極氧化物層502上形成第一導電層503 。所述第一導電層503的材質(zhì)例如是摻 雜的多晶硅。其形成的方法例如是低壓化學氣相沉積法(LPCVD)，即以硅烷為氣體源沉積一 層多晶硅層后，再進行摻雜植入制作工藝。上述的沉積工藝的溫度一般為550°C 75(TC， 壓力約0. 1Torr 0. 5Torr(lTorr = 133. 32Pa)。 然后在第一導電層503上形成柵間介電層504。因閃存要求與浮置柵極接觸的氧 化硅層須具備良好的電學性能，以避免在正常電壓下，用來儲存電荷的浮置柵極產(chǎn)生漏電 或是發(fā)生過早電崩潰的問題，該柵間介電層504 —般是氧化硅/氮化硅/氧化硅(ONO)的 疊層結(jié)構(gòu)。以柵間介電層504的材質(zhì)是氧化硅/氮化硅/氧化硅為例，形成柵間介電層504 的方法是在700°C IIO(TC的溫度和0. 1Torr 0. 8Torr的壓力下，以低壓化學氣相沉 積法(LPCVD)形成一層均勻的厚度約為2nm 10nm的氧化硅層，接著以相同的方法在氧化 硅層上形成厚度為2nm 10nm的氮化硅層，然后再以同樣的方法形成另一層厚度為2nm 10nm的氧化硅層。 再于柵間介電層504之上形成第二導電層505。所述第二導電層505的材質(zhì)例如是摻雜多晶硅。其形成的方法例如是低壓化學氣相沉積法(LPCVD)，即以硅烷為氣體源沉積一 層多晶硅層后，再進行摻雜植入制作工藝。上述的沉積工藝的溫度一般為550°C 750°C， 壓力約0. 1Torr 0. 5Torr。 為了降低控制柵的電阻，同時為了降低控制柵的應力，現(xiàn)有技術(shù)中，在第二導電層 505上還可以形成金屬硅化物層506，用于形成復合的控制柵結(jié)構(gòu)?，F(xiàn)有技術(shù)中，形成復合 控制柵的最常見的材料是硅化鎢。 金屬硅化物層506之上還可以形成頂部抗反射材料層507，用于在光刻時降低光 反射?，F(xiàn)有技術(shù)中，制造頂部抗反射材料層507的材料可以例如是氮氧化硅，其形成的方法 例如是化學氣相沉積法。制造頂部抗反射材料層507的工藝已為本領(lǐng)域技術(shù)人員所熟知， 在此不再贅述。 頂部抗反射材料層507之上還可以形成硬掩膜層508。硬掩膜層508將會用作刻 蝕其下的疊層結(jié)構(gòu)的掩膜。制造硬掩膜層508的材料例如是氮化硅，其形成的方法例如是 化學氣相沉積法。制造硬掩膜層508的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。
硬掩膜層508之上還覆有光刻膠層509，用于形成刻蝕硬掩膜層508和頂部抗反射 材料層507的掩膜。由于現(xiàn)有的特征尺寸小于100nm的光刻設(shè)備采用ArF激光源，因此，用 于形成光刻膠層509的光刻膠材料一般是對193nm波長的激光敏感的光刻膠。形成光刻膠 層509的方法一般是旋涂法，改工藝也已為本領(lǐng)域技術(shù)人員所熟知。 圖5所示的疊層結(jié)構(gòu)中，從半導體襯底501的表面至硬掩膜層508的上表面的厚 度約為540nm，其中第二導電層505的厚度約為100nm。而在后續(xù)工藝中形成的定義閃存柵 極結(jié)構(gòu)的形狀和位置的溝槽寬度只有約90nm。因此，所述溝槽的深寬比大約為6 : l，這導 致后續(xù)刻蝕形成浮柵的等離子體與控制柵104'側(cè)壁的接觸相對更多，因此等離子體對控制 柵104'的側(cè)壁的侵蝕變得越來越明顯。如果任由其發(fā)展，必然會導致控制柵104'的電學 性能下降，從而導致最終形成的閃存器件的質(zhì)量下降。 在形成如圖5所示的疊層結(jié)構(gòu)之后，執(zhí)行步驟S102，圖形化光刻膠層509。圖形化 光刻膠層509，即將掩模版上的圖形通過光刻方法轉(zhuǎn)移至光刻膠層509上。在顯影工藝之 后，光刻膠層509上形成定義閃存器件柵極結(jié)構(gòu)的位置和形狀的溝槽和凸起(未標注)，也 即形成如圖6所示的結(jié)構(gòu)。 然后執(zhí)行步驟S103，以光刻膠層509為掩膜，圖形化硬掩膜層508和頂部抗反射材 料層507，形成如圖7所示的結(jié)構(gòu)。圖形化硬掩膜層508和頂部抗反射材料層507 —般采用 等離子刻蝕的方法，即以含氟的化合物，如CF4和/或CHF3等作為主氣體源形成的等離子 體刻蝕硬掩膜層508和頂部抗反射材料層507。等離子處理的工藝已為本領(lǐng)域技術(shù)人員所 熟知，在此不再贅述。 接著執(zhí)行步驟S104，去除光刻膠層509后，以硬掩膜層508為掩膜，圖形化金屬硅 化物層506和第二導電層505至暴露柵間介電層505，形成控制柵505'，即形成圖8所示的 結(jié)構(gòu)。去除光刻膠層509的工藝可以是本領(lǐng)域技術(shù)人員所熟知的灰化工藝，即用含氧等離 子與光刻膠反應而達到去除光刻膠層509的目的。圖形化金屬硅化物層506和第二導電層 505的工藝為等離子刻蝕，即以C12和/或HBr作為氣體源形成的等離子體刻蝕金屬硅化物 層506和第二導電層505。等離子處理的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此也就不再贅 述。
6
然后執(zhí)行步驟S105，形成含氧氣體或含氧等離子體氛圍，在控制柵505'的側(cè)壁上 形成氧化膜510。所述形成含氧氣體或含氧等離子體氛圍的方法有多種，例如濕法氧化、原 位蒸汽生成法(in-situ steam generation, ISSG)和干法氧化。其中，濕法氧化和原位蒸 汽生成法，均是將半導體襯底501置于水蒸汽環(huán)境中對多晶硅進行氧化。而干法氧化可以 是將半導體襯底501置于氧氣中或含氧等離子環(huán)境中進行氧化。這些工藝中，優(yōu)選的工藝 是用含氧等離子對控制柵505'的側(cè)壁進行氧化，例如，以氧氣作為氣體源形成的含氧等離 子體與控制柵505'的側(cè)壁進行反應。含氧等離子處理的工藝參數(shù)為氧氣的流量是100至 500sccm/min，優(yōu)選的流量可以是200sccm/min ;氧氣的壓力是5至60mTorr，優(yōu)選的壓力可 以是20mTorr ;形成等離子體的功率可以是700至1300W，優(yōu)選的功率可以是1000W ;反應室 溫度為50至60°C ;處理的時間是10至30秒，優(yōu)選的處理時間可以是20秒。
經(jīng)過上述反應之后，如圖9所示，控制柵505'的側(cè)壁上形成氧化膜510。氧化膜 510的存在，可以保護控制柵505'在后續(xù)工藝中，特別是在形成浮柵的刻蝕工藝中不被傷 害，杜絕在控制柵505'的側(cè)壁上形成凹陷，從而防止控制柵505'電學性能的下降。
然后執(zhí)行步驟S106，以硬掩膜層508為掩膜，圖形化柵間介電層504至暴露第一導 電層503，形成如圖10所示的結(jié)構(gòu)。圖形化柵間介電層504的工藝可以為等離子刻蝕，Cl2 和/或HBr作為主氣體源形成的等離子體刻蝕金屬硅化物層506和第二導電層505。等離 子處理的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 接著執(zhí)行步驟S107，以硬掩膜層508為掩膜，圖形化第一導電層503至暴露柵極氧 化物層502，形成浮柵503'，即形成如圖11所示的結(jié)構(gòu)。圖形化第一導電層503的工藝可 以為等離子刻蝕，C12和/或HBr作為主氣體源形成的等離子體刻蝕第一導電層503。等離 子處理的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 由于在執(zhí)行步驟S107之前，控制柵505'的側(cè)壁已經(jīng)形成了氧化膜510，因此，在用
等離子刻蝕第一導電層503形成浮柵503'時就不會對控制柵505'造成傷害。 在步驟S107之后，還可以有圖形化柵極氧化物層502至暴露半導體襯底501的步
驟，以及去除硬掩膜層508和頂部抗反射材料層507的步驟，最終形成制造閃存所需的柵極結(jié)構(gòu)。 在上述實施例中，在控制柵505'側(cè)壁形成氧化膜510的步驟是在圖形化柵間介電 層504之前執(zhí)行，但本領(lǐng)域技術(shù)人員知道，在圖形化柵間介電層504之后執(zhí)行氧化控制柵 505'側(cè)壁， 一樣可以實現(xiàn)本發(fā)明的目的。更進一步說，只要是在形成控制柵505'之后，形成 浮柵503'之前氧化控制柵505'側(cè)壁而形成氧化膜510，都可以實現(xiàn)本發(fā)明的目的。
在圖形化柵間介電層504之前執(zhí)行氧化控制柵505'側(cè)壁的步驟的好處在于，可以 防止柵間介電層504中氮化硅層的側(cè)壁被氧化，也可以防止圖形化柵間介電層504之后暴 露的第一導電層表面形成過厚的氧化物。因此，比較優(yōu)選的方案是在圖形化柵間介電層504 之前就在氧化控制柵505'的側(cè)壁上形成氧化膜510。 用上述方法形成的閃存柵極結(jié)構(gòu)的SEM照片如圖12所示。從圖12可知，控制柵 505'的側(cè)壁不再有凹陷出現(xiàn)，從而解決了現(xiàn)有技術(shù)所存在的問題。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的 保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
一種形成快閃存儲器柵極的方法，其特征在于，包括步驟提供半導體襯底，所述半導體襯底上依次覆有第一導電層、柵間介電層和第二導電層；圖形化第二導電層至暴露柵間介電層，形成控制柵；圖形化柵間介電層至暴露第一導電層；在上述兩個步驟中任一步之后，形成含氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧化膜；圖形化第一導電層，形成浮柵。
2. 如權(quán)利要求1所述的形成快閃存儲器柵極的方法，其特征在于所述含氧氣體或含氧等離子體氛圍為由氧化性氣體形成的等離子體氛圍。
3. 如權(quán)利要求2所述的形成快閃存儲器柵極的方法，其特征在于所述氧化性氣體為氧氣。
4. 如權(quán)利要求3所述的形成快閃存儲器柵極的方法，其特征在于形成氧等離子體氛圍的工藝為，氧氣的流量是100至500sccm/min，氧氣的壓力是5至60mTorr，形成等離子體的功率是700至1300W，反應室溫度為50至6(TC，在控制柵的側(cè)壁上形成氧化膜的時間是10至30秒。
5. 如權(quán)利要求1所述的形成快閃存儲器柵極的方法，其特征在于所述第二導電層上還依次覆有金屬硅化物層、頂部抗反射材料層、硬掩膜層和光刻膠層。
6. 如權(quán)利要求5所述的形成快閃存儲器柵極的方法，其特征在于，還包括步驟圖形化光刻膠層；以圖形化的光刻膠層為掩膜，圖形化硬掩膜層和頂部抗反射材料層；去除光刻膠層；以硬掩膜層為掩膜，圖形化硅化物層至暴露第二導電層。
7. 如權(quán)利要求6所述的形成快閃存儲器柵極的方法，其特征在于所述圖形化第二導電層的步驟，是通過以硬掩膜層為掩膜，干法刻蝕第二導電層至暴露柵間介電層來實現(xiàn)的。
8. 如權(quán)利要求6所述的形成快閃存儲器柵極的方法，其特征在于所述圖形化柵間介電層的步驟，是通過以硬掩膜層為掩膜，干法刻蝕柵間介電層至暴露第一導電層來實現(xiàn)的。
9. 如權(quán)利要求6所述的形成快閃存儲器柵極的方法，其特征在于所述圖形化第一導電層，是通過以硬掩膜層為掩膜，干法刻蝕第一導電層來實現(xiàn)的。
10. 根據(jù)權(quán)利要求1至9中任一項所述的形成快閃存儲器柵極的方法所制造的快閃存儲器，其特征在于所述快閃存儲器具有控制柵，所述控制柵的側(cè)壁上有氧化膜。
全文摘要
本發(fā)明涉及形成快閃存儲器柵極的方法以及快閃存儲器，其中形成快閃存儲器柵極的方法包括步驟提供半導體襯底，所述半導體襯底上依次覆有第一導電層、柵間介電層和第二導電層；圖形化第二導電層至暴露柵間介電層，形成控制柵；圖形化柵間介電層至暴露第一導電層；在上述兩個步驟中任一步之后，形成含氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧化膜；圖形化第一導電層，形成浮柵。本發(fā)明在形成控制柵之后，或在圖形化柵間介電層之后，形成含氧氣體或含氧等離子體氛圍，在控制柵的側(cè)壁上形成氧化膜，可以防止在后續(xù)形成浮柵的步驟中傷害控制柵的側(cè)壁，杜絕在控制柵側(cè)壁上形成凹陷，從而防止控制柵電學性能的下降。
文檔編號H01L21/28GK101728252SQ20081020178
公開日2010年6月9日 申請日期2008年10月24日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者李雪 申請人:中芯國際集成電路制造(上海)有限公司