專利名稱：淺溝槽結構制作方法
技術領域：
本發(fā)明涉及半導體制作技術領域，特別涉及淺溝槽結構制作方法。
背景技術：
半導體集成電路的發(fā)展方向為增加密度與縮小元件。在集成電路制作中，隔離結 構是一種重要技術，形成在硅基底上的元件必須與其他元件隔離。隨著半導體制作技術的 進步，淺溝槽隔離(Shallow Trench Isolation,STI)技術已經逐漸取代了傳統(tǒng)半導體器件 制作所采用的如局部硅氧化法(LOCOS)等其他隔離方法。 現(xiàn)有淺溝槽隔離結構的制作方法一般包括在高溫氧化爐管內氧化硅晶圓，在硅 襯底上形成襯墊氧化層(Pad Oxide)和氮化硅層(Nitride)，再進行淺溝槽蝕刻，之后在 淺溝槽的底部及側壁以熱氧化工藝形成襯底氧化層(Liner)，并以例如低壓化學氣相淀積 (LPCVD)工藝或高濃度等離子_化學氣相沉積(HDP-CVD)工藝在所述襯底氧化層上形成用 于填充淺溝槽的填充氧化層，接著以化學機械研磨(CMP)技術去除表面多出的材料，并以 氮化硅層作為研磨終止層，留下一平坦的表面，最后再將氮化硅層和襯墊氧化層去除，以供 后續(xù)工藝的制作。 由于現(xiàn)有技術中，淺溝槽是利用蝕刻工藝形成的，其各轉角大多呈尖銳狀，所述淺 溝槽的形狀不僅影響后續(xù)溝槽的填充效果，而且尖銳的淺溝槽轉角還容易引起邊緣漏電， 使得器件電學性能下降。另外，淺溝槽進行填充采用的是化學氣相淀積(CVD)工藝，特別 是高濃度等離子-化學氣相沉積(HDP-CVD)工藝，而在淺溝槽的底部及側壁形成的襯底氧 化層由于厚度較小，一般例如為30埃至200埃。在形成填充氧化層的過程中，等離子體會 不斷轟擊襯底氧化層，特別是對于襯底氧化層中位于淺溝槽各轉角處的呈尖銳狀的那一部 分，受到等離子體侵蝕會更加明顯，膜層厚度會被磨薄，甚至會出現(xiàn)被穿破并進而破壞位于 襯底氧化層之下的硅襯底的情形，產生漏電流，降低淺溝槽的隔離特性，從而導致最終形成 的半導體器件的質量下降。

發(fā)明內容
本發(fā)明解決的問題是提供一種淺溝槽結構制作方法，避免了現(xiàn)有技術中由于多晶 硅層表面沾染的雜質影響產品良率的問題。 為解決上述問題，本發(fā)明提供一種淺溝槽結構制作方法，包括提供半導體襯底， 在所述半導體襯底上形成淺溝槽；在所述淺溝槽內形成氧化物犧牲層；去除所述氧化物犧 牲層；在所述淺溝槽內形成襯底氧化層；在所述襯底氧化層上形成用于填充淺溝槽的填充 氧化層。 可選地，形成所述氧化物犧牲層的方法為熱氧化工藝。
可選地，所述熱氧化工藝包括原位蒸汽生成工藝。 可選地，形成所述氧化物犧牲層的溫度條件為800攝氏度至1200攝氏度。
可選地，所述氧化物犧牲層的厚度為30埃至200埃。
可選地，所述氧化物犧牲層的材料為氧化硅。
可選地，形成氧化物犧牲層的次數(shù)為至少二次。 可選地，去除所述氧化物犧牲層的方法為干法蝕刻工藝或濕法蝕刻工藝。
可選地，形成所述襯底氧化層的方法為熱氧化法。 可選地，形成填充氧化層的方法為高濃度等離子-化學氣相沉積工藝。 與現(xiàn)有技術相比，本發(fā)明技術方案在制作淺溝槽結構工藝中在淺溝槽內形成襯底
氧化層之前額外增加了在淺溝槽內形成氧化物犧牲層并于后續(xù)再予以去除的工藝步驟，使
得淺溝槽各轉角得以圓化，改善淺溝槽內的應力環(huán)境，避免在執(zhí)行后續(xù)工藝制作時對淺溝
槽(特別是頂端轉角)的破壞，提高半導體器件的電學性能，進而提升半導體產品的良率。


圖1為根據(jù)本發(fā)明實施方式中淺溝槽結構制作方法的流程圖；
圖2至圖6為根據(jù)圖1流程制作淺溝槽結構的結構示意圖。
具體實施例方式
發(fā)明人發(fā)現(xiàn)，在制作淺溝槽結構時，淺溝槽各轉角呈尖銳狀，且在后續(xù)利用 HDP-CVD工藝形成填充氧化層時，由于HDP具有一定的刻蝕能力，等離子體對襯底氧化層造 成轟擊，且襯底氧化層厚度較小，特別是淺溝槽各轉角位置處的襯底氧化層也呈尖銳狀，因 此襯底氧化層在等離子體轟擊下非常容易被破壞，導致填充氧化層直接與淺溝槽內的硅襯 底接觸，使得淺溝槽內的應力變化，甚至會破壞淺溝槽內的晶格，使晶格產生缺陷，從而導 致半導體器件的電學性能下降。 因此，在制作半導體器件時，為防止上述缺陷對產品良率的影B向。本發(fā)明提供一種 淺溝槽結構制作方法，包括提供半導體襯底，在所述半導體襯底上形成淺溝槽；在所述淺 溝槽內形成氧化物犧牲層；去除所述氧化物犧牲層；在所述淺溝槽內形成襯底氧化層；在 所述襯底氧化層上形成用于填充淺溝槽的填充氧化層。額外增加了在淺溝槽內形成氧化物 犧牲層并于后續(xù)再予以去除的工藝步驟，使得淺溝槽各轉角得以圓化，改善淺溝槽內的應 力環(huán)境，避免后續(xù)工藝對襯底氧化層和硅襯底的破壞，提高半導體器件的電學性能，進而提 升半導體產品的良率。 本發(fā)明提供一種淺溝槽結構制作方法，包括提供半導體襯底，所述半導體襯底形
成有淺溝槽；在所述淺溝槽內形成氧化物犧牲層；去除所述氧化物犧牲層；在所述淺溝槽
內形成襯底氧化層。與現(xiàn)有技術相比，使得淺溝槽頂端轉角得以圓化，改善淺溝槽內的應力
環(huán)境，避免后續(xù)執(zhí)行高密度等離子體化學氣相沉積及化學機械研磨時對淺溝槽(特別是頂
端轉角)的破壞，從而表面半導體器件電學性能的下降。 為此，如圖1所示，所述淺溝槽結構制作方法包括如下步驟 S100，提供半導體襯底，在所述半導體襯底上形成淺溝槽。 S102 ，在所述淺溝槽內形成氧化物犧牲層。 S104，去除所述氧化物犧牲層。 S106，在所述淺溝槽內形成襯底氧化層。 S108，在所述襯底氧化層上形成用于填充淺溝槽的填充氧化層。
下面結合附圖對本發(fā)明的內容進行詳細說明。 執(zhí)行步驟S100，提供半導體襯底，在半導體襯底200上依序形成襯墊氧化層201、 氮化硅層202和淺溝槽203，形成如圖2所示的結構。 其中，所述半導體襯底200為形成有半導體器件的硅、形成有半導體器件的絕緣
體上硅(SOI)、或者為形成有半導體器件的II-VI或者III-V族化合物半導體。 襯墊氧化層201的材質一般為氧化硅。在現(xiàn)有技術中，形成襯墊氧化層201的工
藝是熱氧化法，即在高溫環(huán)境下，將半導體襯底200暴露在含氧環(huán)境中。該工藝通常在爐管
中實現(xiàn)。通常形成的襯墊氧化層201的厚度都在幾十埃左右，例如約50埃至250埃厚。因
形成襯墊氧化層201的工藝已為本領域技術人員所熟知，故在此不再贅述。 在襯墊氧化層201上形成氮化硅層202。所述氮化硅層202的材質為氮化硅。在
現(xiàn)有技術中，形成氮化硅層202的方法例如是化學氣相淀積工藝(CVD)。在本實施例中，形
成的氮化硅層202的厚度大約為1000埃 2000埃。因形成氮化硅層202的工藝已為本領
域技術人員所熟知，故在此不再贅述。 接著，進行蝕刻以形成淺溝槽203，淺溝槽203是用于對半導體襯底200所形成的 柵極結構(未予以圖示)進行電隔離。在現(xiàn)有技術中，形成淺溝槽203的方法是微影蝕刻 工藝，具體來講，是通過非等向性蝕刻，并且以含有HBr、Cl與C^為反應氣體而形成的。形 成的淺溝槽203的深度一般為0. 4um至0. 5um深。因形成淺溝槽203的工藝已為本領域技 術人員所熟知，故在此不再贅述。 接著執(zhí)行步驟S102，在淺溝槽203內形成氧化物犧牲層204，形成如圖3所示的結 構。 氧化物犧牲層204是形成在淺溝槽203的底部和側壁上。氧化物犧牲層204的材 質為氧化硅。在現(xiàn)有技術中，氧化物犧牲層204可以例如是熱氧化法，即在高溫環(huán)境下，將 半導體襯底200暴露在含氧環(huán)境中。優(yōu)選地，可以是原位蒸汽生成工藝(ISSG)，具體來講， 是在通常的氧氣氣氛里摻入了恒量的氫氣(具有氧和氫氧根的氛圍)，在高溫下，例如800 攝氏度 1200攝氏度，產生類似于爆燃的化學反應，所述反應會產生大量的氣相活性自由 基，其中主要是易于與硅原子反應的原子氧，由于原子氧的強氧化作用，在未有保護的、暴 露的硅表面都會被氧化進而形成ISSG氧化物層(即氧化物犧牲層204)，形成的氧化物犧牲 層204的厚度大致為30埃至200埃。所述氧化物犧牲層204能夠修復淺溝槽203內的襯 底晶格缺陷以及改善淺溝槽203內襯底表面應力。 接著執(zhí)行步驟S104，去除所述氧化物犧牲層204，形成如圖4所示的結構。氧化 物犧牲層204可通過干法蝕刻工藝或濕法蝕刻工藝予以去除。以濕法蝕刻工藝為例進行 說明，例如可通過稀釋水溶性氫氟酸(HF)溶液來腐蝕并去除氧化物犧牲層204。所述氫氟 酸溶液的選擇應參考濕度、干燥條件及氧化物犧牲層204的厚度等因素。通過稀釋水溶性 氫氟酸溶液清洗技術能更好地保證硅片表面的微粗糙度，在處理過程中不會產生額外的雜 質。該氫氟酸去除工藝的具體實施方法已為本領域技術人員所熟知，在此不再贅述。
容易知道，通過上述形成氧化物犧牲層204的步驟S102和去除氧化物犧牲層204 的步驟S104，可使得淺溝槽203在氧化物犧牲層204形成與去除的高溫處理過程中，應力能 得到一定的釋放，淺溝槽203的各轉角(包括淺溝槽的底部與側壁所形成的轉角以及側壁 與半導體襯底表面形成的轉角)得以獲得一定程度的圓化，相比之前各轉角呈尖銳狀，效果明顯。 接著執(zhí)行步驟S106，在淺溝槽內203形成襯底氧化層205，形成如圖5所示的結 構。 氧化物犧牲層204是形成在淺溝槽203的底部和側壁上。襯底氧化層205的材質 為氧化硅，其厚度為30埃至200埃。在現(xiàn)有技術中，與形成氧化物犧牲層204相類似，形成 襯底氧化層205的方法也可以利用熱氧化法、優(yōu)選為ISSG工藝，來實現(xiàn)。因該ISSG工藝已 為本領域技術人員所熟知，在此不再贅述。 需說明的是，在步驟S106中形成襯底氧化層205時采用的是熱氧化法，故在處理 過程中，特別是在高溫情形下，淺溝槽203的應力能得到進一步的釋放，淺溝槽203的各轉 角圓化效果更為明顯，使得最終形成的襯底氧化層205厚度均勻，且在對應淺溝槽203的各 轉角處的那部分同樣是圓滑過渡，而可避免出現(xiàn)之前的尖銳狀。 接著執(zhí)行步驟S108，在襯底氧化層205上形成用于填充淺溝槽203的填充氧化層 206，形成如圖6所示的結構。 填充氧化層206的材質為氧化硅。在現(xiàn)有技術中，形成填充氧化層206的方法可以 是低壓化學氣相淀積(LPCVD)工藝或高濃度等離子-化學氣相沉積(HDP-CVD)工藝。優(yōu)選 地，可以是例如以SiH4、 02和Ar的混合氣體作為等離子化的氣體源的HDP-CVD工藝對溝槽 進行填充，因該HDP-CVD工藝的具體實施方法已為本領域技術人員所熟知，在此不再贅述。 由于通過上述步驟，使得淺溝槽的各轉角及與其對應的襯底氧化層205的各轉角獲得了圓 化，襯底氧化層205可有效保護其下的半導體襯底，避免HDP-CVD工藝中等離子對襯底氧化 層205及其下半導體襯底的破壞。 本發(fā)明技術方案在制作淺溝槽結構工藝中通過在淺溝槽內預先形成氧化物犧牲 層并于后續(xù)再予以去除的工藝步驟，使得在形成氧化物犧牲層的高溫處理下淺溝槽各轉角 得以圓化，改善淺溝槽內的應力環(huán)境，使得后續(xù)形成的襯底氧化層厚度更為均勻，其相應的 各轉角也能得到圓化，避免后續(xù)執(zhí)行高密度等離子體化學氣相沉積及化學機械研磨時對淺 溝槽(特別是頂端轉角)的破壞，提高半導體器件的電學性能，進而提升半導體產品的良 率。 雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此，例如在上述實施 方式中，形成氧化物犧牲層并再予以去除的工藝步驟并不僅限于一次，在對于增加工藝步 驟影響生產效率和增加工藝步驟改善淺溝槽內應力環(huán)境的平衡考量下，上述工藝步驟根據(jù) 實際的需要還可進行二次甚至以上的多次，以達到更好的效果。任何本領域技術人員，在不 脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利 要求所限定的范圍為準。
權利要求
一種淺溝槽結構制作方法，其特征在于，包括提供半導體襯底，在所述半導體襯底上形成淺溝槽；在所述淺溝槽內形成氧化物犧牲層；去除所述氧化物犧牲層；在所述淺溝槽內形成襯底氧化層；在所述襯底氧化層上形成用于填充淺溝槽的填充氧化層。
2. 根據(jù)權利要求1所述淺溝槽結構制作方法，其特征在于，形成所述氧化物犧牲層的 方法為熱氧化工藝。
3. 根據(jù)權利要求1所述淺溝槽結構制作方法，其特征在于，所述熱氧化工藝包括原位 蒸汽生成工藝。
4. 根據(jù)權利要求1所述淺溝槽結構制作方法，其特征在于，形成所述氧化物犧牲層的 溫度條件為800攝氏度至1200攝氏度。
5. 根據(jù)權利要求1或2所述淺溝槽結構制作方法，其特征在于，所述氧化物犧牲層的厚 度為30埃至200埃。
6. 如權利要求1或2所述的淺溝槽結構制作方法，其特征在于，所述氧化物犧牲層的材 料為氧化硅。
7. 根據(jù)權利要求1所述淺溝槽結構制作方法，其特征在于，形成氧化物犧牲層的次數(shù) 為至少二次。
8. 如權利要求1所述的淺溝槽結構制作方法，其特征在于，去除所述氧化物犧牲層的 方法為干法蝕刻工藝或濕法蝕刻工藝。
9. 如權利要求1所述的淺溝槽結構制作方法，其特征在于，形成所述襯底氧化層的方 法為熱氧化法。
10. 如權利要求1所述的淺溝槽結構制作方法，其特征在于，形成填充氧化層的方法為 高濃度等離子_化學氣相沉積工藝。
全文摘要
一種淺溝槽結構制作方法，包括提供半導體襯底，在所述半導體襯底上形成淺溝槽；在所述淺溝槽內形成氧化物犧牲層；去除所述氧化物犧牲層；在所述淺溝槽內形成襯底氧化層；在所述襯底氧化層上形成用于填充淺溝槽的填充氧化層。通過本技術方案，可使得淺溝槽在形成過程中其頂端轉角得以圓化，改善淺溝槽內的應力環(huán)境，避免后續(xù)工藝對淺溝槽的破壞，提高半導體器件的電學性能，提升半導體產品的良率。
文檔編號H01L21/70GK101740458SQ20081020354
公開日2010年6月16日 申請日期2008年11月27日 優(yōu)先權日2008年11月27日
發(fā)明者杜珊珊, 趙林林, 韓秋華, 黃怡 申請人:中芯國際集成電路制造(上海)有限公司