專利名稱：系統(tǒng)級封裝方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及系統(tǒng)級封裝方法及其結(jié)構(gòu)。
背景技術(shù)：
自集成電路封裝問世以來近40年中，封裝技術(shù)日新月異，先后經(jīng)歷了四次重大技 術(shù)發(fā)展。第一次在上世紀七十年代中葉，產(chǎn)生DIP直插型封裝技術(shù)；第二次在八十年代， 產(chǎn)生QFP為代表的四邊引出1/0端子為主要特征的表面粘貼型；第三次發(fā)生在九十年代 的BGA型為代表的球柵陣列端子的封裝技術(shù)；第四次發(fā)生本世紀初，以多芯片系統(tǒng)級封裝 (SiP)為代表的最新一代封裝成果，把IC技術(shù)和IC封裝技術(shù)引入一個全新的時代。
目前系統(tǒng)級封裝發(fā)展勢頭迅速，系統(tǒng)級封裝主要是指將一半導(dǎo)體封裝結(jié)構(gòu)配置到 另一半導(dǎo)體封裝結(jié)構(gòu)內(nèi)，其基本目的是要增加密度，以在每單位空間中產(chǎn)生更大的功能，以 及更好的區(qū)域性效能，因此可降低整個系統(tǒng)級封裝結(jié)構(gòu)的總面積，同時降低成本。
參照圖l，一種現(xiàn)有系統(tǒng)級封裝結(jié)構(gòu)10主要包括第二基板32、內(nèi)存芯片34及第一 封膠體36 ;該第二基板32具有上表面31和下表面33，該下表面33與該上表面31相對；該 內(nèi)存芯片34固定在該第二基板32的下表面33上，并利用復(fù)數(shù)條焊線38電性連接于該第 二基板32 ;該第一封膠體36包覆該內(nèi)存芯片34、該第二基板32及所述焊線38，并裸露出 該第二基板32的上表面31，形成芯片封裝體30。 該系統(tǒng)級封裝結(jié)構(gòu)10另外包括第一基板22、微處理器芯片24、間隙子42及第二 封膠體26 ;該第一基板22具有上表面21及下表面23，該下表面23與該上表面21相對；該 微處理器芯片24固定于該第一基板22上，并利用復(fù)數(shù)條焊線28與該第一基板22電性連 接；該間隙子42配置在該微處理器芯片24與該第一封膠體36之間，用以使該第一基板22 與該第一封膠體36之間界定一預(yù)定間隙，其中該焊線28的高度約小于該預(yù)定間隙，再者， 該第一基板22可借由復(fù)數(shù)條焊線44與該第二基板32電性連接；該第二封膠體26用以包 覆該芯片封裝體30、所述焊線28、44、該微處理器芯片24及該第一基板22的上表面21，并 裸露出該第一基板22的下表面23 ;該第一基板22包括復(fù)數(shù)個錫球46，配置在第一基板22 的下表面23上。 在申請?zhí)枮?00610127543的中國專利申請中還可以發(fā)現(xiàn)更多與上述技術(shù)方案相 關(guān)的信息。 上述結(jié)構(gòu)結(jié)合該第一基板及第二基板構(gòu)成，該結(jié)構(gòu)較為復(fù)雜，而且需要額外的導(dǎo) 電材料?，F(xiàn)有技術(shù)還公開了一種封裝結(jié)構(gòu)及其形成方法，如圖2 7所示。首先參照圖2， 包括提供晶圓IOI，所述晶圓101內(nèi)形成有各種半導(dǎo)體器件，為了簡化，此處未示出。在晶 圓101內(nèi)形成溝槽102，所述溝槽102 —般位于晶圓101的邊緣，防止破壞半導(dǎo)體器件。形 成所述溝槽102的目的為將待鍵合的兩個晶圓上的半導(dǎo)體器件進行電性連接。所述溝槽 102的深度最多可達70 ii m或者更厚，開口直徑一般為0. 3 ii m或者更大。
參照圖3，在溝槽102內(nèi)形成襯氧化層103 (liner oxide)，形成所述襯氧化層103 的目的為將溝槽102內(nèi)后續(xù)填充的導(dǎo)電材料與晶圓101進行電學(xué)隔離，所述襯氧化層103的厚度范圍為1000A或者更厚，所述襯氧化層103還可以修復(fù)形成溝槽102時候在溝槽102 側(cè)壁造成的缺陷。 參照圖4，在帶有襯氧化層103的溝槽102內(nèi)填充導(dǎo)電材料104，所述導(dǎo)電材料通 常采用金屬W或者多晶硅，填充后，形成栓塞(plug)，所述栓塞與晶圓101內(nèi)的部分金屬互 連線相電連接。 參照圖5，在晶圓101上形成介質(zhì)層105，形成所述介質(zhì)層105的目的為方便后續(xù) 與另一晶圓進行鍵合，同時形成所述介質(zhì)層105還可以起到平整化整個晶圓表面的目的， 同樣有利于后續(xù)與另一晶圓進行鍵合。通常介質(zhì)層105采用氧化硅，介質(zhì)層105的厚度為 1000 A至2iim。 參照圖6，對晶圓101進行減薄至上述形成的栓塞的底部，具體的減薄工藝為首 先將晶圓101通過有機膠粘貼于基板上，以提供保護支撐作用，所述基板可以為玻璃基片 或者硅基片；然后對晶圓101背面進行減薄，所述減薄采用研磨，最終保留的晶圓的厚度為 5至30iim，不大于栓塞的厚度，形成晶圓101a。 參照圖7，在經(jīng)過上述減薄后的晶圓101a上的介質(zhì)層105內(nèi)形成接觸栓塞107，用 于將晶圓101a內(nèi)的栓塞引出，因此與之相電連接，接著將采用上述同樣或者類似工藝形成 的晶圓101a'進行鍵合。 然而在上述技術(shù)中，需要先在晶圓內(nèi)形成溝槽，然后填充導(dǎo)電材料，而填充導(dǎo)電材 料的工藝較為復(fù)雜，包括沉積、回流、光刻、刻蝕等工藝，而且這些工藝難以控制，成本較高。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種工藝簡單的系統(tǒng)級封裝方法及其結(jié)構(gòu)。 為解決上述問題，本發(fā)明提供了一種系統(tǒng)級封裝方法，包括提供晶圓，所述晶圓
包括含有半導(dǎo)體器件的第一表面和與之相對的第二表面；從第一表面在晶圓內(nèi)形成環(huán)形的
隔離帶，所述環(huán)形的隔離帶位于待形成栓塞處，所述環(huán)形的隔離帶與晶圓之間電性絕緣；在
環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞；將至少兩個上述晶圓的相應(yīng)
栓塞處對準并鍵合。 所述導(dǎo)電的離子摻雜區(qū)通過離子注入形成，所述注入的離子為n型離子或者p型 離子。 所述導(dǎo)電的離子摻雜區(qū)注入離子為磷離子，所述注入離子的能量范圍為1KeV至 5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。 所述導(dǎo)電的離子摻雜區(qū)注入離子為硼離子，所述注入離子的能量范圍為1KeV至 5000KeV，劑量范圍101Q至102°cm—2數(shù)量級。 所述環(huán)形的隔離帶為填充有絕緣介質(zhì)的環(huán)形的隔離溝槽，所述環(huán)形的隔離溝槽的 厚度為0. 1至5iim。 所述環(huán)形的隔離帶為注入不同導(dǎo)電類型的離子形成的導(dǎo)電通道PN結(jié)，所述環(huán)形 的隔離帶的厚度為0. 2至10 ii m。 所述將至少兩個上述晶圓的相應(yīng)栓塞處對準并鍵合步驟包括在一晶圓的第一表 面形成第二絕緣層；在所述第二絕緣層內(nèi)形成接觸栓塞，所述接觸栓塞與該晶圓內(nèi)的栓塞 對應(yīng)電性連接；從第二表面對另一晶圓減薄至栓塞的底部；將第二絕緣層的表面與另一晶
5圓的經(jīng)過減薄的表面鍵合形成一體、且所述一晶圓的接觸栓塞與另一晶圓的栓塞對應(yīng)電性 連接。 所述第二絕緣層為氧化硅。 相應(yīng)地，本發(fā)明還提供一種系統(tǒng)級封裝結(jié)構(gòu)，包括晶圓，所述晶圓包括含有半導(dǎo) 體器件的第一表面和與之相對的第二表面；所述晶圓還包括環(huán)形的隔離帶，從第一表面 向晶圓內(nèi)延伸，所述環(huán)形的隔離帶位于晶圓內(nèi)的待形成栓塞處，所述環(huán)形的隔離帶與晶圓 之間電性絕緣；栓塞，位于晶圓內(nèi)的環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域，所述栓塞為導(dǎo)電的離子摻雜 區(qū)；其中，至少兩個上述晶圓經(jīng)鍵合形成一體且相應(yīng)栓塞處電性連接。 所述導(dǎo)電的離子摻雜區(qū)通過離子注入形成，所述注入的離子為n型離子或者p型 離子。 所述導(dǎo)電的離子摻雜區(qū)注入離子為磷離子，所述注入離子的能量范圍為1KeV至 5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。 所述導(dǎo)電的離子摻雜區(qū)注入離子為硼離子，所述注入離子的能量范圍為1KeV至 5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。 所述環(huán)形的隔離帶為填充有絕緣介質(zhì)的環(huán)形的隔離溝槽，所述環(huán)形的隔離溝槽的 厚度為0. 1至5iim。 所述環(huán)形的隔離帶為注入不同導(dǎo)電類型的離子形成的PN結(jié)，所述環(huán)形的隔離帶 的厚度為0. 2至10iim。 所述晶圓中的一晶圓的第一表面還形成有第二絕緣層，所述第二絕緣層內(nèi)形成有
接觸栓塞，所述接觸栓塞與該晶圓內(nèi)的栓塞對應(yīng)電性連接；所述晶圓中的另一晶圓經(jīng)過從
第二表面的減薄，且減薄至該晶圓內(nèi)的栓塞的底部；所述一晶圓的第一表面上的第二絕緣
層與所述另一晶圓的經(jīng)減薄的表面鍵合形成一體，所述一晶圓內(nèi)的第二絕緣層內(nèi)的接觸栓
塞與另一晶圓內(nèi)的栓塞對應(yīng)電性連接。 所述第二絕緣層為氧化硅。 與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點通過在第一晶圓和第二晶圓內(nèi)的待 形成栓塞處形成環(huán)形的隔離帶與晶圓進行隔離，然后在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電 的離子摻雜區(qū)，形成栓塞，最后將第一晶圓和第二晶圓的相應(yīng)栓塞處對準并鍵合，該封裝方 法及其結(jié)構(gòu)簡單而且節(jié)約工藝時間和成本。 上述技術(shù)方案中的栓塞即導(dǎo)電的離子摻雜區(qū)通過離子注入形成，避免了現(xiàn)有技術(shù) 的向溝槽內(nèi)填充導(dǎo)電材料所需的沉積、回流、光刻、刻蝕等工藝，減少了工藝步驟，降低了工 藝循環(huán)時間。 上述技術(shù)方案中的所述環(huán)形的隔離帶可以為環(huán)形的填充有絕緣介質(zhì)的環(huán)形隔離 溝槽，因此在本發(fā)明的封裝方法中僅需要額外形成隔離溝槽的步驟，而該步驟為深溝槽動 態(tài)隨機存儲器制造工藝中的常見工藝，并未額外增加特殊工藝，這樣進一步減少了工藝復(fù) 雜度，降低了工藝成本，而且器件的循環(huán)周期縮短。 上述技術(shù)方案中的所述環(huán)形的隔離帶還可以為通過注入不同導(dǎo)電類型的離子形 成的PN結(jié)，因此在本發(fā)明的封裝方法中僅需要額外注入離子形成環(huán)形的PN結(jié)的步驟，無需 現(xiàn)有的形成溝槽步驟，而且注入離子形成環(huán)形的導(dǎo)電的離子摻雜區(qū)為半導(dǎo)體制造工藝中的 常見工藝，并未額外增加特殊工藝，這樣進一步減少了工藝復(fù)雜度，降低了工藝成本，而且器件的循環(huán)周期縮短。
圖1為現(xiàn)有系統(tǒng)級封裝結(jié)構(gòu)示意圖； 圖2至圖7為另一種現(xiàn)有系統(tǒng)級封裝結(jié)構(gòu)示意圖； 圖8為本發(fā)明的系統(tǒng)級封裝方法的流程示意圖； 圖9至圖15為本發(fā)明的一個實施例的系統(tǒng)級封裝方法的結(jié)構(gòu)示意圖；
圖16為本發(fā)明的另一個實施例的系統(tǒng)級封裝方法的結(jié)構(gòu)示意圖；
圖17為本發(fā)明的又一個實施例的系統(tǒng)級封裝方法的結(jié)構(gòu)示意圖；
圖18本發(fā)明的再一個實施例的系統(tǒng)級封裝方法的結(jié)構(gòu)示意圖。
具體實施例方式
本發(fā)明通過在第一晶圓和第二晶圓內(nèi)的待形成栓塞處形成環(huán)形的隔離帶與晶圓 進行隔離，然后在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞，最后將第一 晶圓和第二晶圓的相應(yīng)栓塞處對準并鍵合，該系統(tǒng)級封裝方法及其結(jié)構(gòu)簡單而且節(jié)約工藝 時間和成本。 本發(fā)明的上述技術(shù)方案中的栓塞即導(dǎo)電的離子摻雜區(qū)通過離子注入形成，避免了 現(xiàn)有技術(shù)的向溝槽內(nèi)填充導(dǎo)電材料所需的沉積、回流、光刻、刻蝕等工藝，減少了工藝步驟， 降低了工藝循環(huán)時間。 本發(fā)明的上述技術(shù)方案中的所述環(huán)形的隔離帶可以為環(huán)形的填充有絕緣介質(zhì)的 環(huán)形隔離溝槽，因此在本發(fā)明的封裝方法中僅需要額外形成隔離溝槽的步驟，而該步驟為 深溝槽動態(tài)隨機存儲器制造工藝中的常見工藝，并未額外增加特殊工藝，這樣進一步減少 了工藝復(fù)雜度，降低了工藝成本，而且器件的循環(huán)周期縮短。 本發(fā)明的上述技術(shù)方案中的所述環(huán)形的隔離帶還可以為通過注入不同導(dǎo)電類型 的離子形成的PN結(jié)，因此在本發(fā)明的封裝方法中僅需要額外注入離子形成環(huán)形的PN結(jié)的 步驟，無需現(xiàn)有的形成溝槽步驟，而且注入離子形成導(dǎo)電的離子摻雜區(qū)半導(dǎo)體制造工藝中 的常見工藝，并未額外增加特殊工藝，這樣進一步減少了工藝復(fù)雜度，降低了工藝成本，而 且器件的循環(huán)周期縮短。 以下通過依據(jù)附圖詳細地描述具體實施例，上述的目的和本發(fā)明的優(yōu)點將更加清 楚 參考圖8，本發(fā)明首先提供一種封裝方法，包括執(zhí)行步驟S11，提供晶圓，所述晶 圓包括含有半導(dǎo)體器件的第一表面和與之相對的第二表面；執(zhí)行步驟S13，從第一表面在 晶圓內(nèi)形成環(huán)形的隔離帶，所述環(huán)形的隔離帶位于待形成栓塞處，所述環(huán)形的隔離帶與晶 圓之間電性絕緣；執(zhí)行步驟S15，在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成 栓塞；執(zhí)行步驟S17，將至少兩個上述晶圓的相應(yīng)栓塞處對準并鍵合。 所述導(dǎo)電的離子摻雜區(qū)通過離子注入形成，所述注入的離子為n型離子或者p 型離子。若導(dǎo)電的離子摻雜區(qū)注入離子為磷離子，所述注入離子的能量范圍為1KeV至 5000KeV，劑量范圍為1(T至1018(^—2數(shù)量級。若所述的導(dǎo)電的離子摻雜區(qū)注入離子為硼離 子，所述注入離子的能量范圍為1KeV至5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。
7
所述環(huán)形的隔離帶可以為填充有絕緣介質(zhì)的環(huán)形的隔離溝槽，所述環(huán)形的隔離溝 槽的厚度為0. 1至5 m ;所述環(huán)形的隔離帶還可以為注入不同導(dǎo)電類型的離子形成的PN 結(jié)，所述環(huán)形的隔離帶的厚度為0. 2至10 m。 下面以所述環(huán)形的隔離帶為隔離溝槽為例加以詳細說明本發(fā)明的封裝方法，同 時，該封裝方法以兩個晶圓進行鍵合為例。 首先參照圖9，提供晶圓201，所述第一晶圓201包括含有半導(dǎo)體器件的第一表面 210和與之相對的第二表面220。所述第一晶圓201內(nèi)還包括各種半導(dǎo)體器件層，此處為了 簡化，未示出。所述第一晶圓201可以為硅基半導(dǎo)體材料，還可以為III-V族化合物半導(dǎo)體 材料、或者II-VI族的化合物半導(dǎo)體材料。下面的實施例中的第一晶圓201以硅為例。
從第一表面在第一晶圓201內(nèi)形成環(huán)形的隔離溝槽202，所述隔離溝槽202位于待 形成栓塞處。所述環(huán)形的隔離溝槽202的厚度為0. 1至5 ii m ;所述環(huán)形的隔離溝槽202的 深度為5至30 ii m，最多可達70 ii m或者更厚；開口直徑一般為0. 3 y m或者更大，所述環(huán)形 的隔離溝槽202通常位于第一晶圓201的邊緣，與第一晶圓201內(nèi)的半導(dǎo)體器件層不相接 觸，以免造成破壞。 形成所述環(huán)形的隔離溝槽202為本領(lǐng)域技術(shù)人員公知技術(shù)，作為一個具體實施 例，可以直接通過將光刻膠圖形化成環(huán)狀然后將該圖形轉(zhuǎn)移至第一晶圓201內(nèi)，形成隔離 溝槽202。 上述技術(shù)方案中的形成隔離溝槽202為深溝槽動態(tài)隨機存儲器(de印-trench DRAM)的制造工藝中的常見工藝，并未額外增加特殊工藝，這樣減少了工藝復(fù)雜度，降低了 工藝成本，而且器件的循環(huán)周期縮短。 參照圖10，在環(huán)形的隔離溝槽202內(nèi)填充絕緣介質(zhì)，在環(huán)形的隔離溝槽202內(nèi)填充 絕緣介質(zhì)的目的為將后續(xù)形成的栓塞與晶圓201進行電學(xué)隔離。所述絕緣介質(zhì)可以為氧化 硅、氮化硅、氮氧化硅等絕緣性物質(zhì)。比較優(yōu)化的方案是采用氧化硅，形成氧化硅比如可以 通過熱氧化或者采用高密度化學(xué)氣相等離子體方法沉積，所述絕緣介質(zhì)所形成的層的厚度 與環(huán)形的隔離溝槽202的厚度相一致，正好將環(huán)形的隔離溝槽202填滿。
參照圖11，在環(huán)形的隔離溝槽202的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞 203。所述栓塞203與晶圓201內(nèi)的部分金屬互連線相電連接。所述栓塞203通過離子注 入形成，比如可以通過注入n型離子或者p型離子形成。 若所述導(dǎo)電的離子摻雜區(qū)注入離子為n型離子，所述n型離子可以為磷離子，注入 磷離子的能量范圍為1KeV至5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。
作為本發(fā)明的一個實施方式，所述磷離子的注入通常需分為多次進行以達到深度 和體密度的均勻分布，并進行高溫擴散。磷離子注入能量可以分為1000 5000KeV、介于 500 1000KeV、介于100 500KeV和低于100KeV。高能量時，使用低一些劑量；低能量時， 使用高一些劑量。注入能量達到5000KeV，磷離子可以達到30iim的深度。注入能量大于 1000KeV時，注入劑量的流密度設(shè)置為101Q至1015cm—2數(shù)量級，用于形成深度較深的離子摻 雜區(qū)。注入能量為lOOKeV時，磷離子注入O. 05iim。注入能量低于100KeV時，注入劑量的 流密度設(shè)置為1015至102°cm—2數(shù)量級，用于形成深度較淺的離子摻雜區(qū)。利用多次磷離子注 入以達到深度為5至30 ii m之間的均勻分布。 若所述導(dǎo)電的離子摻雜區(qū)注入離子為p型離子，所述p型離子可以為硼離子，注入硼離子的能量范圍為IKeV至5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。
作為本發(fā)明的一個實施方式，所述硼離子的注入通常需分為多次進行以達到深度 和體密度的均勻分布。硼離子注入能量可以分為1000 5000KeV、介于500 1000KeV、介 于100 500KeV和低于100KeV。高能量時，使用低一些劑量；低能量時，使用高一些劑量。 注入能量達到5000KeV，磷離子可以達到70iim的深度。注入能量大于1000KeV時，注入劑 量的流密度設(shè)置為l(T至1015cm—2數(shù)量級，用于形成深度較深的離子摻雜區(qū)。注入能量為 100KeV時，硼離子注入0. 09 y m。注入能量低于100KeV時，注入劑量的流密度設(shè)置為1015 至102°cm—2數(shù)量級，用于形成深度較淺的離子摻雜區(qū)。利用多次硼離子注入以達到深度為5 至70iim之間的均勻分布。 經(jīng)過上述注入后，需要進行退火步驟，以便使注入的離子擴散均勻，所述退火溫度 范圍為1000 IIO(TC，退火時間根據(jù)注入的深度以及劑量確定，通?？蛇_數(shù)小時，退火氣 氛采用N2或者惰性氣體。上述經(jīng)過注入形成的栓塞203的電阻率為1至10ohm/sq。
上述形成的栓塞203的深度通常與環(huán)形的隔離溝槽202相同，其深度比隔離溝槽 202的深度大一些或者小一些不會對后續(xù)的鍵合造成影響，只要栓塞203的深度大于第一 晶圓201內(nèi)的器件層的深度，以不影響第一晶圓201內(nèi)的器件的性能為標準。
上述技術(shù)方案中的栓塞203即導(dǎo)電的離子摻雜區(qū)通過離子注入形成，避免了現(xiàn)有 技術(shù)的向溝槽內(nèi)填充導(dǎo)電材料所需的沉積、回流、光刻、刻蝕等工藝，減少了工藝步驟，降低 了工藝循環(huán)時間。 形成上述栓塞203之后，接著準備進行鍵合，包括如下步驟 參照圖12，在第一晶圓201的第一表面210形成第二絕緣層204，所述第二絕緣層 204可以為氧化硅、氮化硅、氮氧化硅等絕緣性材料，由于氧化硅的表面自由能較高，而硅的 表面自由能較低，在水分子的作用下能夠通過氫鍵相互連接，然后通過退火在界面處形成 硅_氧鍵，將兩個界面穩(wěn)定地結(jié)合在一起，因此氧化硅/硅界面的鍵合比較容易，所述第二 絕緣層204比較優(yōu)化的技術(shù)方案是采用氧化硅，所述第二絕緣層204的厚度范圍為1000至 20000 A。形成所述第二絕緣層204為CMOS后段標準流程中的工藝，因此無需額外形成。
參照圖13，從第一晶圓201的第二表面220對第一晶圓201減薄至栓塞203的 底部。所述減薄工藝包括首先將第一晶圓201的形成有第二絕緣層204的表面與基板 (carrier)連接在一起，所述基板可以為玻璃或者硅片，所述連接可以通過有機膠體粘結(jié)， 這樣可以在后續(xù)的減薄過程中起到保護支撐第一晶圓201的作用，然后對第一晶圓201的 背部即沿第二表面進行減薄，經(jīng)過所述減薄，最終保留的晶圓的厚度為5至30 ii m，不大于 栓塞的厚度。 參照圖14，在第一晶圓201的第二絕緣層204內(nèi)形成接觸栓塞205，所述接觸栓塞 205與栓塞203電性連接。形成所述接觸栓塞205目的為將栓塞引出。
參照圖15，本發(fā)明還提供了第二晶圓201'，用于與第一晶圓201進行鍵合，第二晶 圓201'的用作封裝的結(jié)構(gòu)部分與第一晶圓201對應(yīng)部分相同，所述第二晶圓201'上的對應(yīng) 結(jié)構(gòu)相同，而且標記與第一晶圓201的對應(yīng)標記多了"'"符號，具體包括含有半導(dǎo)體器件 的第一表面210'和與之相對的第二表面220'、環(huán)形的隔離帶202'、作為栓塞203'的離子 摻雜區(qū)、位于第二晶圓201'的第一表面210'上的第二絕緣層204'、位于第二絕緣層204' 內(nèi)的接觸栓塞205'。有關(guān)所述結(jié)構(gòu)的形成方法不再贅述。
9
當在第一晶圓201和第二晶圓201'上相對應(yīng)的用作封裝的結(jié)構(gòu)完成之后，需要將 兩塊晶圓進行鍵合。具體包括將第一晶圓201的形成有第二絕緣層204的表面與第二晶 圓201'的經(jīng)過減薄的表面接觸鍵合形成一體、且所述第一晶圓的接觸栓塞205與第二晶圓 201'的栓塞203'對應(yīng)電性連接。 經(jīng)過上述工藝，形成本發(fā)明的封裝結(jié)構(gòu)，參照圖15，包括第一晶圓201和第二晶 圓201'，所述第一晶圓201和第二晶圓201'包括含有半導(dǎo)體器件的第一表面210、210'和 與之相對的第二表面220、220';環(huán)形的隔離溝槽202和202'構(gòu)成的隔離帶，從第一表面 210和210'分別向第一晶圓201和第二晶圓201'內(nèi)延伸，所述環(huán)形的隔離帶位于第一晶圓 和第二晶圓內(nèi)的待形成栓塞處，所述環(huán)形的隔離帶與晶圓之間電性絕緣；栓塞203，位于環(huán) 形的隔離帶的內(nèi)環(huán)區(qū)域，所述栓塞203為導(dǎo)電的離子摻雜區(qū)，所述第一晶圓201與第二晶圓 201'經(jīng)鍵合形成一體且相應(yīng)栓塞處電性連接。 所述第一晶圓201的第一表面210還形成有第二絕緣層204，所述第二絕緣層204 內(nèi)形成有接觸栓塞205，所述接觸栓塞205與第一晶圓201內(nèi)的栓塞203電性連接；所述第 二晶圓201'經(jīng)過從第二表面220'的減薄，且減薄至第二晶圓201'內(nèi)的栓塞203'的底部； 其中，第一晶圓201的第一表面210上的第二絕緣層204與第二晶圓201'的經(jīng)減薄的表面 鍵合形成一體，所述第二絕緣層201'內(nèi)的接觸栓塞205'與第二晶圓201'內(nèi)的栓塞203' 電性連接。 在上述圖15中，所述第一晶圓201沿其第二表面220經(jīng)過減薄，且第二晶圓201' 的第一表面210'形成有第二絕緣層204'，同時，上述方案中的第一晶圓201的第二表面220 可以不經(jīng)過減薄、且第二晶圓201'的第一表面210'不需要形成第二絕緣層204'，因此也無 需形成接觸栓塞205'，形成的具體結(jié)構(gòu)請參照圖16。 若對大于兩個以上的晶圓進行鍵合，其方法與上述兩個晶圓進行鍵合的方法類 似，需要注意的是夾在中間的晶圓的第一表面均需要形成第二絕緣層，夾在中間的晶圓的 第二表面均需要經(jīng)過減薄，而位于最頂層的晶圓的第一表面不需要形成第二絕緣層，位于 最底層的晶圓的第二表面可以不經(jīng)過減薄，具體工藝可以根據(jù)實際封裝結(jié)構(gòu)的需要進行靈 活變換，在此不應(yīng)過分限制本發(fā)明的保護范圍。 上述方案適用于當對多個晶圓進行鍵合的時候采用。若僅對兩個晶圓進行鍵合的 時候，所述。 上述圖15中的第一晶圓201上形成的接觸栓塞205與第二晶圓201'中的栓塞 203'為直接連接，還可以間接通過導(dǎo)電層206相電性連接，參照圖17，所述導(dǎo)電層206可以 為多晶硅，銅，鋁，鎢等導(dǎo)電物質(zhì)，厚度大約1K A至2 ii m，通過形成導(dǎo)電層206可以防止接觸 栓塞205與栓塞203'之間的電連接性能不好，造成斷路。 在上述實施例中，所述環(huán)形的隔離帶為環(huán)形的隔離溝槽，本發(fā)明的環(huán)形的隔離帶 還可以為注入不同導(dǎo)電類型的離子形成的PN結(jié)，所述環(huán)形的隔離帶厚度為0. 2至10 ii m。 參照圖18，具體的形成所述隔離帶的工藝包括提供第一晶圓301，所述第一晶圓301導(dǎo)電 類型可以為n型或者p型，比如假設(shè)為p型，在第一晶圓301內(nèi)注入與第一晶圓301的導(dǎo)電 類型相反的離子，此處比如為n型離子，形成環(huán)形的n型離子注入?yún)^(qū)302，注入的n型離子的 濃度足以補償原來P型的晶圓內(nèi)的濃度而且n型離子注入?yún)^(qū)302的濃度與p型的晶圓301 的相近似，所述n型離子注入?yún)^(qū)302與p型的晶圓之間形成PN結(jié)，由于PN結(jié)具有較大的電阻率，可以將后續(xù)形成的栓塞與第一晶圓301之間進行電學(xué)隔離。然后在環(huán)形的n型離子注 入?yún)^(qū)302內(nèi)注入較大劑量的p型離子，形成重摻雜的p型摻雜區(qū)303，所述p型摻雜區(qū)303 的電阻率較低，可以作為栓塞。 所述注入的n型離子的劑量范圍為l(T至102°cm—2數(shù)量級，所述形成重摻雜的p型 摻雜區(qū)303的注入的離子的劑量范圍為101Q至102°cm—2數(shù)量級。 形成上述結(jié)構(gòu)之后，其余步驟與上述采用環(huán)形的隔離溝槽的工藝基本相同，在此 不加詳述。 同樣，若第一晶圓301導(dǎo)電類型為n型，則需要形成環(huán)形的離子注入?yún)^(qū)302為p型。 具體工藝與上述類似，在此不加詳述。 對上述帶有PN結(jié)作為隔離帶的晶圓進行系統(tǒng)級封裝的方法以及形成的封裝結(jié)構(gòu) 與采用上述隔離溝槽的晶圓進行封裝的方法以及形成的機構(gòu)相類似，在此不加詳述。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng) 當以權(quán)利要求所限定的范圍為準。
1權(quán)利要求
一種系統(tǒng)級封裝方法，包括提供晶圓，所述晶圓包括含有半導(dǎo)體器件的第一表面和與之相對的第二表面；從第一表面在晶圓內(nèi)形成環(huán)形的隔離帶，所述環(huán)形的隔離帶位于待形成栓塞處，所述環(huán)形的隔離帶與晶圓之間電性絕緣；在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞；將至少兩個上述晶圓的相應(yīng)栓塞處對準并鍵合。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝方法，所述導(dǎo)電的離子摻雜區(qū)通過離子注入形 成，所述注入的離子為n型離子或者p型離子。
3. 根據(jù)權(quán)利要求2所述的系統(tǒng)級封裝方法，所述導(dǎo)電的離子摻雜區(qū)注入離子為磷離 子，所述注入離子的能量范圍為1KeV至5000KeV，劑量范圍為1010至102°cm—2數(shù)量級。
4. 根據(jù)權(quán)利要求2所述的系統(tǒng)級封裝方法，所述導(dǎo)電的離子摻雜區(qū)注入離子為硼離 子，所述注入離子的能量范圍為1KeV至5000KeV，劑量范圍1010至102°cm—2數(shù)量級。
5. 根據(jù)權(quán)利要求1至4中任一項所述的系統(tǒng)級封裝方法，所述環(huán)形的隔離帶為填充有 絕緣介質(zhì)的環(huán)形的隔離溝槽，所述環(huán)形的隔離溝槽的厚度為0. 1至5ym。
6. 根據(jù)權(quán)利要求1至4中任一項所述的系統(tǒng)級封裝方法，所述環(huán)形的隔離帶為注入不 同導(dǎo)電類型的離子形成的導(dǎo)電通道PN結(jié)，所述環(huán)形的隔離帶的厚度為0. 2至lOii m。
7. 根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝方法，所述將至少兩個上述晶圓的相應(yīng)栓塞處對 準并鍵合步驟包括在一晶圓的第一表面形成第二絕緣層；在所述第二絕緣層內(nèi)形成接觸栓塞，所述接觸栓塞與該晶圓內(nèi)的栓塞對應(yīng)電性連接； 從第二表面對另一晶圓減薄至栓塞的底部；將第二絕緣層的表面與另一晶圓的經(jīng)過減薄的表面鍵合形成一體、且所述一晶圓的接 觸栓塞與另 一 晶圓的栓塞對應(yīng)電性連接。
8. 根據(jù)權(quán)利要求7所述的系統(tǒng)級封裝方法，所述第二絕緣層為氧化硅。
9. 一種系統(tǒng)級封裝結(jié)構(gòu)，包括晶圓，所述晶圓包括含有半導(dǎo)體器件的第一表面和與之相對的第二表面； 其特征在于，所述晶圓還包括環(huán)形的隔離帶，從第一表面向晶圓內(nèi)延伸，所述環(huán)形的隔離帶位于晶圓內(nèi)的待形成栓 塞處，所述環(huán)形的隔離帶與晶圓之間電性絕緣；栓塞，位于晶圓內(nèi)的環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域，所述栓塞為導(dǎo)電的離子摻雜區(qū)； 其中，至少兩個上述晶圓經(jīng)鍵合形成一體且相應(yīng)栓塞處電性連接。
10. 根據(jù)權(quán)利要求9所述的系統(tǒng)級封裝結(jié)構(gòu)，所述導(dǎo)電的離子摻雜區(qū)通過離子注入形 成，所述注入的離子為n型離子或者p型離子。
11. 根據(jù)權(quán)利要求io所述的系統(tǒng)級封裝結(jié)構(gòu)，所述導(dǎo)電的離子摻雜區(qū)注入離子為磷離子，所述注入離子的能量范圍為1KeV至5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。
12. 根據(jù)權(quán)利要求IO所述的系統(tǒng)級封裝結(jié)構(gòu)，所述導(dǎo)電的離子摻雜區(qū)注入離子為硼離 子，所述注入離子的能量范圍為1KeV至5000KeV，劑量范圍為101Q至102°cm—2數(shù)量級。
13. 根據(jù)權(quán)利要求9至12中任一項所述的系統(tǒng)級封裝結(jié)構(gòu)，所述環(huán)形的隔離帶為填充 有絕緣介質(zhì)的環(huán)形的隔離溝槽，所述環(huán)形的隔離溝槽的厚度為0. 1至5ym。
14. 根據(jù)權(quán)利要求9至12中任一項所述的系統(tǒng)級封裝結(jié)構(gòu)，所述環(huán)形的隔離帶為注入 不同導(dǎo)電類型的離子形成的PN結(jié)，所述環(huán)形的隔離帶的厚度為0. 2至10 m。
15. 根據(jù)權(quán)利要求9所述的系統(tǒng)級封裝結(jié)構(gòu)，所述晶圓中的一晶圓的第一表面還形成 有第二絕緣層，所述第二絕緣層內(nèi)形成有接觸栓塞，所述接觸栓塞與該晶圓內(nèi)的栓塞對應(yīng) 電性連接；所述晶圓中的另一晶圓經(jīng)過從第二表面的減薄，且減薄至該晶圓內(nèi)的栓塞的底部； 其中，所述一晶圓的第一表面上的第二絕緣層與所述另一晶圓的經(jīng)減薄的表面鍵合形 成一體，所述一晶圓內(nèi)的第二絕緣層內(nèi)的接觸栓塞與另一晶圓內(nèi)的栓塞對應(yīng)電性連接。
16. 根據(jù)權(quán)利要求15所述的系統(tǒng)級封裝結(jié)構(gòu)，所述第二絕緣層為氧化硅。
全文摘要
一種系統(tǒng)級封裝方法及其結(jié)構(gòu)，其中系統(tǒng)級封裝方法包括提供晶圓，所述晶圓包括含有半導(dǎo)體器件的第一表面和與之相對的第二表面；從第一表面在晶圓內(nèi)形成環(huán)形的隔離帶，所述環(huán)形的隔離帶位于晶圓內(nèi)的待形成栓塞處，所述環(huán)形的隔離帶與晶圓之間電性絕緣；在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞；將至少兩個上述晶圓的相應(yīng)栓塞處對準并鍵合。本發(fā)明通過在晶圓內(nèi)形成環(huán)形的隔離帶與晶圓隔離，然后在環(huán)形的隔離帶的內(nèi)環(huán)區(qū)域形成導(dǎo)電的離子摻雜區(qū)，形成栓塞，最后將兩個晶圓對準并鍵合，該封裝方法及其結(jié)構(gòu)簡單而且節(jié)約工藝時間和成本。
文檔編號H01L23/48GK101752277SQ20081020381
公開日2010年6月23日 申請日期2008年12月1日 優(yōu)先權(quán)日2008年12月1日
發(fā)明者劉煊杰, 謝紅梅, 陳宇涵, 黃河 申請人:中芯國際集成電路制造(上海)有限公司