專利名稱：金屬互連線形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種金屬互連線形成方法。
背景技術(shù)：
半導體制程中，通常通過金屬互連線(本文件內(nèi)，簡稱為互連線)實現(xiàn)器件與外部 電路間的電連接。 當前，形成所述互連線的步驟包括如圖1所示，在形成于基底10上的第一介質(zhì)層 20內(nèi)形成接觸孔22 ;如圖2所示，形成填充所述接觸孔22的鎢層30 ;如圖3所示，形成覆 蓋所述第一介質(zhì)層20及所述鎢層30的第二介質(zhì)層40 ;如圖4所示，在所述第二介質(zhì)層40 中形成溝槽42，所述溝槽42暴露填充所述接觸孔22的鎢層30 ;如圖5所示，對形成所述溝 槽42后的所述第二介質(zhì)層40執(zhí)行清洗操作；如圖6所示，在所述溝槽42內(nèi)形成導電層50 。
實踐中，執(zhí)行所述清洗操作的原因在于為防止形成所述溝槽時產(chǎn)生的副產(chǎn)物附 著于所述溝槽壁上；執(zhí)行所述清洗操作利于減小填充所述溝槽的導電層和其覆蓋的鎢層之 間的接觸電阻。具體地，如2005年11月23日公布的公開號為"CN1700422A"所提供的，執(zhí) 行所述清洗操作的步驟包括首先，執(zhí)行濕法清洗操作；隨后，對經(jīng)歷所述清洗操作的包含 所述溝槽的第二介質(zhì)層執(zhí)行等離子體清洗操作。 實際生產(chǎn)發(fā)現(xiàn)，在器件的臨界尺寸進入65納米之后，在所述銅層和鎢層之間的接 觸電阻仍然較大，難以滿足產(chǎn)品要求，分析表明，此較大的接觸電阻與所述銅層和鎢層的交 界處存在的孔洞有關(guān)，所述孔洞易導致金屬互連效果的惡化。因此，如何減少所述孔洞的產(chǎn) 生成為本領(lǐng)域技術(shù)人員致力解決的主要問題。 2007年2月7日公布的公開號為"CN1909206A"的中國專利申請中提供了一種半 導體元件中內(nèi)連線結(jié)構(gòu)的制造方法，通過在內(nèi)連線結(jié)構(gòu)中形成有一或多個應(yīng)力釋放層，以 抵消導電材料所引起的應(yīng)力并有助于防止或減少產(chǎn)生拉回孔洞。 但是，應(yīng)用上述專利申請中提供的方法減少所述孔洞的產(chǎn)生時，需在制程中引入 所述應(yīng)力釋放層的形成步驟，需要在原有工藝中附加新技術(shù)，如，需要摸索所述應(yīng)力釋放層 的形成工藝，以及，所述形成工藝與現(xiàn)行工藝的整合程度；需投入巨大的研發(fā)成本。

發(fā)明內(nèi)容
本發(fā)明提供了一種金屬互連線形成方法，可減少所述孔洞的產(chǎn)生，繼而，減小器件 的接觸電阻。 本發(fā)明提供的一種金屬互連線形成方法，包括，
在第一介質(zhì)層內(nèi)形成接觸孔；
形成填充所述接觸孔的鎢層； 形成覆蓋所述第一介質(zhì)層及所述鎢層的第二介質(zhì)層； 在所述第二介質(zhì)層中形成溝槽，所述溝槽暴露填充所述通孔的鎢層； 在所述溝槽內(nèi)形成導電層；
3
其中，在形成所述溝槽和所述導電層的步驟之間，不執(zhí)行等離子體清洗操作。
可選地，形成所述導電層的步驟包括
形成覆蓋所述溝槽的底壁及側(cè)壁的粘接層；
形成覆蓋所述粘接層并填充所述溝槽的銅層。 可選地，所述粘接層包括Ti/TiN或Ta/TaN ;可選地，執(zhí)行所述等離子體清洗操作 時，反應(yīng)氣體包含H2和He，所述反應(yīng)氣體的流量范圍為50sccm-100sccm ;可選地，執(zhí)行所 述等離子體清洗操作時，反應(yīng)持續(xù)時間持續(xù)50s-80s ;可選地，執(zhí)行所述等離子體清洗操作 時，解離功率為600w-800w ;可選地，偏置功率為5w-20w ;可選地，在形成所述接觸孔和填充 所述鎢層的步驟之間，不執(zhí)行輔助等離子體清洗操作；可選地，在形成所述接觸孔和所述鎢 層之間，還包括形成覆蓋所述接觸孔的底壁及側(cè)壁的輔助粘接層；可選地，所述輔助粘接 層包括Ti/TiN或Ta/TaN;可選地，執(zhí)行所述輔助等離子體清洗操作時，反應(yīng)氣體包含Ar，所 述反應(yīng)氣體的流量范圍為50sccm-100sccm。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點 上述技術(shù)方案提供的金屬互連線形成方法，通過在形成所述溝槽和所述導電層之 間，不執(zhí)行等離子體清洗操作；以消除現(xiàn)有技術(shù)中在形成所述溝槽和所述導電層之間執(zhí)行 等離子體清洗操作時，涉及的等離子體對所述溝槽暴露的鎢層表面造成的等離子體損傷； 繼而，使減少甚至刪除后續(xù)形成導電層后產(chǎn)生的孔洞成為可能。


圖1-圖6為說明現(xiàn)有技術(shù)中形成金屬互連線流程的結(jié)構(gòu)示意圖； 圖7_圖11為說明本發(fā)明優(yōu)選實施例的形成金屬互連線流程的結(jié)構(gòu)示意圖； 圖12-圖13為說明本發(fā)明優(yōu)選實施例的改善效果的檢測示意圖。
具體實施例方式
盡管下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施 例，應(yīng)當理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明而仍然實現(xiàn)本發(fā)明的有利效果。 因此，下列的描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛教導，而并不作為對本發(fā)明的 限制。 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應(yīng)當認為在任何實際實施例的開 發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當認為這種開發(fā)工作可能是復雜和耗費 時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明和權(quán)利要 求書本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比率，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。 實際生產(chǎn)發(fā)現(xiàn)，在形成第一金屬層(如，銅)后，在所述銅層和其與器件相連的鎢 塞(Plug)之間的接觸電阻仍然較大，難以滿足產(chǎn)品要求，分析表明，此較大的接觸電阻與 銅和鎢的交界處存在的孔洞有關(guān)。因此，如何減少所述孔洞的產(chǎn)生歷來是本領(lǐng)域技術(shù)人員
4致力解決的主要問題。 本發(fā)明的發(fā)明人分析后認為，產(chǎn)生所述孔洞的原因在于在形成銅層之前，在鎢層 的表面存在等離子體損傷，使得在其上形成銅層時，二者的接合處易產(chǎn)生縫隙，繼而，在包 含銅層形成過程的后續(xù)熱處理過程中，所述縫隙逐漸變大形成孔洞。 由此，本發(fā)明的發(fā)明人提出，減小形成于鎢層表面的等離子體損傷成為減少孔洞 產(chǎn)生的指導方向。 本發(fā)明的發(fā)明人分析后認為，鎢層表面存在等離子體損傷的原因在于通常，半導 體器件的形成過程中包含至少兩個形成金屬層的步驟；按步驟進行的順序，將各所述金屬
層分別稱為第一金屬層........第N金屬層(N> l，N為自然數(shù))；其中，N〉 1時，第N金
屬層與第N-l金屬層通過導電通孔相連；N = 1時，第一金屬層通過導電通孔與漏極相連； 實踐中，在器件臨界尺寸降至65納米及其以下時，第N金屬層材料均為銅，但是，所述導電 通孔材料卻隨層數(shù)的不同而有所變化；具體地，N > 1時，形成于第N金屬層與第N-l金屬 層之間的導電通孔材料為銅，而形成于第一金屬層和漏極的導電通孔材料則為鎢；以形成 第N金屬層(N> 1)為例，其材料為銅，其下的導電通孔材料也為銅，在形成暴露導電通孔 材料的溝槽后，通常需要間隔一段時間方可進行形成銅層的操作，在此時間段內(nèi)，暴露的作 為導電通孔材料的銅易于被氧化而形成氧化銅，與銅相比，氧化銅的導電性能被大大地惡 化，因此，實踐中，在形成填充溝槽的金屬層時，均需預先去除所述氧化銅，通常通過執(zhí)行等 離子體清洗操作去除所述氧化銅；即，執(zhí)行等離子體清洗操作的目的在于，去除形成于導電 通孔材料表面的金屬氧化層；然而，在實際生產(chǎn)中，形成各所述金屬層的工藝參數(shù)并不因其 下的導電通孔材料的變化而變化；導電通孔材料為銅時，在形成填充溝槽的金屬層時，需引 入等離子體清洗操作；但對于第一金屬層，其下的導電通孔材料為鎢，而鎢是不易被氧化 的，換言之，在形成覆蓋鎢通孔的金屬層之前，沒有鎢氧化層需要被去除，因此，習慣上引入 的等離子體清洗操作將起不到其慣有的去除金屬氧化層的作用，但卻會由于其操作中引入 了等離子體，而易于對鎢通孔表面造成損傷。 由此，本發(fā)明的發(fā)明人提出一種金屬互連線形成方法，在形成暴露鎢層的溝槽和
導電層之間，不再執(zhí)行等離子體清洗操作；以消除傳統(tǒng)技術(shù)中在形成所述溝槽和所述導電
層之間執(zhí)行等離子體清洗操作時，涉及的等離子體對所述溝槽暴露的鎢層表面造成的等離
子體損傷；繼而，使減少甚至刪除后續(xù)形成導電層后產(chǎn)生的孔洞成為可能。 作為本發(fā)明的第一實施例，形成金屬互連線的具體步驟包括 首先，如圖7所示，在第一介質(zhì)層120內(nèi)形成接觸孔122。 所述第一介質(zhì)層120可形成于基底100上，在襯底(substrate)上定義器件有源 區(qū)并完成淺溝槽隔離、繼而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，形成基底100。此外，在襯底上 定義器件有源區(qū)并完成淺溝槽隔離、繼而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，進而沉積第一層 間介質(zhì)層(即金屬前介質(zhì)層，PMD)，繼續(xù)在所述第一層間介質(zhì)層內(nèi)形成第一層通孔及第一 金屬層后，仍可形成基底100 ;或者，在沉積第一層間介質(zhì)層后，繼續(xù)形成第一層通孔(via) 及溝槽(trench)、并向所述通孔及溝槽填充第一金屬層后，仍可形成基底100。可擴展地， 在沉積第N-l層間介質(zhì)層后，繼續(xù)形成第N-l層通孔及第N-l金屬層后，形成基底100 ;或 者，在沉積第N-l層間介質(zhì)層后，繼續(xù)形成第N-l層通孔及溝槽、并向所述通孔及溝槽填充 第N-l金屬層后，仍可形成基底100。顯然，所述層間介質(zhì)層的數(shù)目N可為任意自然數(shù)，如
51、3、5、7或9等，所述層間介質(zhì)層的具體數(shù)目根據(jù)產(chǎn)品要求確定。所述金屬前介質(zhì)層覆蓋所 述柵極結(jié)構(gòu)及源區(qū)和漏區(qū)并填滿位于所述柵極結(jié)構(gòu)間的線縫；所述柵極結(jié)構(gòu)包含柵極、環(huán) 繞柵極的側(cè)墻及柵氧化層。所述柵極結(jié)構(gòu)還可包含覆蓋所述柵極和側(cè)墻的阻擋層。所述襯 底包含但不限于包括元素的硅材料，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以 是絕緣體上硅(SOI)。 可采用PECVD (等離子體增強化學氣相淀積)、SACVD (亞常壓化學氣相淀積)或 LPCVD(低壓化學氣相淀積)等傳統(tǒng)工藝形成所述第一介質(zhì)層120。所述第一介質(zhì)層120 可為低介電常數(shù)材料，所述低介電常數(shù)材料包括但不限于黑鉆石(Black Diamond, BD)或 coral中的一種。所述介質(zhì)層材料也可包含但不限于未摻雜的二氧化硅(Si0》、磷硅玻璃 (PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介電常數(shù)材料中的一 種或其組合。 形成所述接觸孔的步驟包括在所述第一介質(zhì)層120上形成圖形化的抗蝕劑層； 以所述圖形化的抗蝕劑層為掩膜，刻蝕所述第一介質(zhì)層120。 在本發(fā)明的第一實施例中，所述基底100為在其上定義器件有源區(qū)并完成淺溝槽
隔離、繼而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)的襯底；所述第一介質(zhì)層120為PSG。 隨后，如圖8所示，形成填充所述接觸孔122的鎢層140。 通常，器件中的第一金屬層為銅，采用鎢通孔連接所述第一金屬層和漏區(qū)。 實踐中，所述鎢層140在填充所述接觸孔122的同時，還將覆蓋所述第一介質(zhì)層
120，覆蓋所述第一介質(zhì)層120的鎢層140可利用研磨操作去除；為方便闡述，本文件內(nèi)，形
成填充所述接觸孔122的鎢層140意指已經(jīng)歷研磨操作去除覆蓋第一介質(zhì)層120的鎢層
140后獲得的結(jié)構(gòu)。 形成所述鎢層140的步驟包括 步驟81 :形成覆蓋所述接觸孔的側(cè)壁及底壁的第一金屬核層。 形成所述第一金屬核層時可采用PVD或金屬CVD工藝。形成所述第一金屬核層時，
反應(yīng)氣體包含硅烷和WFe。 步驟82 :在所述第一金屬核層上形成第二金屬核層，所述第二金屬核層內(nèi)的晶粒 尺寸大于所述第一金屬核層內(nèi)的晶粒尺寸。 形成所述第二金屬核層時采用PVD或金屬CVD工藝。形成所述第二金屬核層時， 反應(yīng)氣體包含硼烷和WF6。形成所述第二金屬核層時，反應(yīng)溫度范圍為350 410攝氏度， 如395攝氏度。 由于與硅烷相比，硼烷(B2H6)與WFe發(fā)生反應(yīng)的反應(yīng)能更低，使得在獲得相同的能
量時，利用硼烷(B2H6)與WFe反應(yīng)獲得的鎢金屬核層的晶粒尺寸更大。 步驟83 :形成覆蓋所述第二金屬核層并填充所述接觸孔的金屬填充層。 形成所述金屬填充層時采用PVD或金屬CVD工藝。形成所述金屬填充層時，反應(yīng)
氣體包含氫氣和WFe。 在形成所述鎢層之前，還可包括形成覆蓋所述接觸孔的側(cè)壁及底壁的輔助粘接 層。所述輔助粘接層可包含Ti/TiN或Ta/TaN?？刹捎肞VD (物理氣相沉積)或MOCVD (金 屬化學氣相沉積)工藝形成所述輔助粘接層。在引入所述輔助粘接層的方案中，所述鎢層 形成于所述輔助粘接層之上。在本發(fā)明的第一實施例中，所述鎢層形成于所述輔助粘接層之上，所述輔助粘接層為Ta/TaN。 再后，如圖9所示，形成覆蓋所述第一介質(zhì)層120及所述鎢層140的第二介質(zhì)層 160。 可采用PECVD (等離子體增強化學氣相淀積)、SACVD (亞常壓化學氣相淀積)或 LPCVD(低壓化學氣相淀積)等傳統(tǒng)工藝形成所述第二介質(zhì)層160。所述第二介質(zhì)層160 可為低介電常數(shù)材料，所述低介電常數(shù)材料包括但不限于黑鉆石(Black Diamond, BD)或 coral中的一種。所述第二介質(zhì)層160材料也可包含但不限于未摻雜的二氧化硅(Si02)、 磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介電常數(shù)材 料中的一種或其組合。在本發(fā)明的第一實施例中，所述第二介質(zhì)層160材料為BD。
而后，如圖10所示，在所述第二介質(zhì)層160中形成溝槽162，所述溝槽162暴露填 充所述接觸孔122的鎢層140。 形成所述溝槽的步驟包括在所述第二介質(zhì)層160上形成圖形化的抗蝕劑層；以 所述圖形化的抗蝕劑層為掩膜，刻蝕所述第二介質(zhì)層160。在本發(fā)明的第一實施例中，采用 等離子體刻蝕工藝執(zhí)行所述刻蝕操作。 最后，如圖11所示，在所述溝槽162內(nèi)形成導電層180 ;其中，在形成所述溝槽162 和所述導電層180的步驟之間，不執(zhí)行等離子體清洗操作。
形成所述導電層180的步驟包括 形成覆蓋所述溝槽162的底壁及側(cè)壁的粘接層；所述粘接層可包括Ti/TiN或Ta/ TaN ; 形成覆蓋所述粘接層并填充所述溝槽的銅層；可采用電鍍工藝形成所述銅層。
在傳統(tǒng)工藝中，執(zhí)行所述等離子體清洗操作時，反應(yīng)氣體包含H2和He，所述反應(yīng)氣 體的流量范圍為50sccm-100sccm，如80sccm ;反應(yīng)持續(xù)時間持續(xù)50s-80s，如60s ;解離功 率為600w-800w，如700w ;偏置功率為5w-20w，如10w。 在本發(fā)明的優(yōu)選實施例中，在形成所述溝槽162后，順序執(zhí)行濕法清洗操作，在經(jīng) 歷所述濕法清洗操作后，不再執(zhí)行傳統(tǒng)工藝中的等離子體清洗操作，而是直接形成所述導 電層180，以減少涉及的等離子體對鎢層表面造成的損傷及由此引發(fā)的孔洞缺陷；換言之， 傳統(tǒng)技術(shù)中，形成所述導電層180的慣用手段包括，在形成所述導電層180之前必須要執(zhí)行 等離子體清洗操作，以去除形成于下層導電層上的金屬氧化層，而應(yīng)用此實施例執(zhí)行本發(fā) 明提供的技術(shù)方案時，考慮到形成所述金屬氧化層的難易程度這一因素，并進而提出，對于 難以在表面形成所述金屬氧化層的下層導電層(如，鎢)，在其上形成所述導電層180之前 無需執(zhí)行等離子體清洗操作，克服了技術(shù)偏見。 為驗證上述技術(shù)方案對所述孔洞的改善效果，本發(fā)明的發(fā)明人對應(yīng)用上述優(yōu)選方 案與應(yīng)用傳統(tǒng)方案獲得的執(zhí)行電鍍操作后的晶片進行了檢測 本發(fā)明的發(fā)明人對應(yīng)用上述優(yōu)選方案與應(yīng)用傳統(tǒng)方案執(zhí)行電鍍操作時獲得的 (已檢測合格)晶片進行了可靠性試驗(試驗條件為250攝氏度，168小時)，如圖12所示， 可見，與應(yīng)用傳統(tǒng)方案獲得的器件1和2相比，應(yīng)用本發(fā)明提供的技術(shù)方案獲得的器件3和 4的漏電流更穩(wěn)定(縱坐標表示對應(yīng)任一如橫坐標所示的電阻變化率時存在缺陷的芯片占 可比芯片總數(shù)的百分比)。 此外，如圖13所示，由2毫安、30Q攝氏度條件下的惡化試驗結(jié)果(橫坐標表示試驗持續(xù)時間；縱坐標表示對應(yīng)任一如橫坐標所示的電阻變化率時存在缺陷的芯片占可比芯 片總數(shù)的百分比)顯示，與應(yīng)用傳統(tǒng)方案獲得的器件2相比，應(yīng)用本發(fā)明優(yōu)選方案獲得的器 件4的壽命相當。 綜上，應(yīng)用上述技術(shù)方案改善所述孔洞時，不會對晶片的電學性能和可靠性產(chǎn)生 不良影響。 此外，需說明的是，由于傳統(tǒng)工藝中，在形成所述接觸孔和填充所述鎢層的步驟 之間，也需執(zhí)行等離子體清洗操作(本文件內(nèi)，稱為輔助等離子體清洗操作，以示區(qū)別)， 以去除在形成鎢層之前，在暴露的基底表面形成的氧化硅層。其中，在形成所述接觸孔和 所述鎢層之間，還包括形成覆蓋所述接觸孔的底壁及側(cè)壁的輔助粘接層。在包含所述輔 助粘接層時，所述鎢層形成于所述輔助粘接層之上。所述輔助粘接層包括Ti/TiN或Ta/ TaN;執(zhí)行所述輔助等離子體清洗操作時，反應(yīng)氣體包含Ar，所述反應(yīng)氣體的流量范圍為 50sccm-100sccm，如80sccm。在本發(fā)明的其他實施例中，在形成所述接觸孔和填充所述鴇 層的步驟之間，不執(zhí)行輔助等離子體清洗操作，利于減少所述鎢層與基底之間孔洞的產(chǎn)生， 即，利于進一步減小器件的接觸電阻。 需強調(diào)的是，未加說明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工藝參數(shù)根據(jù) 產(chǎn)品要求及工藝條件確定。 盡管通過在此的實施例描述說明了本發(fā)明，和盡管已經(jīng)足夠詳細地描述了實施 例，申請人不希望以任何方式將權(quán)利要求書的范圍限制在這種細節(jié)上。對于本領(lǐng)域技術(shù)人 員來說另外的優(yōu)勢和改進是顯而易見的。因此，在較寬范圍的本發(fā)明不限于表示和描述的 特定細節(jié)、表達的設(shè)備和方法和說明性例子。因此，可以偏離這些細節(jié)而不脫離申請人總的 發(fā)明概念的精神和范圍。
權(quán)利要求
一種金屬互連線形成方法，包括，在第一介質(zhì)層內(nèi)形成接觸孔；形成填充所述接觸孔的鎢層；形成覆蓋所述第一介質(zhì)層及所述鎢層的第二介質(zhì)層；在所述第二介質(zhì)層中形成溝槽，所述溝槽暴露填充所述通孔的鎢層；在所述溝槽內(nèi)形成導電層；其特征在于在形成所述溝槽和所述導電層的步驟之間，不執(zhí)行等離子體清洗操作。
2. 根據(jù)權(quán)利要求1所述的金屬互連線形成方法，其特征在于，形成所述導電層的步驟 包括形成覆蓋所述溝槽的底壁及側(cè)壁的粘接層； 形成覆蓋所述粘接層并填充所述溝槽的銅層。
3. 根據(jù)權(quán)利要求2所述的金屬互連線形成方法，其特征在于所述粘接層包括Ti/TiN 或Ta/TaN。
4. 根據(jù)權(quán)利要求1所述的金屬互連線形成方法，其特征在于執(zhí)行所述等離子體清洗 操作時，反應(yīng)氣體包含H2和He，所述反應(yīng)氣體的流量范圍為50sccm-100sccm。
5. 根據(jù)權(quán)利要求1所述的金屬互連線形成方法，其特征在于執(zhí)行所述等離子體清洗 操作時，反應(yīng)持續(xù)時間持續(xù)50s-80s。
6. 根據(jù)權(quán)利要求1所述的金屬互連線形成方法，其特征在于執(zhí)行所述等離子體清洗 操作時，解離功率為600w-800w ;偏置功率為5w-20w。
7. 根據(jù)權(quán)利要求1所述的金屬互連線形成方法，其特征在于，在形成所述接觸孔和填 充所述鎢層的步驟之間，不執(zhí)行輔助等離子體清洗操作。
8. 根據(jù)權(quán)利要求7所述的金屬互連線形成方法，其特征在于，在形成所述接觸孔和所 述鎢層之間，還包括形成覆蓋所述接觸孔的底壁及側(cè)壁的輔助粘接層。
9. 根據(jù)權(quán)利要求8所述的金屬互連線形成方法，其特征在于所述輔助粘接層包括Ti/ TiN或Ta/TaN。
10. 根據(jù)權(quán)利要求7所述的金屬互連線形成方法，其特征在于執(zhí)行所述輔助等離子體 清洗操作時，反應(yīng)氣體包含Ar，所述反應(yīng)氣體的流量范圍為50sccm-100sccm。
全文摘要
一種金屬互連線形成方法，包括，在第一介質(zhì)層內(nèi)形成接觸孔；形成填充所述接觸孔的鎢層；形成覆蓋所述第一介質(zhì)層及所述鎢層的第二介質(zhì)層；在所述第二介質(zhì)層中形成溝槽，所述溝槽暴露填充所述通孔的鎢層；在所述溝槽內(nèi)形成導電層；其中，在形成所述溝槽和所述導電層的步驟之間，不執(zhí)行等離子體清洗操作?？蓽p少孔洞的產(chǎn)生，繼而，減小器件的接觸電阻。
文檔編號H01L21/768GK101764082SQ20081020806
公開日2010年6月30日 申請日期2008年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者康蕓, 楊瑞鵬, 聶佳相 申請人:中芯國際集成電路制造(上海)有限公司