專利名稱：堆疊芯片封裝結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種堆疊芯片封裝結(jié)構(gòu)的制造方法，尤指關(guān)于半導(dǎo)體芯片 封裝工藝中焊線的配置。
背景技術(shù)：
由于電子產(chǎn)品的發(fā)展趨勢(shì)朝向越來越輕薄短小，直接也使得用以保護(hù) 半導(dǎo)體芯片以及提供外部電路連接的封裝構(gòu)造也同樣需要輕薄短小化。以 往現(xiàn)有常見的多芯片封裝構(gòu)造為并排式，其是將兩個(gè)以上的芯片彼此并排 地安裝于一基板面上。然而，并排式構(gòu)造會(huì)因芯片數(shù)量增加而導(dǎo)致基板面 積亦須隨之?dāng)U大，此方式容易造成電子元件的體積龐大，無法符合消費(fèi)者 所預(yù)期。
再者，隨著技術(shù)的進(jìn)步，便發(fā)展出將多層芯片上下疊置的方式，請(qǐng)參 閱圖1。此方式解決原先二維平面并排布局方式時(shí)電子元件過于龐大的問 題，有效大幅減少整體面積。但隨著多層堆疊時(shí)，焊線線路也隨之越趨繁 多，以致于打線工藝時(shí)焊線容易產(chǎn)生交錯(cuò)而造成短路，如此便不容易再增 加芯片堆疊的空間。再且，隨著芯片堆疊數(shù)量的增加，基板金屬接點(diǎn)所占 的面積也須隨之增大，容易造成設(shè)計(jì)上限制，增加基板線路布局的復(fù)雜度。
此外，為克服上述堆疊芯片的焊線線路繁多的問題，亦有現(xiàn)有技術(shù)發(fā)
展出焊點(diǎn)堆疊串接的方式，如圖2所示。其是將兩個(gè)分別位于兩堆疊芯片
上功能相同的焊墊，利用球焊工具將其電性堆疊連接至同一芯片焊墊。如 此雖能有效解決焊線線路繁多的問題，但亦伴隨更多問題。其工藝步驟大
致如下，先分別固定上芯片81、及下芯片82于基板85上，而上焊線83 的打線順序是由上芯片81打到下芯片82，接著下焊線84是由上焊線83 于下芯片82同一焊點(diǎn)位置串疊再打到基板85。
據(jù)此，現(xiàn)有缺點(diǎn)是(l)芯片鋁墊因重復(fù)施壓于同一點(diǎn)容易損壞。其在 進(jìn)行焊線84打線時(shí)必須于焊線83的第二焊點(diǎn)處重復(fù)施加第二次的作用壓
4力，亦即下芯片82的鋁墊821上的同一點(diǎn)再承受第二次焊針的作用壓力
時(shí)，常使芯片鋁墊受到破壞，甚而造成芯片電路的斷路異常。
此外，請(qǐng)參閱圖3， (2)同樣在焊線串疊的情況下，進(jìn)行焊線84打線 時(shí)，常因機(jī)器或控制問題造成誤差而產(chǎn)生偏移，導(dǎo)致無法完全正對(duì)同一中 心點(diǎn)進(jìn)行打線焊接。再加上原來的焊點(diǎn)上方表面并非平整，當(dāng)?shù)诙魏羔?86施加作用壓力時(shí)，作用壓力的作用點(diǎn)中心偏移。又因?yàn)榻鹎蚺c鋁墊的共 金結(jié)合強(qiáng)度遠(yuǎn)低于金球與金球的共金結(jié)合強(qiáng)度，故當(dāng)下芯片鋁墊821受到 第二次焊針86偏移傾斜的作用壓力時(shí)，容易造成第一層金球831與下芯 片鋁墊821因共金結(jié)合強(qiáng)度較差而剝離，而導(dǎo)致二者脫離而產(chǎn)生斷路。
另外，(3)串疊第二層的線弧較不易控制。請(qǐng)繼續(xù)參閱圖3，在串疊第 二層的焊線84時(shí)，常會(huì)因第一層金球831的凸起再加上機(jī)器設(shè)備的誤差 所致，而無法于預(yù)定的中心位置進(jìn)行打線作業(yè)，導(dǎo)致第二層焊線的焊針86 的施力點(diǎn)不平穩(wěn)，而造成焊線84線弧不易受控制，無法依照預(yù)定的焊線 路線進(jìn)行打線作業(yè)，而有不穩(wěn)定的情況發(fā)生，嚴(yán)重者甚至?xí)斐珊妇€糾結(jié) 斷路。
由此可知，如何達(dá)成一種堆疊芯片結(jié)構(gòu)可大幅縮小整體的體積、焊線 線弧容易控制、減少基板線路布局的復(fù)雜度、以及避免芯片及鋁墊容易損 壞，更可有效解決焊線線路繁多，實(shí)在是產(chǎn)業(yè)上的一種迫切需要。

發(fā)明內(nèi)容
本發(fā)明為一種堆疊芯片封裝結(jié)構(gòu)的制造方法，其包括有以下步驟(A) 提供一基板，而基板的上表面設(shè)有至少一金屬接點(diǎn)。(B)固著一第一芯片、 及一第二芯片于基板上方但裸露出至少一金屬接點(diǎn)。其中，第一芯片的上 表面設(shè)有至少一第一焊墊，并且至少一第一焊墊又包括有彼此相互鄰接的 一第一區(qū)域、及一第二區(qū)域。另外，第二芯片疊設(shè)于第一芯片上方但裸露 出至少一第一焊墊，而第二芯片的上表面設(shè)有至少一第二焊墊。(C)連接 一第一焊線于第二芯片的至少一第二焊墊、與第一芯片的至少一第一焊墊 的第一區(qū)域之間，并且，連接一第二焊線于第一芯片的至少一第一焊墊的 第二區(qū)域、與基板的至少一金屬接點(diǎn)之間。因此，本發(fā)明能大幅縮小整體 的體積、更可有效解決焊線線路繁多的問題，并可減少基板所需的焊墊數(shù)量，通過此降低基板線路布局的復(fù)雜度。
較佳的是，本發(fā)明的步驟(B)中可更固著有至少一下層芯片于基板與 第一芯片之間，但裸露出至少一金屬接點(diǎn)。而至少一下層芯片的上表面可 設(shè)有至少一下層焊墊，其亦不被第一芯片所遮蓋住。此外，步驟(B)中又 可更固著有至少一夾層芯片于第一芯片與第二芯片之間，但裸露出至少一 第一焊墊。至少一夾層芯片的上表面設(shè)有至少一夾層焊墊，其亦不被第二 芯片所遮蓋住。再者，步驟(B)中亦可更固著有至少一上層芯片于第二芯 片上方，但裸露出至少一第二焊墊。而至少一上層芯片的上表面設(shè)有至少 一上層焊墊。
再者，本發(fā)明的步驟(c)的第一焊線的第一焊點(diǎn)可電連接到第二芯片
的第二焊墊，而第一焊線的第二焊點(diǎn)可電連接到第一焊墊的第一區(qū)域。亦 即，本發(fā)明第一焊線的打線順序可由上方第二芯片的第二焊墊打到下方第 一芯片的第一焊墊的第一區(qū)域。
此外，本發(fā)明的步驟(c)的第一焊線的第一焊點(diǎn)亦可電連接到第一焊
墊的第一區(qū)域，而第一焊線的第二焊點(diǎn)可電連接到第二芯片的第二焊墊。 亦即，本發(fā)明的第一焊線的打線順序可由下方第一芯片的第一焊墊的第一 區(qū)域打到上方第二芯片的第二悍墊。
另外，本發(fā)明的步驟(c)的第二焊線的第一焊點(diǎn)可電連接到第一焊墊
的第二區(qū)域，而第二焊線的第二焊點(diǎn)可電連接到基板的金屬接點(diǎn)。亦即，
本發(fā)明的第二焊線的打線順序可由上方第一芯片的第一焊墊的第二區(qū)域
打到下方基板的金屬接點(diǎn)。
再且，本發(fā)明的步驟(c)的第二焊線的第一焊點(diǎn)亦可電連接到基板的
金屬接點(diǎn)，而第二焊線的第二焊點(diǎn)可電連接到第一焊墊的第二區(qū)域。亦即， 本發(fā)明的第二焊線的打線順序可由下方基板的金屬接點(diǎn)打到上方第一芯 片的第一焊墊的第二區(qū)域。
其中，本發(fā)明的步驟(C)后還包括有一步驟(D)，封裝包覆第一芯片、 該第二芯片、第一焊線、第二焊線、以及基板至少一部分于一封膠體內(nèi)。 另外，本發(fā)明的第一焊墊、及第二焊墊可分別為一鋁墊。


圖1是現(xiàn)有芯片堆疊結(jié)構(gòu)的示意圖2是現(xiàn)有堆疊芯片的焊點(diǎn)堆疊串接的示意圖;
圖3是現(xiàn)有焊點(diǎn)堆疊串接時(shí)焊針接觸的示意圖;
圖4是本發(fā)明一較佳實(shí)施例的示意圖5是本發(fā)明一較佳實(shí)施例第一焊墊的示意圖;
圖6是本發(fā)明一較佳實(shí)施例的流程圖7是本發(fā)明一較佳實(shí)施例(B)步驟的流程圖8是本發(fā)明第二實(shí)施例的示意圖9是本發(fā)明第二實(shí)施例(B)步驟的流程圖。
主要元件符號(hào)l、說明
1基板 2第一芯片 212第二區(qū)域 41第一焊線 42第二焊線 6夾層芯片 71上層焊墊 83上焊線 821下芯片鋁壁
10、 20上表面
21第一焊墊
3第二芯片 411、 421第一焊點(diǎn) 5下層芯片 61 ;
81上芯片 84下焊線 831第一層金球
A 、 B、 Bl、 B2、 B3 、 B4、 B5、 B6-
11、 12金屬接點(diǎn) 211第一區(qū)域 31第二焊墊 412、 422第二焊點(diǎn)
51下層焊墊 7上層芯片 82基板 85基板 86焊針
B7、 C、 D步驟
具體實(shí)施例方式
請(qǐng)同時(shí)參閱圖4、及圖6，圖4為本發(fā)明一種堆疊芯片封裝結(jié)構(gòu)的制 造方法的較佳實(shí)施例的示意圖，圖6本發(fā)明一較佳實(shí)施例的流程圖。本發(fā) 明適用于任何集成電路芯片的堆疊封裝構(gòu)造，例如存儲(chǔ)卡集成電路等，本 實(shí)施例即是以SD存儲(chǔ)卡為例加以說明，但不以此為限。本發(fā)明的步驟如 下首先，提供一基板1，且基板1的上表面10設(shè)有一金屬接點(diǎn)11，如 俗稱的金手指(finger)。接著，分別粘著一第一芯片2、及一第二芯片3 于基板l上方但裸露出金屬接點(diǎn)ll，而用以粘著的材質(zhì)一般采用熱固性環(huán)氧材料(thermosetting印oxy material) o然而，在本實(shí)施例中其是先粘 著第一芯片2于基板1上，隨后再粘著第二芯片3于第一芯片2上，其步 驟流程如圖7所示。
其中，第一芯片2的上表面20設(shè)有一第一焊墊21，而第一焊墊21 是采用鋁墊。而第一焊墊21包括有彼此相互鄰接且電性連接的一第一區(qū) 域211、及一第二區(qū)域212，亦如圖5所示，圖5是本發(fā)明一較佳實(shí)施例 第一焊墊的示意圖。其中，第二芯片3疊設(shè)于第一芯片2上方但裸露出第 一焊墊21，且第二芯片3的上表面也設(shè)有第二焊墊31，而第二焊墊31亦 采用鋁墊。
然后，連接(俗稱打金線連接)一第一焊線41于第二芯片3的第二焊 墊31、與第一芯片2的第一焊墊21的第一區(qū)域211之間。于本實(shí)施例中， 第一焊線41的第一焊點(diǎn)411 (lstbond，又稱球接合、或球焊(Ball Bond)) 是電連接到第-一焊墊21的第一區(qū)域211,而第一焊線41的第二焊點(diǎn)412 (2nd bond,又稱壓印接合、或縫輝(Stitch Bond))是電連接到第二芯片 3的第二焊墊31。亦即，第一焊線41的打線順序是由下方第一芯片2的 第一焊墊21的第一區(qū)域211打到上方第二芯片3的第二焊墊31。但第一 焊線41的打線順序并不以限，亦可由上方第二芯片3的第二焊墊31打到 下方第一芯片2的第一焊墊21的第一區(qū)域211。
并且，連接一第二焊線42于第一芯片2的第一焊墊21的第二區(qū)域 212、與基板1的金屬接點(diǎn)11之間。于本實(shí)施例中，第二焊線42的第一 焊點(diǎn)421是電連接到第一焊墊21的第二區(qū)域212，第二焊線42的第二焊 點(diǎn)422是電連接到基板1的金屬接點(diǎn)11。亦即，第二焊線42的打線順序 是由上方第一芯片2的第一焊墊21的第二區(qū)域212打到下方基板1的金 屬接點(diǎn)ll。但第二焊線42的打線順序并不以限，可由下方基板l的金屬 接點(diǎn)11打到上方第一芯片2的第一焊墊21的第二區(qū)域212。
請(qǐng)參閱圖5，圖中顯示第一焊墊21具有上述的第一區(qū)域211、及第二 區(qū)域212，且前已揭示第一區(qū)域211上具有第一焊線41的第一焊點(diǎn)411， 第二區(qū)域212上具有第二焊線42的第一焊點(diǎn)421，其二焊線的第一焊點(diǎn) 411,421中心點(diǎn)相距有一中心點(diǎn)距離d。而中心點(diǎn)距離d用以吸收制造公 差、機(jī)器設(shè)備、或因控制產(chǎn)生的誤差，用以避免二焊點(diǎn)重疊。據(jù)此，本發(fā)
8明可完全解決現(xiàn)有串疊焊點(diǎn)的問題，不會(huì)因重復(fù)施壓于同一點(diǎn)造成焊墊容易損壞。再者，也不會(huì)因焊針誤差、偏移問題，而導(dǎo)致施加偏移傾斜的作用壓力而造成焊墊與焊點(diǎn)的剝離、斷路。此外，也因?yàn)槠溥B接的基底為平整的焊墊，故焊線的線弧穩(wěn)定，可完全依照原先預(yù)定路徑進(jìn)行打線作業(yè)。然而，第一焊線41與第二焊線42的先后順序亦不以此為限，亦可以
先打第二焊線42，爾后再進(jìn)行第一焊線41的布線工作。此外，最后再完成封裝步驟，亦即封裝包覆第一芯片2、第二芯片3、第一焊線41、第二焊線42、以及基板l至少一部分于一封膠體內(nèi)。再且，本實(shí)施例所采的焊線為金線，且金線線徑可為0. 7(18陶)、0.8(20陶)、或0.9 mil(23陶)。當(dāng)然隨著工藝設(shè)備的發(fā)展金線線徑會(huì)越來越細(xì)，而越細(xì)的金線亦可完全適用于本發(fā)明的方法。
請(qǐng)同時(shí)參閱圖8、及圖9，其中圖8是本發(fā)明第二實(shí)施例的示意圖，圖9是本發(fā)明第二實(shí)施例(B)步驟的流程圖。第二實(shí)施例與上述較佳實(shí)施例的差別在于，第二實(shí)施例增加一下層芯片5、 一夾層芯片6、及一上層芯片7，并通過說明本發(fā)明亦適用不同功能的集成電路芯片堆疊構(gòu)造。其中下層芯片5粘著于基板1與第一芯片2之間，但其又裸露出金屬接點(diǎn)11,12。而夾層芯片6粘著于第一芯片2與第二芯片3之間，但裸露出第一焊墊21。至于，上層芯片7粘著于第二芯片3上方，但裸露出第二焊墊31。
然其堆疊的步驟如圖9所示，首先粘著下層芯片5于基板1上。接著粘著第一芯片2于下層芯片5上，且下層芯片5的上表面設(shè)有至少一下層焊墊51，其亦不被第一芯片2所遮蓋住。再粘著夾層芯片6于第一芯片2上，且夾層芯片6的上表面設(shè)有至少一夾層焊墊61。然后，粘著第二芯片3于夾層芯片6上方，夾層芯片6的夾層焊墊61亦不被第二芯片3所遮蓋住。粘著上層芯片7于第二芯片3上方，上層芯片7的上表面設(shè)有至少一上層焊墊71。
另外，本第二實(shí)施例焊線布置分別如下，下層芯片5、夾層芯片6、及上層芯片7釆用本發(fā)明的方法分別電連接，且下層芯片5又連接至基板1的金屬接點(diǎn)12。而原本第一芯片2、第二芯片3如上述較佳實(shí)施例中的連接方式并連接至基板1的金屬接點(diǎn)11。本第二實(shí)施例主要說明，堆疊的
9集成電路芯片構(gòu)造亦有可能會(huì)堆疊不同功能的芯片，其不同堆疊芯片間并非完全單純的逐一連接，而相同功能的芯片需要分別連接，其同樣可采用本發(fā)明的方法，故本發(fā)明可完全適用任何型式的堆疊芯片構(gòu)造。
上述實(shí)施例僅是為了方便說明而舉例而己，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請(qǐng)專利范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1、一種堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于包括以下步驟(A)提供一基板，該基板的上表面設(shè)有至少一金屬接點(diǎn)；(B)固著一第一芯片、及一第二芯片于該基板上方但裸露出該至少一金屬接點(diǎn)；其中，該第一芯片的上表面設(shè)有至少一第一焊墊，該至少一第一焊墊包括有彼此相互鄰接的一第一區(qū)域、及一第二區(qū)域；該第二芯片疊設(shè)于該第一芯片上方但裸露出該至少一第一焊墊，該第二芯片的上表面設(shè)有至少一第二焊墊；以及(C)連接一第一焊線于該第二芯片的該至少一第二焊墊、與該第一芯片的該至少一第一焊墊的該第一區(qū)域之間，并且，連接一第二焊線于該第一芯片的該至少一第一焊墊的該第二區(qū)域、與該基板的該至少一金屬接點(diǎn)之間。
2、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(B)中更固著有至少一下層芯片于該基板與該第一芯片之間，但裸 露出該至少一金屬接點(diǎn)。
3、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(B)中更固著有至少一夾層芯片于該第一芯片與該第二芯片之間， 但裸露出該至少一第一焊墊。
4、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(B)中還固著有至少一上層芯片于該第二芯片上方，但裸露出該至 少一第二焊墊。
5、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(C)的該第一焊線的第一焊點(diǎn)電連接到該第二芯片的該第二焊墊， 該第一焊線的第二焊點(diǎn)電連接到該第一焊墊的該第一區(qū)域。
6、 如權(quán)利要求1所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(C)的該第一焊線的第一焊點(diǎn)是電連接到該第一焊墊的該第一區(qū) 域，該第一焊線的第二焊點(diǎn)是電連接到該第二芯片的該第二焊墊。
7、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(C)的該第二焊線的第一焊點(diǎn)電連接到該第一焊墊的該第二區(qū)域，該第二焊線的第二焊點(diǎn)電連接到該基板的該金屬接點(diǎn)。
8、 如權(quán)利要求1所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該步驟(C)的該第二焊線的第一焊點(diǎn)電連接到該基板的該金屬接點(diǎn)，該第 二焊線的第二焊點(diǎn)電連接到該第一焊墊的該第二區(qū)域。
9、 如權(quán)利要求l所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 在步驟(C)后還包括有一步驟(D)封裝包覆該第一芯片、該第二芯片、該第一焊線、該第二焊線、 以及該基板至少一部分于一封膠體內(nèi)。
10、 如權(quán)利要求1所述的堆疊芯片封裝結(jié)構(gòu)的制造方法，其特征在于， 該第一焊墊、及該第二焊墊分別為一鋁墊。
全文摘要
本發(fā)明為一種堆疊芯片封裝結(jié)構(gòu)的制造方法，其包括有以下步驟首先提供一基板；接著粘著第一芯片、及第二芯片于基板上方，且第二芯片是疊設(shè)于第一芯片上方；然后連接第一焊線于第二芯片的第二焊墊、與第一芯片的第一焊墊的第一區(qū)域之間；并且，連接第二焊線于第一芯片的第一焊墊的第二區(qū)域、與基板的金屬接點(diǎn)之間。據(jù)此，本發(fā)明能大幅縮小整體的體積、更可有效解決焊線線路繁多的問題，并可減少基板的焊墊所占用的體積及其數(shù)量，通過此降低基板線路布局的復(fù)雜度。
文檔編號(hào)H01L21/50GK101651106SQ20081021096
公開日2010年2月17日 申請(qǐng)日期2008年8月15日 優(yōu)先權(quán)日2008年8月15日
發(fā)明者劉裕文, 李淳瑋, 段吉運(yùn), 白忠巧, 簡(jiǎn)圣輝, 蔡銘海 申請(qǐng)人:坤遠(yuǎn)科技股份有限公司