專利名稱：在有源區(qū)上具有存儲節(jié)點的半導體器件及其制造方法
技術領域：
示范性實施例涉及一種在有源區(qū)上具有存儲節(jié)點的半導體器件及 其制造方法。
背景技術：
通常，依照縮小的設計規(guī)則和增加的集成度來制造較小的半導體 器件。半導體器件可以包括有源區(qū)、柵極圖案、位線圖案、存儲節(jié)點 等。有源區(qū)可以在與柵極圖案或位線圖案成對角的方向上設置在半導 體襯底中以便增加每單位面積的集成度并縮小尺寸。但是，對角設置 沒有考慮到在行和列中水平和垂直地移動的半導體光刻裝置的對準系 統(tǒng)。換言之，難以精確地將柵極圖案、位線圖案和存儲節(jié)點與有源區(qū) 對準。因此，柵極圖案、位線圖案和存儲節(jié)點與有源區(qū)可能不具有良 好的電特性，并因而使半導體器件劣化。

發(fā)明內容
示范性實施例涉及半導體器件及其制造方法，更具體地涉及在有 源區(qū)上具有與位線圖案間隔開的存儲節(jié)點的半導體器件，及制造該半 導體器件的方法。
如上所述，示范性實施例涉及具有存儲節(jié)點的半導體器件，所述 存儲節(jié)點可以分別與有源區(qū)中的位線圖案的一側間隔不同的距離。而 且，在設計規(guī)則縮小時，示范性實施例涉及制造在有源區(qū)上具有被半導體圖案占據(jù)的增加的面積的半導體器件。
各種實施例在半導體襯底中提供包括有源區(qū)的半導體器件，該有 源區(qū)具有順序地設置在有源區(qū)中的第一、第二和第三區(qū)域。無源區(qū)在 半導體襯底中并限定有源區(qū)。多個柵極圖案被部分地掩埋在有源區(qū)中 和無源區(qū)中，每個柵極圖案被安置在第一與第二區(qū)域之間或第二與第 三區(qū)域之間，與有源區(qū)成直角地相交，并穿過有源區(qū)和無源區(qū)。位線 圖案在柵極圖案上，成直角地與柵極圖案相交。位線圖案與無源區(qū)重 疊并包括電連接到有源區(qū)的第二區(qū)域的預定區(qū)域。層間絕緣層覆蓋柵 極圖案并包圍位線圖案以暴露位線圖案。多個存儲節(jié)點在層間絕緣層 上并電連接到有源區(qū)。第一存儲節(jié)點與第一區(qū)域和無源區(qū)重疊，并且 第二存儲節(jié)點與第三區(qū)域、無源區(qū)和位線圖案重疊。
第二存儲節(jié)點可以與有源區(qū)的第三區(qū)域上的位線圖案接觸。
有源區(qū)、柵極圖案、位線圖案和存儲節(jié)點可以位于在半導體襯底 的行與列的交叉點處。
該器件還可以包括與所述有源區(qū)相鄰的半導體襯底中的多個相鄰 的有源區(qū)。每個相鄰有源區(qū)可以包括順序地設置在相應的相鄰有源區(qū) 中的第一、第二和第三區(qū)域。有源區(qū)的第一、第二和第三區(qū)域可以分 別與位于半導體襯底的同一行中的相鄰有源區(qū)的第一、第二和第三區(qū) 域相對，并且有源區(qū)的第三區(qū)域可以與位于半導體襯底的同一行中的 相鄰有源區(qū)的第一區(qū)域相對。
柵極圖案可以在半導體襯底的至少一行中。位線圖案可以在半導 體襯底的列中。柵極圖案可以在至少一行與列的各個交叉點處成直角 地與位線圖案相交。
位線圖案可以至少部分地位于有源區(qū)與位于半導體襯底的同一行中的相鄰有源區(qū)之間的無源區(qū)中。第一存儲節(jié)點可以至少部分地位于 有源區(qū)上并部分地與鄰近有源區(qū)的位線圖案重疊。
在半導體襯底的行與列之間的交叉點中，存儲節(jié)點可以被限定在 位線圖案與鄰近位線圖案之間并且相互之間對角地設置。而且，位線 圖案與鄰近位線圖案之間的存儲節(jié)點可以在有源區(qū)上相對于相鄰的有 源區(qū)形成Z形圖案。
在半導體襯底的行與列之間的交叉點中，相鄰位線圖案的存儲節(jié) 點可以被相互對角地安置在第一方向上的不同有源區(qū)中，并且相鄰的 位線圖案的存儲節(jié)點可以被兩兩相互對角地安置在垂直于第一方向的 第二方向上的每個有源區(qū)中。
各種實施例提供制造半導體器件的方法，包括在半導體襯底中形 成無源區(qū)以限定有源區(qū)，并在有源區(qū)和無源區(qū)中形成兩個柵極圖案以 便成直角地與有源區(qū)相交。在有源區(qū)上形成第一層間絕緣層以覆蓋柵 極圖案。在第一層間絕緣層上形成位線圖案以便成直角地與柵極圖案 相交，其中位線圖案在鄰近有源區(qū)的無源區(qū)上形成并穿過第一層間絕 緣層電連接到柵極圖案之間的有源區(qū)。在第一層間絕緣層上形成第二 層間絕緣層以覆蓋位線圖案。形成存儲節(jié)點以便與鄰近柵極圖案的有 源區(qū)、無源區(qū)和位線圖案重疊，并且存儲節(jié)點穿過第一和第二層間絕 緣層電連接到鄰近柵極圖案的有源區(qū)。
形成柵極圖案可以包括在半導體襯底中形成對應于柵極圖案的成
型孔(molding hole);在成型孔中形成柵極絕緣層，在柵極絕緣層上 形成柵極以便部分地填充成型孔，以及分別在柵極上形成柵極帽蓋圖 案以填充成型孔，并從有源區(qū)和無源區(qū)的表面伸出。柵極可以由導電 材料形成。
形成位線圖案可以包括在第一層間絕緣層中形成位線接觸孔以暴露柵極圖案之間的有源區(qū)，形成位線接觸以填充位線接觸孔，形成位 線導電層和位線帽蓋層以覆蓋位線接觸，以及順序地蝕刻位線帽蓋層 和位線導電層直到第一層間絕緣層被暴露。位線接觸可以由導電材料 形成，并且位線圖案中的預定區(qū)域可以與位線接觸相接觸。
將存儲節(jié)點電連接到鄰近柵極圖案的有源區(qū)可以包括在第一和第 二層間絕緣層中形成節(jié)點接觸孔以暴露鄰近柵極圖案的有源區(qū)，該位 線接觸孔形成于節(jié)點接觸孔之間；使用導電材料來形成節(jié)點接觸以填 充節(jié)點接觸孔；以及分別在節(jié)點接觸上形成存儲節(jié)點。位線接觸孔可 以形成于節(jié)點接觸孔之間。
存儲節(jié)點之一可以與位線圖案和節(jié)點接觸之一接觸。而且，有源 區(qū)、柵極圖案、位線圖案、節(jié)點接觸和存儲節(jié)點可以位于半導體襯底 的行與列的交叉點處。
可以在水平方向上形成半導體襯底中鄰近選定行中的有源區(qū)的相 鄰有源區(qū)以具有與該有源區(qū)相同的中心和面積?？梢栽诖怪狈较蛏闲?成半導體襯底中鄰近選定列中的有源區(qū)的相鄰有源區(qū)以具有與該有源 區(qū)相同的中心和面積。
在半導體襯底的行與列的交叉點中，可以在半導體襯底的至少一 行中形成柵極圖案，在半導體襯底的列中形成位線圖案。柵極圖案可 以在各個交叉點處成直角地與位線圖案相交。
在半導體襯底的行與列的交叉點中，可以在半導體襯底的選定行 中的兩個相鄰有源區(qū)之間的無源區(qū)中形成位線圖案。
在半導體襯底的行與列的交叉點中，可以在選定有源區(qū)上形成存 儲節(jié)點以與鄰近選定有源區(qū)的兩個相鄰位線圖案部分地重疊。在半導體襯底的行與列的交叉點中，存儲節(jié)點可以被限定在位線 圖案與鄰近選定有源區(qū)的相鄰位線圖案之間并被形成為在對角方向上 相對。而且，可以在有源區(qū)上以Z形圖案形成存儲節(jié)點和相鄰位線圖 案的存儲節(jié)點。
在半導體襯底的行與列的交叉點中，可以在第一方向上、在相互 不同的有源區(qū)上對角地形成存儲節(jié)點和兩個相鄰位線圖案的存儲節(jié) 點?？梢栽诖怪庇诘谝环较虻牡诙较蛏?、在相應的相互不同的有源 區(qū)的每一個上兩兩對角地形成每個位線圖案的存儲節(jié)點。


將參照附圖來描述本發(fā)明的實施例。附圖不一定按比例繪制，而 是著重于示出示例實施例的原理。
圖1是示出根據(jù)示范性實施例的半導體器件的平面圖。
圖2A、 2B與2C分別是根據(jù)示范性實施例的沿圖1的線I-I'、 II-II'
和in-nr截取的橫截面圖。
圖3A、 4A 、 5A、 6A、 7A、 8A和9A是根據(jù)示范性實施例、示
出制造圖i中所示半導體器件的方法的沿圖i的線i-r截取的橫截面圖。
圖3B、 4B、 5B、 6B、 7B、 8B和9B是根據(jù)示范性實施例、示出
制造圖i中所示半導體器件的方法的沿圖i的線n-ir截取的橫截面圖。
圖3C、 4C、 5C、 6C、 7C、 8C和9C是根據(jù)示范性實施例、示出 制造圖1中所示半導體器件的方法的沿圖1的線III-III'截取的橫截面 圖。
具體實施例方式
現(xiàn)在將參照附圖更充分地描述本發(fā)明，在所述附圖中示出了本發(fā) 明的示范性實施例。但是，本發(fā)明可以以各種不同形式來體現(xiàn)，并且 不應將其理解為僅限于所示出的實施例。相反，作為示例而提供了這 些實施例，以便將本發(fā)明的構思傳達給本領域的技術人員。因此，關 于本發(fā)明的某些實施例，沒有描述已知的工藝、元件和技術。在全部附圖和所寫的說明中，相同的附圖標記用來指示相同或類似的元件。
應理解的是，雖然此處使用術語第一和第二來描述各種構件、器 件、區(qū)域、層和/或區(qū)段，但所述構件、器件、區(qū)域、層和/或區(qū)段不應 受到這些術語的限制。這些術語是用來將一個構件、器件、區(qū)域、層 和/或區(qū)段與另一個構件、器件、區(qū)域、層和/或區(qū)段區(qū)別開來。如此處 所使用的，"行與列"可以用來描述半導體襯底上的半導體圖案的二 維設置。而且，術語"和/或"包括一個或多個所開列項目的任何和所 有組合。如圖中所示，諸如"上"、"下"、"鄰近的"、"相應的"、 "部分地"、"部分"、"其余"、"相對的"以及"在…之上"等空 間相關的相對術語可以為了易于說明而用來描述一個元件或特征與另 一元件或特征的關系。此處所使用的術語僅僅出于描述特定實施例的 目的，并不意欲限制所述實施例。
此處將參照示出了說明性實施例的附圖來更充分地描述根據(jù)說明 性實施例的半導體器件，該半導體器件具有分別與特定有源區(qū)上的位 線圖案的一側間隔不同距離的存儲節(jié)點。
圖1是示出了根據(jù)說明性實施例的半導體器件的平面圖。圖2A至
2C分別是沿圖i的線i-r、 n-n'和ni-nr截取的橫截面圖。
參照圖1和2A至2C，半導體器件115包括柵極圖案34，如圖l 和2A所示，該柵極圖案34位于半導體襯底3上的行中。例如，如圖 1所示，兩個相鄰柵極圖案34可以被設置為對應于半導體襯底3的選 定行。而且，如圖2A所示，每個柵極圖案34可以包括柵極26和柵極 帽蓋圖案33。如圖1和2A至2C所示，在柵極圖案34上設置位線圖 案69。如圖1所示，位線圖案69可以被設置在半導體襯底3上的列中。 位線圖案69可以在半導體襯底3的行與列之間的交叉點處成直角地與 柵極圖案34相交。如圖2A至2C所示，每個位線圖案69可以包括位 線63和位線帽蓋圖案66。例如，柵極26和位線63可以由導電材料形成，柵極帽蓋圖案33和位線帽蓋圖案66可以由絕緣材料形成。
在說明性實施例中，如圖1和2A至2C所示，有源區(qū)9位于柵極 圖案34和位線圖案69下面。如圖1所示，有源區(qū)9分別對應于半導 體襯底3的行與列之間的交叉點。有源區(qū)9可以被設置在相鄰的位線 圖案69之間。每個有源區(qū)9可以被形成為具有順序地從柵極圖案34 的一側設置到另一側的第一至第三區(qū)域9-l、 9-2和9-3。根據(jù)各種實施 例，兩相鄰有源區(qū)9的第一至第三區(qū)域9-1、 9-2和9-3關于半導體襯 底3的特定行可以相互相對，也就是說，它們可以分別相互穿過地對 準。而且，兩相鄰有源區(qū)9的第一和第三區(qū)域9-l和9-3關于半導體襯 底3的選定列可以相互相對。如圖2A至2C所示，有源區(qū)9可以由無 源區(qū)6來限定。例如，無源區(qū)6可以包括例如器件隔離層。如圖2B所 示，位線圖案69可以設置在位于無源區(qū)6中。
如圖1所示，有源區(qū)9可以例如對應于半導體襯底3的選定行的 兩相鄰柵極圖案34。更具體地說，兩相鄰柵極圖案34之一可以被安設 置在特定有源區(qū)9的第一與第二區(qū)域9-1和9-2之間，并且另一柵極圖 案34可以被安設置在同一有源區(qū)9的第二與第三區(qū)域9-2和9-3之間。 如圖1和2A所示，柵極圖案34可以設置在有源區(qū)9和無源區(qū)6中。 每個柵極圖案34的柵極26可以被掩埋在有源區(qū)9和無源區(qū)6中。如 圖2A所示，每個柵極圖案34的柵極帽蓋圖案33可以設置在位于相應 的柵極26上并從無源區(qū)6和有源區(qū)9的各自表面伸出。如圖2A至2C 所示，層間絕緣層或柵極間介質層43可以在無源區(qū)6和有源區(qū)9上以 覆蓋柵極圖案34。
再次參照圖1和2A至2C，如圖2A至2C所示，位線接觸49位 于柵極間介質層43中。位線接觸49被柵極間介質層43所暴露。如圖 1、 2A和2C所示，每個位線接觸49可以接觸兩相鄰柵極圖案34之間 的特定有源區(qū)9的第二區(qū)域9-2。位線接觸49可以由例如導電材料形 成。如圖2A和2C所示，位線接觸49可以與位線圖案69接觸。更具體地說，如圖1和2C所示，每個位線圖案69的預定區(qū)域可以從無源 區(qū)6朝向有源區(qū)9延伸并接觸位線接觸49。如圖2A至2C所示，位線 層間絕緣層78可以設置在柵極間介質層43上以覆蓋位線圖案69。位 線層間絕緣層78可以暴露位線圖案69。如圖2A至2C所示，節(jié)點接 觸99可以位于柵極間介質層43和位線層間絕緣層78中。節(jié)點接觸99 的上部被位線層間絕緣層78所暴露。節(jié)點接觸99可以與有源區(qū)9接 觸。節(jié)點接觸99可以由例如導電材料形成。
如由圖1中所示相應存儲節(jié)點103的位置所指示的，特定有源區(qū) 9中的節(jié)點接觸99可以在第一和第三區(qū)域9-1和9-3中被對角地安置為 相互穿過，例如在對角方向上彼此相對。更特別地，如圖l、 2A和2B 所示，存儲節(jié)點103位于節(jié)點接觸99上，并且與節(jié)點接觸99接觸。 存儲節(jié)點103可以由例如導電材料形成。特定有源區(qū)9中的一個存儲 節(jié)點103可以與第一區(qū)域9-1和鄰近第一區(qū)域9-1的無源區(qū)6重疊，并 且同時，另一存儲節(jié)點103可以與第三區(qū)域9-3和鄰近第三區(qū)域9-3的 無源區(qū)6重疊。如圖2A和2B所示，特定有源區(qū)9中的存儲節(jié)點103 可以接觸鄰近有源區(qū)9的位線圖案69。
如圖1所示，特定有源區(qū)9中的存儲節(jié)點103被限定在鄰近特定 有源區(qū)9的兩相鄰位線圖案69之間，并被對角地安置穿過有源區(qū)9， 從而在對角方向上彼此相對。因此，如圖1所示，兩相鄰位線圖案69 之間的存儲節(jié)點103可以以Z形圖案設置在有源區(qū)9上。因此，存儲 節(jié)點103與每個位線圖案69的一側間隔不同的距離。如圖1所示，三 個相鄰位線圖案69的存儲節(jié)點103可以在第一方向上相互對角地設置 在不同的有源區(qū)9上。而且，如圖1所示，三個相鄰位線圖案69的存 儲節(jié)點103可以在垂直于第一方向的第二方向上兩個一組地相互對角 地設置在每個不同的有源區(qū)9上。
再次參照圖2A至2C，介質層106和極板109可以位于位線層間 絕緣層78上以覆蓋位線圖案69、節(jié)點接觸99和存儲節(jié)點103。介質層106可以由例如二氧化硅、氮化硅、金屬氧化物或其組合形成。極
板109可以由例如導電材料形成。每個存儲節(jié)點103可以對應于電容 器的下電極，并且極板109可以對應于電容器的上電極。其間，由例 如絕緣材料形成的位線隔離片74可以被包括在位線圖案69的側壁上。 而且，可以在有源區(qū)9中形成雜質擴散區(qū)36。雜質擴散區(qū)36可以位于 柵極圖案34之間并分別被位線接觸49和節(jié)點接觸99接觸。雜質擴散 區(qū)36可以例如具有與半導體襯底3不同的導電類型。
參照圖1、 3A至9A、 3B至9B和3C至9C來描述根據(jù)說明性實 施例的制造半導體器件的方法，該半導體器件具有在有源區(qū)中分別于 位線圖案的一側間隔不同距離的存儲節(jié)點。
圖3A、 4A、 5A、 6A、 7A、 8A和9A是沿圖1的線I-I'截取的橫 截面圖。圖3B、 4B、 5B、 6B、 7B、 8B和9B是沿圖1的線II-II'截取 的橫截面圖。圖3C、 4C、 5C、 6C、 7C、 8C和9C是沿圖1的線III-III' 截取的橫截面圖。圖3A、 4A、 5A、 6A、 7A、 8A、 9A、 3B、 4B、 5B、 6B、 7B、 8B、 9B、 3C、 4C、 5C、 6C、 7C、 8C和9C示出了根據(jù)說明 性的實施例的制造圖1中所示半導體器件的方法。
參照圖1和3A至3C，如圖3A至3C所示，在半導體襯底3中形 成無源區(qū)6。無源區(qū)6可以用器件隔離層來填充，該器件隔離層可以使 用至少一個絕緣層來形成。無源區(qū)6限定有源區(qū)9。如圖1所示，在半 導體襯底3的行和列中形成有源區(qū)9。更具體地說，半導體襯底3的選 定行中的有源區(qū)9可以順序地在水平方向上形成以具有相同的中心和 面積。半導體襯底3中的選定列中的有源區(qū)9可以順序地在垂直方向 上形成以具有相同的中心和區(qū)域。如圖3A和3C所示，在無源區(qū)6上 形成襯墊基層13和襯墊掩模層16以覆蓋有源區(qū)9。襯墊基層13和襯 墊掩模層16可以由例如分別具有不同蝕刻速率的絕緣材料形成。
如圖3A所示，穿過襯墊基層13和襯墊掩模層16，在無源區(qū)6和有源區(qū)9中形成成型孔19。成型孔19可以被形成為垂直于半導體襯底 3的行中的有源區(qū)9。由于成型孔19關于有源區(qū)9垂直地對準，所以 與其中成型孔關于有源區(qū)對角地對準的傳統(tǒng)技術相比，即使在不穩(wěn)定 的半導體制造工藝中，成型孔19也可以準確地與有源區(qū)9對準。成型 孔19可以從無源區(qū)6和有源區(qū)9的表面朝向半導體襯底3的下部延伸。 雖然圖3A至3C中未示出，但成型孔19可以穿過有源區(qū)9延伸至無源 區(qū)6。如圖1和3A所示，每個有源區(qū)9在半導體襯底3的選定列中可 以具有成型孔19與無源區(qū)6之間的預定寬度Wl。而且，如圖1和3C 所示，每個有源區(qū)9在半導體襯底3的選定行中可以具有預定寬度W2， 并被無源區(qū)6包圍。
參照圖1和4A至4C，如圖4A所示，使用襯墊基層13和襯墊掩 模層16作為掩模在成型孔19中形成柵極絕緣層23。柵極絕緣層23可 以由例如二氧化硅、氧氮化硅或金屬氧化物形成。如圖4A所示，在柵 極絕緣層23上形成柵極26以部分地填充各個成型孔19。柵極26可以 由例如金屬氮化物形成。如圖4A至4C所示，在柵極26上形成柵極帽 蓋層29以覆蓋襯墊基層13和襯墊掩模層16。柵極帽蓋層29可以由例 如具有與襯墊掩模層16相同的蝕刻速率的絕緣材料形成。
參照圖1和5A至5C，可以使用襯墊基層13作為蝕刻緩沖層在柵 極帽蓋層29和襯墊掩模層16上執(zhí)行化學機械拋光(CMP)工藝，如 圖5A所示，從而形成柵極帽蓋圖案33。在柵極26上形成柵極帽蓋圖 案33。柵極帽蓋圖案33可以被填充在成型孔19中并從有源區(qū)9和無 源區(qū)6的表面伸出。例如，CMP工藝可以由諸如回蝕刻(etch-back) 工藝的另一種工藝代替。隨后，如圖5A至5C所示，使用柵極帽蓋圖 案33作為蝕刻緩沖層來去除襯墊基層13，直到半導體襯底3被暴露。 結果，如圖1和5A所示，柵極26和柵極帽蓋圖案33可以形成柵極圖 案34，其由成型孔19來限定。
由于柵極圖案34由成型孔19來限定，所以柵極圖案34可以被形成為與半導體襯底3的行中的有源區(qū)9成直角。如圖l和5A所示，鄰 近半導體襯底3的特定行的兩相鄰柵極圖案34可以對應于有源區(qū)9之 一。使用柵極圖案34和無源區(qū)6作為掩模在有源區(qū)9中形成雜質擴散 區(qū)36?？梢栽跂艠O圖案34之間和柵極圖案34與無源區(qū)6之間形成雜 質擴散區(qū)36。雜質擴散區(qū)36可以具有不同于半導體襯底3的導電類型。 在說明性的實施例中，如圖1和5A所示，可以沿著半導體襯底3的行 在柵極圖案34之間的有源區(qū)9的中心區(qū)域中形成著陸襯墊(landing pad) 39。著陸襯墊39可以由例如導電材料形成。如圖5A至5C所示， 可以在有源區(qū)9和無源區(qū)6上形成層間絕緣層或柵極間介質層43以覆 蓋柵極圖案34。柵極間介質層43可以具有不同于柵極帽蓋圖案33和 著陸襯墊39的蝕刻速率。
參照圖1和6A至6C，如圖6A和6C所示，在柵極間介質層43 中形成位線接觸孔46。如圖1所示，可以沿著半導體襯底3的行在柵 極圖案34之間的有源區(qū)9的中心區(qū)中形成位線接觸孔46。位線接觸孔 46可以暴露有源區(qū)9。在如圖5A所示的形成了著陸襯墊39的情形中， 可以在各個著陸襯墊39上形成位線接觸孔。如圖1和6A至6C所示， 可以在位線接觸孔46中形成位線接觸49。位線接觸49可以分別與雜 質擴散區(qū)36接觸。位線接觸49可以由例如導電材料形成。如圖6A至 6C所示，可以在柵極間介質層43上順序地形成位線導電層54和位線 帽蓋層58以覆蓋位線接觸49。位線導電層54可以由導電材料形成。 位線帽蓋層58可以由例如具有與柵極帽蓋圖案34相同的蝕刻速率的 絕緣材料形成。
參照圖1和7A至7C，如圖7A至7C所示，順序地蝕刻位線帽蓋 層58和位線導電層54直到柵極間介質層43被暴露，從而形成位線圖 案69。每個位線圖案69可以包括位線63和位線帽蓋圖案66。如圖1 所示，位線圖案69可以在半導體襯底3的行與列之中的交叉點處成直 角地與柵極圖案34相交?？梢匝刂雽w襯底3的列在有源區(qū)9之間 的無源區(qū)6上形成位線圖案69。由于位線圖案69位于無源區(qū)6上并且與有源區(qū)9平行地對準，所以與其中位線圖案與有源區(qū)對角地對準的
傳統(tǒng)技術相比，即使在不穩(wěn)定的半導體制造工藝中，位線圖案69也可 以更有效地暴露有源區(qū)9。如圖1和7C所示，在半導體襯底3的特定 列中，位線圖案69的預定區(qū)域可以從無源區(qū)6朝向有源區(qū)9延伸。如 圖7A至7C所示，可以在位線圖案69的側壁上形成位線隔離片74。 位線隔離片74可以由例如具有與位線帽蓋圖案66相同的蝕刻速率的 絕緣材料形成。
如圖7A至7C所示，可以在柵極間介質層43上形成位線層間絕 緣層78以覆蓋位線圖案69和位線隔離片74。位線層間絕緣層78可以 例如具有與柵極間介質層43相同的蝕刻速率。如圖7A和7C所示，可 以在位線層間絕緣層78上形成節(jié)點掩模圖案83。節(jié)點掩模圖案83可 以由例如具有不同于位線層間絕緣層78的蝕刻速率的絕緣材料形成。 節(jié)點掩模圖案83可以沿著半導體襯底3的行來形成。如圖1和7A所 示，部分節(jié)點掩模圖案83可以沿著柵極圖案34來形成并與柵極圖案 34重疊。如圖1和7A所示，其余的節(jié)點掩模圖案83可以在柵極圖案 34之間的無源區(qū)6上形成。如圖7A所示，可以在節(jié)點掩模圖案83的 側壁上形成掩模隔離片86。掩模隔離片86可以由例如具有與位線帽蓋 圖案66相同的蝕刻速率的絕緣材料形成。
在圖1和8A至8C中，如圖8A和8B所示，可以使用位線圖案 69、位線隔離片74、節(jié)點掩模圖案83和掩模隔離片86作為蝕刻掩模 來順序地蝕刻位線層間絕緣層78和柵極間介質層43，從而形成節(jié)點接 觸孔93。在這種情形中，如圖l、 8A和8B所示，節(jié)點接觸孔93可以 在每個有源區(qū)9上兩兩地形成。更具體地說，兩個相鄰的節(jié)點接觸孔 93可以相互對角地設置在特定有源區(qū)9上，從而在對角方向上彼此相 對。如圖8A和8B所示，節(jié)點接觸孔93可以暴露有源區(qū)9、位線圖案 69和位線隔離片74。如圖8A至8C所示，可以形成節(jié)點接觸層96以 填充節(jié)點接觸孔93并覆蓋節(jié)點掩模圖案83。節(jié)點接觸層96可以由例 如導電材料組成。參照圖1和9A至9C，使用位線圖案69和位線隔離片74作為蝕 刻緩沖層在節(jié)點掩模圖案83、掩模隔離片86和位線層間絕緣層78上 執(zhí)行CMP工藝。結果，如圖9A和9B所示，可以在各個節(jié)點接觸孔 93中形成節(jié)點接觸99。節(jié)點接觸99可以橫貫位線接觸49的側壁以便 與雜質擴散區(qū)36接觸。如圖1、 9A和9B所示，可以在節(jié)點接觸99 上形成存儲節(jié)點103。由于存儲節(jié)點103與平行于位線圖案69而設置 的有源區(qū)9對準，所以與其中存儲節(jié)點與跟位線圖案成對角地設置的 有源區(qū)對準的傳統(tǒng)技術相比，即使在不穩(wěn)定的半導體制造工藝中，存 儲節(jié)點103也可以良好地與有源區(qū)9對準。存儲節(jié)點103可以由例如 導電材料形成。如圖1、 9A和9B所示，存儲節(jié)點103可以與無源區(qū)6、 有源區(qū)9和位線圖案69重疊。如圖1、 9A和9B所示，特定有源區(qū)9 中的部分存儲節(jié)點103可以與跟有源區(qū)9相鄰的位線圖案69接觸。
如圖1所示，位于特定有源區(qū)9上的存儲節(jié)點103可以被限定在 鄰近有源區(qū)9的位線圖案69之間并對角地設置穿過有源區(qū)9，從而在 對角方向上彼此相對。兩相鄰位線圖案69之間的存儲節(jié)點103可以在 有源區(qū)9上以Z形圖案形成。如圖1所示，三個相鄰位線圖案69之間 相鄰的存儲節(jié)點103在第一方向上可以相互對角地設置不同的有源區(qū)9 上。而且，如圖1所示，三個相鄰位線圖案69之間的存儲節(jié)點103可 以在垂直于第一方向的第二方向上、兩兩相互對角地設置在每個有源 區(qū)9上。由于存儲節(jié)點103與鄰近柵極圖案69的有源區(qū)9部分重疊， 所以無論設計規(guī)則如何縮小，都可以增大工藝余邊，存儲節(jié)點可以借 助于工藝余邊與有源區(qū)9良好地重疊。
隨后，可以在位線圖案69、位線層間絕緣層78、節(jié)點接觸99上 形成介質層106和極板109以覆蓋存儲節(jié)點103。介質層106可以由例 如二氧化硅、氮化硅、金屬氧化物或其組合形成。極板109可以由例 如導電材料形成。介質層106和極板109可以連同存儲節(jié)點103 —起 構成電容器。根據(jù)說明性的實施例，電容器連同柵極圖案34和位線圖案69 —起可以構成半導體器件115。
根據(jù)上述實施例，不管設計規(guī)則如何連續(xù)縮小，都可以增加有源 區(qū)上被半導體圖案占有的面積的比例。為此，柵極圖案可以位于有源 區(qū)上與有源區(qū)成直角，并位線圖案可以位于無源區(qū)上以便與柵極圖案 直角地相交。而且，存儲節(jié)點可以位于柵極圖案與位線圖案之間的有 源區(qū)上。結果，與傳統(tǒng)技術相比，可以增加柵極圖案與位線圖案之間 的對準余邊，存儲節(jié)點可以借助于對準余邊與有源區(qū)重疊。
雖然已參照示范性實施例描述了本發(fā)明，但對本領域的技術人員 顯而易見的是可以在不脫離本發(fā)明的精神和范圍的情況下進行各種改 變和修改。因此，應理解的是以上實施例不是限制性的，而是說明性 的。
權利要求
1. 一種半導體器件，包括半導體襯底中的有源區(qū)，所述有源區(qū)包括順序地設置在所述有源區(qū)中的第一、第二和第三區(qū)域；所述半導體襯底中限定所述有源區(qū)的無源區(qū)；部分地掩埋在所述有源區(qū)和所述無源區(qū)中的多個柵極圖案，每個柵極圖案安置在所述第一與所述第二區(qū)域之間或所述第二與所述第三區(qū)域之間，成直角地與所述有源區(qū)相交，并且穿過所述有源區(qū)和所述無源區(qū)；所述柵極圖案上的位線圖案，所述位線圖案成直角地與所述柵極圖案相交，所述位線圖案與所述無源區(qū)重疊并且包括電連接到所述有源區(qū)的所述第二區(qū)域的預定區(qū)域；層間絕緣層，所述層間絕緣層覆蓋所述柵極圖案并包圍所述位線圖案以暴露所述位線圖案；以及在所述層間絕緣層上并電連接到所述有源區(qū)的多個存儲節(jié)點，其中第一存儲節(jié)點與所述第一區(qū)域和所述無源區(qū)重疊，并且第二存儲節(jié)點與所述第三區(qū)域、所述無源區(qū)和所述位線圖案重疊。
2. 根據(jù)權利要求1所述的器件，其中所述第二存儲節(jié)點與所述有 源區(qū)的所述第三區(qū)域上的所述位線圖案接觸。
3. 根據(jù)權利要求2所述的器件，其中所述有源區(qū)、所述柵極圖案、 所述位線圖案和所述存儲節(jié)點位于所述半導體襯底的行與列的交叉點 處。
4. 根據(jù)權利要求3所述的器件，還包括在所述半導體襯底中的與所述有源區(qū)相鄰的多個相鄰有源區(qū)，每 個相鄰有源區(qū)包括順序地設置在相應的相鄰有源區(qū)中的第一、第二和 第三區(qū)域，其中所述有源區(qū)的所述第一、第二和第三區(qū)域分別與位于所述半 導體襯底的同一行中的相鄰有源區(qū)的所述第一、第二和第三區(qū)域相對， 并且其中所述有源區(qū)的所述第三區(qū)域與位于所述半導體襯底的同一列 中的相鄰有源區(qū)的所述第一區(qū)域相對。
5. 根據(jù)權利要求4所述的器件，其中所述柵極圖案在所述半導體襯底的至少一行中，所述位線圖案在所述半導體襯底的列中，并且所 述柵極圖案在所述至少一行與所述列的各個交叉點處成直角地與所述 位線圖案相交。
6. 根據(jù)權利要求5所述的器件，其中所述位線圖案至少部分地位 于所述有源區(qū)與位于所述半導體襯底的同一行中的相鄰有源區(qū)之間的 所述無源區(qū)中。
7. 根據(jù)權利要求6所述的器件，其中所述第一存儲節(jié)點至少部分 地位于所述有源區(qū)上，并且部分地與鄰近所述有源區(qū)的位線圖案重疊。
8. 根據(jù)權利要求7所述的器件，其中在所述半導體襯底的行與列 中的交叉點中，存儲節(jié)點被限定在所述位線圖案與相鄰位線圖案之間 并且相互對角地設置。
9. 根據(jù)權利要求8所述的器件，其中在所述半導體襯底的行與列 中的交叉點中，所述位線圖案與所述相鄰位線圖案之間的存儲節(jié)點在 所述有源區(qū)上形成關于所述相鄰有源區(qū)的Z形圖案。
10. 根據(jù)權利要求9所述的器件，其中在所述半導體襯底的行與 列中的交叉點中，相鄰位線圖案的存儲節(jié)點被相互對角地安置在第一 方向上的不同有源區(qū)中，并且所述相鄰位線圖案的存儲節(jié)點被兩兩相 互對角地安置在垂直于所述第一方向的第二方向上的每個有源區(qū)上。
11. 一種制造半導體器件的方法，包括 在半導體襯底中形成無源區(qū)以限定有源區(qū)；在所述有源區(qū)和所述無源區(qū)中形成兩個柵極圖案以成直角地與所 述有源區(qū)相交；在所述有源區(qū)上形成第一層間絕緣層以覆蓋所述柵極圖案； 在所述第一層間絕緣層上形成位線圖案以成直角地與所述柵極圖 案相交，其中所述位線圖案在鄰近所述有源區(qū)的無源區(qū)上形成，并且穿過所述第一層間絕緣層而電連接到所述柵極圖案之間的有源區(qū)；在所述第一層間絕緣層上形成第二層間絕緣層以覆蓋所述位線圖 案；以及形成存儲節(jié)點，所述存儲節(jié)點與鄰近所述柵極圖案、所述無源區(qū) 和所述位線圖案的有源區(qū)重疊，并且穿過所述第一和第二層間絕緣層 而電連接到鄰近所述柵極圖案的所述有源區(qū)。
12. 根據(jù)權利要求ll所述的方法，其中形成所述柵極圖案包括 在所述半導體襯底中形成對應于所述柵極圖案的成型孔； 在所述成型孔中形成柵極絕緣層；在所述柵極絕緣層上形成柵極以部分地填充所述成型孔；以及 在所述柵極上形成柵極帽蓋圖案以分別填充所述成型孔，并且從 所述有源區(qū)和所述無源區(qū)的表面伸出， 其中，所述柵極由導電材料形成。
13. 根據(jù)權利要求12所述的方法，其中形成所述位線圖案包括 在所述第一層間絕緣層中形成位線接觸孔，以暴露所述柵極圖案之間的所述有源區(qū)；形成位線接觸以填充所述位線接觸孔；形成位線導電層和位線帽蓋層以覆蓋所述位線接觸；以及 順序地蝕刻所述位線帽蓋層和所述位線導電層直到所述第一層間 絕緣層被暴露，其中所述位線接觸由導電材料形成，并且所述位線圖案的預定區(qū)域與所述位線接觸相接觸。
14. 根據(jù)權利要求13所述的方法，其中將所述存儲節(jié)點電連接到 鄰近所述柵極圖案的有源區(qū)包括在所述第一與第二層間絕緣層中形成節(jié)點接觸孔以暴露鄰近所述 柵極圖案的所述有源區(qū)，所述位線接觸孔在所述節(jié)點接觸孔之間形成； 使用導電材料來形成節(jié)點接觸，以填充所述節(jié)點接觸孔；以及 分別在所述節(jié)點接觸上形成所述存儲節(jié)點。
15. 根據(jù)權利要求14所述的方法，其中所述存儲節(jié)點之一與所述 位線圖案和所述節(jié)點接觸之一接觸。
16. 根據(jù)權利要求15所述的方法，其中所述有源區(qū)、所述柵極圖 案、所述位線圖案、所述節(jié)點接觸和所述存儲節(jié)點位于所述半導體襯 底的行與列的交叉點處。
17. 根據(jù)權利要求16所述的方法，其中鄰近所述半導體襯底的選定行中的有源區(qū)的相鄰有源區(qū)在水平方向上形成，以具有與所述有源 區(qū)相同的中心和面積，并且鄰近所述半導體襯底的選定列中的有源區(qū) 的相鄰有源區(qū)在垂直方向上形成，以具有與所述有源區(qū)相同的中心和 面積。
18. 根據(jù)權利要求17所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述柵極圖案在所述半導體襯底的至少一行中形成， 所述位線圖案在所述半導體襯底的列中形成，并且所述柵極圖案在各 個交叉點處成直角地與所述位線圖案相交。
19. 根據(jù)權利要求18所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述位線圖案在所述半導體襯底的選定行中的兩個相 鄰有源區(qū)之間的無源區(qū)中形成。
20. 根據(jù)權利要求19所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述存儲節(jié)點在選定有源區(qū)上形成，以與鄰近所述選 定有源區(qū)的兩個相鄰位線圖案部分地重疊。
21. 根據(jù)權利要求20所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述存儲節(jié)點被限定在所述位線圖案與鄰近所述選定 有源區(qū)的相鄰位線圖案之間，并且被形成為在對角方向上相互相對。
22. 根據(jù)權利要求21所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述存儲節(jié)點和所述相鄰位線圖案的存儲節(jié)點在所述 有源區(qū)上以Z形圖案形成。
23. 根據(jù)權利要求21所述的方法，其中在所述半導體襯底的行與 列的交叉點中，所述存儲節(jié)點和兩個相鄰位線圖案的存儲節(jié)點在第一 方向上、在相互不同的有源區(qū)上對角地形成，并且每個位線圖案的所 述存儲節(jié)點在垂直于所述第一方向的第二方向上、在每個相應的相互 不同的有源區(qū)上兩兩對角地形成。
全文摘要
公開了在有源區(qū)上具有存儲節(jié)點的半導體器件及其制造方法。該半導體器件包括半導體襯底中的有源區(qū)，具有順序地設置在有源區(qū)中的第一、第二和第三區(qū)域。半導體襯底中的無源區(qū)限定有源區(qū)。部分地掩埋在有源和無源區(qū)中的柵極圖案被安置在第一與第二區(qū)域之間或第二與第三區(qū)域之間，成直角地與有源區(qū)相交。位線圖案成直角地與柵極圖案相交并且與無源區(qū)重疊，該位線圖案包括電連接到有源區(qū)的第二區(qū)域的區(qū)域。層間絕緣層覆蓋柵極圖案。該層間絕緣層上的存儲節(jié)點電連接到有源區(qū)。第一存儲節(jié)點與第一區(qū)域和無源區(qū)重疊，并且第二存儲節(jié)點與第三區(qū)域、無源區(qū)和位線圖案重疊。
文檔編號H01L21/8247GK101442053SQ20081021520
公開日2009年5月27日 申請日期2008年9月18日 優(yōu)先權日2007年9月18日
發(fā)明者樸承培, 趙珉熙 申請人:三星電子株式會社