專利名稱：具有提高的接合可靠性的層疊封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝，更具體地說，涉及一種具有提高的接合可 靠性的層疊封裝(package-on-package， POP)半導(dǎo)體封裝。
背景技術(shù)：
隨著電子裝置的尺寸減小，通過在一個(gè)半導(dǎo)體封裝中堆疊多個(gè)芯片或者 堆疊半導(dǎo)體封裝個(gè)體來實(shí)現(xiàn)高集成密度。近來，針對(duì)移動(dòng)電子設(shè)備應(yīng)用等已 經(jīng)引進(jìn)了堆疊式半導(dǎo)體封裝。所述堆疊式半導(dǎo)體封裝的一種是將邏輯封裝和 存儲(chǔ)器封裝嵌入一個(gè)封裝中的層疊封裝(POP)。利用POP技術(shù)，在一個(gè)半導(dǎo) 體封裝中可包括不同類型的半導(dǎo)體裝置。
在傳統(tǒng)的POP中，為了實(shí)現(xiàn)高集成密度和小安裝面積，將兩個(gè)封裝堆疊 并通過焊球?qū)⑺鼈冸娺B接。但是，在傳統(tǒng)的POP中，因?yàn)樵谥圃彀雽?dǎo)體芯片 個(gè)體之后才通過焊球堆疊半導(dǎo)體封裝，所以對(duì)焊球的厚度的控制取決于下半 導(dǎo)體封裝的模制(molding)厚度，因此，增大了半導(dǎo)體封裝的總體厚度。
另外，當(dāng)在高溫下將上封裝堆疊到下封裝上時(shí)，上封裝或下封裝會(huì)發(fā)生 翹曲，導(dǎo)致上封裝和下封裝之間的接合部分(接合點(diǎn))的接觸差。另外，在 堆疊之后，在焊球中會(huì)產(chǎn)生裂紋。因此，降低了半導(dǎo)體封裝的成品率和可靠 性。

發(fā)明內(nèi)容
為了解決上述和/或其它問題。本發(fā)明提供一種可防止在結(jié)合部分處出現(xiàn) 差的接觸以及防止焊^求產(chǎn)生裂紋的POP。
根據(jù)本發(fā)明一些實(shí)施例的POP包括下封裝、疊置在下封裝上的上封裝以及用于將下封裝和上封裝電連接的多個(gè)接合構(gòu)件。下封裝包括下基底和安裝 在下基底的第一表面上的下半導(dǎo)體芯片。上封裝包括上基底和安裝在上基底 的第一表面上的至少一個(gè)上半導(dǎo)體芯片。多個(gè)接合構(gòu)件設(shè)置在下封裝和上封 裝之間。下封裝還包括密封構(gòu)件，所迷密封構(gòu)件設(shè)置在上封裝的上基底和下 封裝的下基底之間，從而基本上環(huán)繞接合構(gòu)件并且保護(hù)下半導(dǎo)體芯片


通過參照附圖對(duì)本發(fā)明的示例性實(shí)施例進(jìn)行的詳細(xì)描述，本發(fā)明的上述
和其它特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更加清楚，其中
圖1是根據(jù)本發(fā)明實(shí)施例的層疊封裝(POP)的剖^L圖； 圖2是根據(jù)本發(fā)明另一實(shí)施例的POP的剖一見圖4A至圖4H是顯示根據(jù)本發(fā)明另一實(shí)施例的制造POP的方法的剖視
圖5A至圖5C是顯示根據(jù)本發(fā)明另一實(shí)施例的制造POP的方法的剖視圖。
具體實(shí);^方式
現(xiàn)在將參照附圖更加完全地描述本發(fā)明，附圖中示出了本發(fā)明的示例性 實(shí)施例。但是，本發(fā)明可按照很多不同的形式實(shí)現(xiàn)，并且不應(yīng)該被理解為限 制于這里闡述的實(shí)施例。相反，提供這些實(shí)施例使得本公開將變得徹底和完
起見，夸大了層和區(qū)域的厚度。附圖中，相同的標(biāo)號(hào)指代相同的元件，因此， 將省略對(duì)它們的描述。
圖1是根據(jù)本發(fā)明實(shí)施例的層疊封裝(POP) 100的剖視圖。參照?qǐng)D1， POP 100包括下封裝100a和堆疊在下封裝100a上的上封裝100b。下封裝100a 包括下基底110和安裝在下基底]10上的下半導(dǎo)體芯片150。第一連接焊盤 111和第二連接焊盤115布置在下基底110的第一表面上，第三連接焊盤120 布置在下基底110的第二表面上。第一表面與第二表面相對(duì)。下基底110可 包括印刷電路板(PCB)。下半導(dǎo)體芯片150利用粘合劑140被安裝在下基底 110的第一表面上。下半導(dǎo)體芯片150通過鍵合線(bonding wire) 160電連接到第一連接焊盤lll。下半導(dǎo)體芯片150可包括邏輯芯片。
下基底110還可包括布置在第三連接焊盤120上的外部連接端子130。 下基底IIO還可包括布置在下基底110中的用于將第一連接焊盤111和第二 連接焊盤115電連接至第三連4妄焊盤120的電i 各線(circuit wire,未示出)。
上封裝100b包括上基底200和安裝在上基底200上的上半導(dǎo)體芯片240 和250中的至少一個(gè)。上基底200包括布置在其第一表面上的第一連接焊盤 210和布置在其第二表面上的第二連接焊盤220。第一表面與第二表面相對(duì)。 上基底200還可包括布置在上基底200中的用于將第一連接焊盤210與第二 連接焊盤220電連接的電路線(未示出)。上基底200可包括PCB。
第一上半導(dǎo)體芯片240通過利用(例如)粘合劑230安裝在上基底200 的第一表面上，第二上半導(dǎo)體芯片250通過利用(例如)粘合劑235安裝在 第一上半導(dǎo)體芯片240上。第一上半導(dǎo)體芯片240和第二上半導(dǎo)體芯片250 通過鍵合線260和265電連接至上基底200的第一連接焊盤210。但是，本 領(lǐng)域技術(shù)人員應(yīng)該能夠理解，可使用其它公知的相互連接方法將第一上半導(dǎo) 體芯片240和第二上半導(dǎo)體芯片250與上基底200的第一連接焊盤210連接。 第一上半導(dǎo)體芯片240和第二上半導(dǎo)體芯片250均可包括一個(gè)或多個(gè)存儲(chǔ)器 芯片。上密封構(gòu)件270形成在上基底200上，以覆蓋第一上半導(dǎo)體芯片240 和第二上半導(dǎo)體芯片250以及線260和265。上密封構(gòu)件270可包括環(huán)氧模 制4匕合物(epoxy molding compound )。
POP 100還可包括用于將下封裝100a與上封裝100b連接的接合構(gòu)件 310。接合構(gòu)件310將下封裝100a的第二連接焊盤115電連接至上封裝100b 的第二連接焊盤220。接合構(gòu)件310可包括焊球。下密封構(gòu)件320被設(shè)置在 下基底110和上基底200之間的空間中，以^1蓋接合構(gòu)件310、下半導(dǎo)體芯 片150和鍵合線160。下密封構(gòu)件320可包括環(huán)氧模制化合物。下密封構(gòu)件 320可被填充在下基底110的上表面和上基底200的下表面之間的空間中， 因此，支撐接合構(gòu)件310,并且保護(hù)下半導(dǎo)體芯片150和鍵合線160。
換句話說，下密封構(gòu)件320可被設(shè)置在上封裝100b的上基底200和下封 裝100a的下基底110之間，從而基本上環(huán)繞接合構(gòu)件310并保護(hù)下半導(dǎo)體芯 片150。在一個(gè)實(shí)施例中，下密封構(gòu)件320可基本上完全填充上封裝100b的 上基底200與下封裝100a的下基底110之間的空間。
圖2是根據(jù)本發(fā)明另一實(shí)施例的POP 100的剖視圖。圖2的POP 100的下封裝100a與圖l的POP 100的下封裝100a不同。半導(dǎo)體芯片150安裝在 下基底110上，并且通過焊球170電連接至下基底110的第一連接焊盤111。 在圖1和圖2的POP 100的上封裝100b中，上半導(dǎo)體芯片240和250也可通 過焊球而不是鍵合線260和265電連接至上基底200的第一連接焊盤210， 與圖2的下封裝100a相似。
圖3A至圖3G是顯示根據(jù)本發(fā)明實(shí)施例的制造POP的方法的剖視圖。 參照?qǐng)D3A,提供了用于下半導(dǎo)體封裝100a(參照?qǐng)D1)的下母基底110a。下 母基底110a可包括PCB。下母基底110a包括多個(gè)下單位基底區(qū)域01。當(dāng)下 母基底110a在后續(xù)的工藝中被切割時(shí)，每個(gè)下單位基底區(qū)域101將是圖1的 下基底110。第一連接焊盤111和第二連接焊盤15布置在每個(gè)下單位基底區(qū) 域101的第一表面上。第一連接焊盤111將被連接到將在后續(xù)的工藝中被安 裝的下半導(dǎo)體芯片150(參照?qǐng)D1)，而第二連4妄焊盤115將被連接到將在后 續(xù)的工藝中堆疊的上半導(dǎo)體封裝100b(參照?qǐng)D1)。第三連接焊盤120布置在 每個(gè)下單位基底區(qū)域101的第二表面上。
參照?qǐng)D3B,下半導(dǎo)體芯片150利用粘合劑]40堆疊在下母基底110a的 每個(gè)下單位基底區(qū)域101上。下半導(dǎo)體芯片150可包括邏輯芯片。通過執(zhí)行 引線鍵合工藝，下半導(dǎo)體芯片150通過鍵合線160電連接至第一連接焊盤111。 另一種方案是，如圖2所示，下半導(dǎo)體芯片150可通過焊球170結(jié)合到下母 基底110a的每個(gè)下單位基底區(qū)域101的第一連4妾焊盤lli上。
參照?qǐng)D3C,外部連接端子130附著到下單位基底區(qū)域101的第三連接焊 盤120上，并且接合構(gòu)件310附著到第二連接焊盤115上。外部連接端子130 可包括焊球。接合構(gòu)件310也可包括焊球。
參照?qǐng)D3D，提供了單個(gè)的上封裝100b。每個(gè)上封裝100b包括上基底200。 第一連接焊盤210布置在上基底200的第一表面上，第二連接焊盤220布置 在上基底200的第二表面上。上半導(dǎo)體芯片240和250利用粘合劑230和235 堆疊到上基底200的第一表面上。通過執(zhí)行引線鍵合工藝，上半導(dǎo)體芯片240 和250通過鍵合線260和265電連接到上基底200的第一連接焊盤210。上 密封構(gòu)件270形成在上基底200上，以保護(hù)上半導(dǎo)體芯片240和250以及4A 合線260和265。
參照?qǐng)D3E，上封裝100b分別堆疊到下母基底110a的每個(gè)下單位基底區(qū) 域101上。上封裝100b安裝在接合構(gòu)件310上，因此，上基底200的第二連接焊盤220通過接合構(gòu)件3]0電連接到下母基底110a的每個(gè)下單位基底區(qū)域 101的第二連接焊盤215。
參照?qǐng)D3F,下母密封構(gòu)件320a通過執(zhí)行才莫制工藝而形成，以填充上基 底200和下母基底110a之間的空間以及上封裝100b之間的空間。下母密封 構(gòu)件320a固定接合構(gòu)件310以及保護(hù)下半導(dǎo)體芯片150和鍵合線160。在后 續(xù)的切割工藝之后，下母密封構(gòu)件320a將是圖1的POP 100的下密封構(gòu)件 320。
參照?qǐng)D3G，通過利用刀片350或激光執(zhí)行鋸切工藝，切割下母基底110a 和下母密封構(gòu)件320a來制造圖1的POP 100。
圖4A至圖4H是顯示根據(jù)本發(fā)明另一實(shí)施例的制造POP的方法的剖視 圖。參照?qǐng)D4A,如圖3A至圖3C所示，下封裝形成在下母基底110a上。下 母基底110a可包括PCB。下半導(dǎo)體芯片150利用粘合劑140安裝在下母基底 110a的每個(gè)下單位基底區(qū)域101的第一表面上，通過執(zhí)行引線鍵合工藝，下 半導(dǎo)體芯片150通過鍵合線160連接到布置在每個(gè)下單位基底區(qū)域101的第 一表面上的第一連接焊盤111。另一種方案是，如圖2所示，下半導(dǎo)體芯片 150可通過焊球170結(jié)合到下母基底110a的每個(gè)下單位基底區(qū)域101的第一 連接焊盤111上。接合構(gòu)件310附著到布置在每個(gè)下單位基底區(qū)域101的第 一表面上的第二連接焊盤115上，并且外部連4妻端子130附著到布置在每個(gè) 下單位基底區(qū)域101的第二表面上的第三連接焊盤120上。
參照?qǐng)D4B,提供了上母基底200a。上母基底200a包括多個(gè)上單位基底 區(qū)域201 。當(dāng)在后續(xù)工藝中上母基底200a被切割時(shí)，每個(gè)上單位基底區(qū)域201 將是圖1的上基底200。第一連接焊盤210布置在每個(gè)上單位基底區(qū)域201 的第一表面上，并且第二連接焊盤220布置在每個(gè)上單位基底區(qū)域201的第 二表面上。上母基底200a可包括PCB。
參照?qǐng)D4C，上半導(dǎo)體芯片240和250分別利用粘合劑230和235安裝在 上母基底200a的每個(gè)上單位基底區(qū)域201上。上半導(dǎo)體芯片240和250可包 括存儲(chǔ)器芯片。
參照?qǐng)D4D，通過執(zhí)行引線鍵合工藝，上單位基底區(qū)域201的第一連接焊 盤210通過《泉合線260和260電連接至上半導(dǎo)體芯片240和250。
參照?qǐng)D4E,上母密封構(gòu)件270a形成在上母基底200a上，以覆蓋形成在 每個(gè)上單位基底區(qū)域201上的上半導(dǎo)體芯片240和250以及鍵合線260和265。在后續(xù)的切割工藝之后，上母密封構(gòu)件270a將是圖l的上密封構(gòu)件270。
參照?qǐng)D4F，上母基底200a堆疊到下母基底UOa上，^吏得下母基底110a 的每個(gè)下單位基底區(qū)域101可與上母基底200a的每個(gè)上單位基底區(qū)域201對(duì) 應(yīng)。上母基底200a的每個(gè)上單位基底區(qū)域201的第二連接焊盤220通過接合 構(gòu)件310電連接至下母基底110a的每個(gè)下單位基底區(qū)域101的第二連接焊盤 215。
參照?qǐng)D4G，下母密封構(gòu)件320a形成在上母基底200a與下母基底110a 之間的空間中。下母密封構(gòu)件320a不僅固定接合構(gòu)件310,還保護(hù)下半導(dǎo)體 芯片150和鍵合線160。在后續(xù)的切割工藝之后，下母密封構(gòu)件320a將是圖 1的下密封構(gòu)件320。
參照?qǐng)D4H，通過利用刀片350或激光執(zhí)行鋸切工藝，切割下母基底U0a、 下母密封構(gòu)件320a、上母基底200a和上母密封構(gòu)件270a來制造圖1的POP 100。
圖5A至圖5C是顯示根據(jù)本發(fā)明另一實(shí)施例的制造POP的方法的剖視 圖。參照?qǐng)D5A，如圖3A至圖3C所示，下封裝形成在下母基底110a上。下 母基底110a可包括PCB。下半導(dǎo)體芯片150利用粘合劑140安裝在下母基底 110a的每個(gè)下單位基底區(qū)域101的第一表面上，通過執(zhí)行引線鍵合工藝，下 半導(dǎo)體芯片150通過鍵合線160連接到布置在每個(gè)下單位基底區(qū)域10的第 一表面上的第一連接焊盤111。另一種方案是，如圖2所示，下半導(dǎo)體芯片 150可通過焊球170結(jié)合到下母基底110a的每個(gè)下單位基底區(qū)域101的第一 連接焊盤111上。接合構(gòu)件310附著到布置在每個(gè)下單位基底區(qū)域101的第 一表面上的第二連接焊盤115,并且外部連接端子130附著到布置在每個(gè)下 單位基底區(qū)域101的第二表面上的第三連接焊盤120。
接著，如圖4B至圖4D所示，上半導(dǎo)體芯片240和250分別利用粘合劑 230和235安裝到上母基底200a的每個(gè)上單位基底區(qū)域201上。通過執(zhí)行引 線鍵合工藝，上單位基底區(qū)域201的第一連接焊盤210通過鍵合線260和265 電連接到上半導(dǎo)體芯片240和250。
上母基底200a堆疊在下母基底110a上，使得下母基底110a的每個(gè)下單 位基底區(qū)域101可與上母基底200a的每個(gè)上單位基底區(qū)域201對(duì)應(yīng)。上母基 底200a的每個(gè)上單位基底區(qū)域201的第二連接焊盤220通過接合構(gòu)件310電 連接至下母基底110a的每個(gè)下單位基底區(qū)域101的第二連接焊盤115。參照?qǐng)D5B，通過執(zhí)行一個(gè)模制工藝，下母密封構(gòu)件320a形成在上母基 底200a和下母基底110a之間的空間中，上母密封構(gòu)件270a形成在上母基底 200a上。下母密封構(gòu)件320a不僅固定接合構(gòu)件310，而且還保護(hù)下半導(dǎo)體芯 片150和鍵合線160。上母密封構(gòu)件270a保護(hù)上半導(dǎo)體芯片240和250以及 鍵合線260和265。在后續(xù)的切割工藝之后，下母密封構(gòu)件320a將是圖1的 下密封構(gòu)件320,上母密封構(gòu)件270a將是上密封構(gòu)件270。
參照?qǐng)D5C，通過利用刀片350或激光執(zhí)行鋸切工藝，切割下母基底110a、 下母密封構(gòu)件320a、上母基底200a和上母密封構(gòu)件270a來制造圖1的POP 100。
在根據(jù)本發(fā)明實(shí)施例的POP中，在通過焊球?qū)⑸戏庋b堆疊到下封裝上之
后，通過執(zhí)行模制工藝，半導(dǎo)體芯片和焊球被同時(shí)模制。因此，可最小化由 于上封裝或下封裝的翹曲導(dǎo)致的上封裝和下封裝之間的接合部分處的差連接 和裂縫的產(chǎn)生。因此，可提高產(chǎn)品成品率和可靠性。另外，由于通過在形成 焊球之后執(zhí)行模制工藝形成下封裝，焊球的尺寸與下基底的模制厚度無關(guān)， 因此，可減小封裝的總體厚度，使得總體尺寸減小，從而使集成密度能夠增 大。
根據(jù)本發(fā)明的一些實(shí)施例的POP包括下封裝、安裝在下封裝上的上封裝
以及將下封裝和上封裝電連接的多個(gè)接合構(gòu)件。下封裝包括下基底和安裝在 下基底的第一表面上的下半導(dǎo)體芯片。上封裝包括上基底和安裝在上基底的 第一表面上的至少一個(gè)上半導(dǎo)體芯片。多個(gè)接合構(gòu)件布置在下封裝和上封裝 之間。下封裝還包括完全填充在上封裝的上基底和下封裝的下基底之間的空 間中的密封構(gòu)件，從而基本環(huán)繞接合構(gòu)件并保護(hù)下半導(dǎo)體芯片。
接合構(gòu)件可包括焊球，下密封構(gòu)件可包括環(huán)氧模制化合物。下半導(dǎo)體芯 片可包括邏輯芯片，至少一個(gè)上半導(dǎo)體芯片可包括存儲(chǔ)器芯片。
下基底可包括布置在下基底的第一表面上的多個(gè)第一連接焊盤和布置在 下基底的第一表面上的多個(gè)第二連接焊盤。下半導(dǎo)體芯片可通過鍵合線或焊 球電連接到第 一連接焊盤。
上基底可包括多個(gè)第一連接焊盤，布置在上基底的第一表面上；多個(gè) 第二連接焊盤，布置在上基底的第二表面上。至少一個(gè)上半導(dǎo)體芯片通過鍵 合線電連接到上基底的第 一連接焊盤。上基底的第二連接焊盤和下基底的第 二連接焊盤可通過接合構(gòu)件電連接。雖然已經(jīng)參照本發(fā)明的示例性實(shí)施例具體示出并描述了本發(fā)明，但是本 領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明的權(quán)利要求限定的精神和范圍的情 況下，可作出形式和細(xì)節(jié)上的各種改變。
權(quán)利要求
1、一種層疊封裝，包括下封裝，包括下基底和安裝在下基底的第一表面上的下半導(dǎo)體芯片；上封裝，覆蓋在下封裝上，上封裝包括上基底和安裝在上基底的第一表面上的至少一個(gè)上半導(dǎo)體芯片；多個(gè)接合構(gòu)件，設(shè)置在下封裝和上封裝之間，用于將下封裝電連接到上封裝；下密封構(gòu)件，設(shè)置在上封裝的上基底和下封裝的下基底之間，從而基本環(huán)繞接合構(gòu)件并且保護(hù)下半導(dǎo)體芯片。
2、 如權(quán)利要求i所述的層疊封裝，其中，接合構(gòu)件包括焊球。
3、 如權(quán)利要求1所述的層疊封裝，其中，下密封構(gòu)件包括環(huán)氧模制化合物。
4、 如權(quán)利要求1所述的層疊封裝，其中，下基底包括 多個(gè)第一連接焊盤，布置在下基底的第一表面上； 多個(gè)第二連接焊盤，布置在下基底的第一表面上， 其中，下半導(dǎo)體芯片電連接至第一連接焊盤。
5、 如權(quán)利要求4所述的層疊封裝，其中，下半導(dǎo)體芯片通過鍵合線電連 接至第一連接焊盤。
6、 如權(quán)利要求4所述的層疊封裝，其中，下半導(dǎo)體芯片通過焊球電連接 至第一連接焊盤。
7、 如權(quán)利要求4所述的層疊封裝，其中，上基底包括 多個(gè)第一連接焊盤，布置在上基底的第一表面上；多個(gè)第二連接焊盤，布置在上基底的第二表面上，第二表面與第一表面 相對(duì)，其中，半導(dǎo)體芯片中的至少 一個(gè)電連接至上基底的第 一連接焊盤。
8、 如權(quán)利要求7所述的層疊封裝，其中，上半導(dǎo)體芯片中的至少一個(gè)通 過鍵合線連接到上基底的第一連接焊盤。
9、 如權(quán)利要求8所述的層疊封裝，其中，上封裝還包括形成在上基底上 以覆蓋所述至少 一個(gè)上半導(dǎo)體芯片和鍵合線的上密封構(gòu)件。
10、 如權(quán)利要求9所述的層疊封裝，其中，上密封構(gòu)件的材料與下密封 構(gòu)件的材料相同。
11、 如權(quán)利要求7所述的層疊封裝，其中，上基底的第二連接焊盤和下基底的第二連接焊盤通過接合構(gòu)件電連接。
12、 如權(quán)利要求1所述的層疊封裝，其中，下基底包括印刷電路板。
13、 如權(quán)利要求1所述的層疊封裝，其中，上基底包括印刷電路板。
14、 如權(quán)利要求1所述的層疊封裝，其中，下半導(dǎo)體芯片包括邏輯芯片。
15、 如權(quán)利要求1所述的層疊封裝，其中，所述至少一個(gè)上半導(dǎo)體芯片 包括存儲(chǔ)器芯片。
16、 如權(quán)利要求1所述的層疊封裝，其中，下密封構(gòu)件基本完全填充上 封裝的上基底和下封裝的下基底之間的空間。
全文摘要
提供了一種具有提高的接合可靠性的層疊封裝(POP)。POP包括下封裝；上封裝，安裝在下封裝上；多個(gè)接合構(gòu)件，將下封裝電連接至上封裝。下封裝包括下基底和安裝在下基底的第一表面上的下半導(dǎo)體芯片。上封裝包括上基底和安裝在上基底上的至少一個(gè)上半導(dǎo)體芯片。接合構(gòu)件布置在下封裝和上封裝之間。下封裝還包括完全填充在上封裝的上基底和下封裝的下基底之間的下密封構(gòu)件，以包圍接合構(gòu)件和保護(hù)下半導(dǎo)體芯片。
文檔編號(hào)H01L25/065GK101436590SQ200810215310
公開日2009年5月20日 申請(qǐng)日期2008年9月5日 優(yōu)先權(quán)日2007年11月16日
發(fā)明者李東河, 李喆雨, 李太寧 申請(qǐng)人:三星電子株式會(huì)社