專利名稱：自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管及其制備方法
自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管及其制備方法發(fā)明領(lǐng)域本發(fā)明涉及場效應(yīng)晶體管，特別的，涉及基于一維半導(dǎo)體納米材料構(gòu)建的自對(duì)準(zhǔn)場效 應(yīng)晶體管。
背景技術(shù)：
以半導(dǎo)體納米碳管為基礎(chǔ)的納米電子學(xué)具有巨大的應(yīng)用前景，被認(rèn)為是最有可能取代 目前以硅為基礎(chǔ)的微電子集成電路工藝的技術(shù)。通過近十年的研究，人們認(rèn)識(shí)到基于半導(dǎo) 體納米碳管構(gòu)建的許多納米電子器件，特別是場效應(yīng)晶體管，在功耗、速度和集成度等主 要性能指標(biāo)方面顯示出了明顯優(yōu)于硅基MOSFET的特征。另外，由于碳納米管場效應(yīng)晶體 管的極性取決于其源漏電極金屬的性質(zhì)，人們發(fā)現(xiàn)，采用金屬鈀可以與半導(dǎo)體碳管形成對(duì) 空穴的歐姆接觸，形成高性能的空穴型(p型)場效應(yīng)晶體管A. Javey, J. Guo, Q. Wang， M. Lundstrom， H. Dai, Nature, 424, 654(2003)，而采用金屬鈧與半導(dǎo)體碳管形成對(duì)空穴的歐姆 接觸，形成高性能的電子型(n型)場效應(yīng)晶體管Zhang， Z. Y.; Liang, X. L.; Wang, S.; Yao, K.; Hu， Y. F,; Zhu, Y Z.; Chen, Q.; Zhou, W. W.; Li， Y.; Yao, Y. G; Zhang, J.; Peng, L. M. Nano Lett. ， 7, 3603 (2007)，因此基于碳納米管場效應(yīng)晶體管的集成電路的制造工藝及其簡單， 整個(gè)過程無需高溫和慘雜工藝，這樣大大降低了工藝的成本，而工藝成本的急速增加，正 是阻礙當(dāng)前硅基CMOS工藝進(jìn)一步發(fā)展的重要障礙。晶體管的導(dǎo)電溝道長度(柵長)是一個(gè)重要的特征參數(shù)，在當(dāng)前的硅基CMOS工藝中， 正是由于柵長的不斷縮減，使得器件和電路的速度、集成度不斷提高。對(duì)碳納米管場效應(yīng) 晶體管，也存在同樣的問題，即要提高晶體管的速度、減小其面積，就要不斷的縮減其溝 道長度，也就是源漏間距和柵長不斷縮減，這使得柵電極和源漏電極之間的光刻套準(zhǔn)極為 重要，這種套準(zhǔn)要求柵電極正好位于源漏之間，最大限度的覆蓋導(dǎo)電溝道，使柵電極對(duì)導(dǎo) 電通道的控制效率最大，但又不要與源漏電極有交疊，因?yàn)檫@種交疊會(huì)引起較大的寄生電 容，從而導(dǎo)致晶體管工作速度降低，在光刻過程中的套準(zhǔn)很難滿足這種要求，會(huì)大大增加 工藝的難度，降低成品率。因此，采用自對(duì)準(zhǔn)柵結(jié)構(gòu)是非常有必要的。目前硅基CMOS都 是采用的自對(duì)準(zhǔn)柵結(jié)構(gòu)，而自對(duì)準(zhǔn)結(jié)構(gòu)的采用也是硅基CMOS電極能夠發(fā)展到目前規(guī)模的 一個(gè)極為重要的因素。同樣，要不斷縮減碳納米管場效應(yīng)晶體管的尺寸，提高集成度，采 用自對(duì)準(zhǔn)柵結(jié)構(gòu)也是非常有必要的。
美國Stanford大學(xué)的Dai H J教授研究組發(fā)明了一種自對(duì)準(zhǔn)結(jié)構(gòu)的碳納米管場效應(yīng)晶 體管Javey, A.; Guo, J.; Farmer, D. B.; Wang, Q.; Wang, D. W.; Gordon, R. G.; Lundstrom， M.; Dai, H. J.NanoLett., 4, 447 (2004)，他們利用原子層沉積(ALD)生長的氧化鉿層作為柵 介質(zhì)層，采用鋁作為柵電極，通過加熱氧化在鋁柵電極側(cè)面形成氧化鋁的側(cè)墻，從而將柵 電極和源漏電極隔離開。但是該結(jié)構(gòu)存在著明顯的缺點(diǎn)，首先，該結(jié)構(gòu)中源漏電極必須很 薄(典型的小于10納米)，這使得源漏的接觸電阻明顯增大，最重要的是，該結(jié)構(gòu)對(duì)柵電 極材料有所限制，就是必須選擇能夠被氧化生成致密氧化層的金屬，就是某些低功函數(shù)的 金屬。這種限制實(shí)際上制約了我們調(diào)節(jié)晶體管的閾值電壓。場效應(yīng)晶體管的閾值電壓也是 一個(gè)非常重要的參數(shù)，由于碳納米管場效應(yīng)晶體管不摻雜，因此我們無法象硅基CMOS器 件那樣通過改變溝道的摻雜濃度來調(diào)節(jié)器件的閾值電壓，這樣，唯一有效的途徑就是通過 改變柵電極的功函數(shù)來調(diào)節(jié)閾值電壓，就是說我們可以通過選擇不同的金屬柵電極來調(diào)節(jié) 晶體管的閾值電壓。但是，Dai的自對(duì)準(zhǔn)結(jié)構(gòu)使其無法自由選擇不同功函數(shù)的金屬作為柵 電極材料。因此， 一種新型的、更穩(wěn)定、自由度更高、工藝更簡單的自對(duì)準(zhǔn)結(jié)構(gòu)對(duì)納米電 子器件和集成電路的進(jìn)一步發(fā)展有著極為重要的意義。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管及其制備技術(shù)，其中，導(dǎo) 電通道為一維半導(dǎo)體納米材料，柵電極幾乎完全覆蓋源漏電極之間全部導(dǎo)電通道，并與源 漏電極實(shí)現(xiàn)電學(xué)隔離。上述目的是通過如下技術(shù)方案實(shí)現(xiàn)的一種自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其導(dǎo)電通道是一維半導(dǎo)體納米材料；導(dǎo)電通道 兩端分別是源、漏電極；柵介質(zhì)層為原子層沉積(ALD)方式生長的氧化物層，覆蓋在源、 漏電極之間，以及源、漏電極相對(duì)面的側(cè)壁和部分源、漏電極上；而柵電極層是在柵介質(zhì) 層上通過電子束蒸發(fā)或者熱蒸發(fā)或者磁控濺射的方法生長的一層導(dǎo)電薄膜，柵介質(zhì)層和柵 電極層的厚度之和小于源、漏電極的厚度，位于源漏電極之間導(dǎo)電通道上的柵電極通過氧 化物側(cè)墻與源、漏電極實(shí)現(xiàn)電學(xué)隔離。上述一維半導(dǎo)體納米材料最常用的是碳納米管，采用高功函數(shù)金屬(例如鈀)作為與 碳納米管連接的源、漏電極可形成p型場效應(yīng)晶體管，而采用低功函數(shù)金屬(例如鈧)作 為與碳納米管連接的源、漏電極可形成n型場效應(yīng)晶體管。上述源、漏電極的厚度以50 80納米為宜，而柵介質(zhì)層的厚度一般在5 15納米，
柵電極層的厚度在5 15納米。對(duì)柵介質(zhì)層和柵電極層的材料無特殊要求。柵介質(zhì)層可以是氧化鉿、氧化鋁、氧化鋯、 氧化硅等等任何絕緣層。柵電極層可以根據(jù)需要選擇任何可通過蒸發(fā)或者濺射方式生長的 金屬或者其它導(dǎo)電材料，例如金屬Ti，形成金屬單質(zhì)薄膜或其它導(dǎo)電薄膜。本發(fā)明提出的自對(duì)準(zhǔn)柵結(jié)構(gòu)中，源漏電極要求較陡的側(cè)壁和較大的厚度，可以通過剝離或者刻蝕的方法制備得到，柵介質(zhì)層為原子層沉積(ALD)生長的氧化物層，而柵電極 是通過電子束蒸發(fā)或者熱蒸發(fā)或者磁控濺射的方法生長的導(dǎo)電薄膜。圖1為本發(fā)明的自對(duì) 準(zhǔn)柵納米場效應(yīng)晶體管的典型結(jié)構(gòu)圖，其中，1為一維半導(dǎo)體材料，2和3分別是源和漏 電極，在制作柵堆垛層時(shí)，本發(fā)明針對(duì)一維納米材料的幾何特性，利用原子層沉積和蒸發(fā) (或?yàn)R射)兩種薄膜生長方式的差別，制備了這種納米場效應(yīng)晶體管。柵介質(zhì)層4是通過 原子層沉積的方式生長的，因此會(huì)在所有裸露的表面(包括源漏電極的側(cè)壁)上生長一層 厚度均勻的氧化層；而柵電極層通過蒸發(fā)(或?yàn)R射)的方式生長，該生長方式只能在向上 的平面上生長金屬層或其它導(dǎo)電薄膜，因此柵電極在源漏側(cè)墻處自動(dòng)斷開，使得源漏之間 的部分5與源漏電極之上的部分6、 7實(shí)際上是斷開的，這樣大大減小柵和源漏電極的寄 生電容，從而增加了晶體管的開關(guān)速度。本發(fā)明提供的自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管的制備方法包括如下步驟-1. 在一維半導(dǎo)體納米材料上制作源、漏電極；2. 光刻形成柵極形狀，其中，柵要覆蓋住一部分源、漏電極；3. 通過原子層沉積(ALD)方式生長一層氧化物層作為柵介質(zhì)層；4. 通過電子束蒸發(fā)或者熱蒸發(fā)或者測(cè)控濺射的方法生長一層導(dǎo)電薄膜作為柵電極 層，其中柵介質(zhì)層和柵電極層的厚度之和小于源、漏電極的厚度；5. 將樣品進(jìn)行剝離，制備出柵極。上述步驟1制作源漏電極的方法一般是，先在一維半導(dǎo)體納米材料上通過光刻形成源、 漏電極的形狀，然后分別蒸鍍一層厚的金屬層作為源、漏電極層，再通過剝離或刻蝕的方 法去除不需要的金屬部分，得到源、漏電極。源、漏電極的厚度優(yōu)選為50 80納米，它 們相對(duì)一面的側(cè)壁要求較為陡峭，最好是垂直于一維半導(dǎo)體納米材料。而所述一維半導(dǎo)體 納米材料通常選用碳納米管。上述步驟3中所述氧化物層厚度優(yōu)選為5 15納米，可以是氧化鉿、氧化鋁、氧化鋯、 氧化硅等等可通過ADL生長的任何絕緣層。上述步驟4中的導(dǎo)電薄膜厚度優(yōu)選為5 15納米，所有材料可以是可通過蒸發(fā)或者濺
射方式生長成薄膜的的金屬或者其它導(dǎo)電材料。本發(fā)明的核心在于提出一種基于一維納米材料場效應(yīng)晶體管的自對(duì)準(zhǔn)柵結(jié)構(gòu)，這種自 對(duì)準(zhǔn)結(jié)構(gòu)的制作工藝簡單、穩(wěn)定，自由度高，其要點(diǎn)在于1. 源、漏電極厚度要大于柵介質(zhì)層和柵電極層厚度之和，而且它們相對(duì)一面的側(cè)壁要 非常陡峭，以保證柵電極能夠在側(cè)壁處斷開；2. 柵堆垛層的范圍要大于源漏電極之間的區(qū)域，柵極要與源、漏電極都有足夠的交疊， 從而保證能夠容忍一定的光刻套準(zhǔn)偏差；3. 柵介質(zhì)層為原子層沉積(ALD)生長的氧化物層，而柵電極是通過電子束蒸發(fā)或者 熱蒸發(fā)或者磁控濺射的方法生長的導(dǎo)電薄膜。在本發(fā)明的器件結(jié)構(gòu)中，如果源漏電極之間的間距(即圖1中源電極2與漏電極3 之間長度)為L，柵介質(zhì)層4的厚度為d，那么有效柵長Lg-L-2d,由于d為原子層沉積方 式生長的薄膜厚度，可以很小，典型可小于10納米，因此，Lg很接近L，這就意味著源漏 之間的導(dǎo)電通道基本被柵電極覆蓋，大大提高了柵對(duì)導(dǎo)電通道的控制能力，即器件的跨導(dǎo)。 另外，本發(fā)明中的器件結(jié)構(gòu)只是對(duì)柵介質(zhì)層和柵電極層的生長方式有所要求，對(duì)其材料并 無限制，因此，柵電極可以選擇任何金屬或者其它導(dǎo)電薄膜，從而可以自由調(diào)節(jié)器件的閾 值電壓，滿足電路設(shè)計(jì)的需要。


圖1是基于單根碳納米管的自對(duì)準(zhǔn)柵場效應(yīng)晶體管的結(jié)構(gòu)示意圖。 圖2a是實(shí)施例l制備的n型自對(duì)準(zhǔn)柵納米場效應(yīng)晶體管的轉(zhuǎn)移特性(Ids-Vgs)曲線， 圖2b是實(shí)施例1制備的n型自對(duì)準(zhǔn)柵納米場效應(yīng)晶體管的輸出特性(Ids-Vds)曲線， 其中，Vgs自上而下從2V到一1V，每條曲線減少0.2V。
具體實(shí)施方式
下面結(jié)合附圖，通過實(shí)施例進(jìn)一步詳細(xì)說明本發(fā)明，但不以任何方式限制本發(fā)明。 實(shí)施例1:如圖1所示的以金屬鈧為源漏電極，Hf02為柵介質(zhì)、金屬Ti為柵電極的n型自對(duì)準(zhǔn) 碳納米管場效應(yīng)晶體管。分布絕緣基底8上的碳納米管1上的兩個(gè)Sc電極分別為源電極2 和漏電極3，柵介質(zhì)層為ALD生長的氧化鉿薄膜4，柵電極層為蒸發(fā)或者濺射生長的金屬
薄膜，源漏之間的部分5與源漏電極之上的部分6、 7是斷開的。具體制備步驟如下1. 在半導(dǎo)體碳納米管上通過光刻形成源、漏電極的形狀，分別蒸鍍一層80納米厚的 Sc金屬層作為源漏電極層，然后將樣品放進(jìn)丙酮中剝離，去除不需要的金屬層即 得到源漏金屬電極；2. 光刻形成柵極形狀，其中，柵要覆蓋住一部分源漏電極；3. 通過原子層沉積(ALD)方式生長一層10納米左右的HKD2作為柵介質(zhì)層；4. 通過電子束蒸發(fā)或者熱蒸發(fā)或者測(cè)控濺射的方法蒸鍍一層8納米厚的金屬Ti作為 柵電極；5. 將樣品放進(jìn)丙酮中剝離，制備出柵極。所制備出來的n型納米場效應(yīng)晶體管通過實(shí)驗(yàn)測(cè)量得到的轉(zhuǎn)移特性曲線和輸出特性曲 線，分別如圖2a和2b所示。本發(fā)明的原理和實(shí)施例都是通過碳納米管為導(dǎo)電通道的器件結(jié)構(gòu)來闡述的，但是本 發(fā)明方法并不僅限于碳納米管器件，可以用于制備基于其它半導(dǎo)體納米線、管、條帶的場 效應(yīng)晶體管，基本的工作原理對(duì)于其他基于一維半導(dǎo)體納米材料的場效應(yīng)晶體管同樣適 用。任何基于本發(fā)明的自對(duì)準(zhǔn)柵結(jié)構(gòu)精髓對(duì)各部分材料、厚度等參數(shù)或者制備方式加以修 改的場效應(yīng)晶體管都屬于本發(fā)明的范疇。
權(quán)利要求
1. 一種自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其導(dǎo)電通道是一維半導(dǎo)體納米材料；導(dǎo)電通道兩端分別是源、漏電極；柵介質(zhì)層為原子層沉積方式生長的氧化物層，覆蓋在源、漏電極之間，以及源、漏電極相對(duì)面的側(cè)壁和部分源、漏電極上；而柵電極層是在柵介質(zhì)層上通過電子束蒸發(fā)或者熱蒸發(fā)或者磁控濺射的方法生長的一層導(dǎo)電薄膜，柵介質(zhì)層和柵電極層的厚度之和小于源、漏電極的厚度，位于源漏電極之間導(dǎo)電通道上的柵電極通過氧化物側(cè)墻與源、漏電極實(shí)現(xiàn)電學(xué)隔離。
2. 如權(quán)利要求1所述的自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其特征在于所述一維半導(dǎo)體 納米材料是碳納米管。
3. 如權(quán)利要求1所述的自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其特征在于所述源、漏電極 的厚度是50 80納米，柵介質(zhì)層的厚度是5 15納米，柵電極層的厚度是5 15納米。
4. 如權(quán)利要求1所述的自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其特征在于所述柵介質(zhì)層是氧化鉿、氧化鋁、氧化鋯或氧化硅。
5. 如權(quán)利要求1所述的自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管，其特征在于所述柵電極層是金屬單質(zhì)薄膜。
6. —種自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管的制備方法，包括如下步驟1) 在一維半導(dǎo)體納米材料上制作源、漏電極；2) 光刻形成柵極形狀，其中，柵要覆蓋住一部分源、漏電極；3) 通過原子層沉積方式生長一層氧化物層作為柵介質(zhì)層；4) 通過電子束蒸發(fā)或者熱蒸發(fā)或者測(cè)控濺射的方法生長一層導(dǎo)電薄膜作為柵電極層， 其中柵介質(zhì)層和柵電極層的厚度之和小于源、漏電極的厚度；5) 將樣品進(jìn)行剝離，制備出柵極。
7. 如權(quán)利要求6所述的方法，其特征在于所述步驟l)具體是，先在一維半導(dǎo)體納米材 料上通過光刻形成源、漏電極的形狀，然后分別蒸鍍一層厚的金屬層作為源、漏電極 層，再通過剝離或刻蝕的方法去除不需要的金屬部分，得到源、漏電極。
8. 如權(quán)利要求6或7所述的方法，其特征在于步驟l)中所述的一維半導(dǎo)體納米材料是碳納米管。
9. 如權(quán)利要求6或7所述的方法，其特征在于所述步驟1)源、漏電極的厚度控制在 50 80納米；步驟3)柵介質(zhì)層的厚度控制在5 15納米；步驟4)柵電極層的厚度控 制在5 15納米。
10. 如權(quán)利要求6或7所述的方法，其特征在于步驟3)中所述氧化物是氧化鉿、氧化 鋁、氧化鋯或氧化硅；步驟4)中所述導(dǎo)電薄膜是金屬單質(zhì)薄膜。
全文摘要
本發(fā)明公開了一種自對(duì)準(zhǔn)柵結(jié)構(gòu)納米場效應(yīng)晶體管及其制備方法，以一維半導(dǎo)體納米材料作為導(dǎo)電通道，其兩端分別是源、漏電極；用原子層沉積方式生長柵介質(zhì)層，覆蓋在源、漏電極之間，以及源、漏電極相對(duì)面的側(cè)壁和部分源、漏電極上；在柵介質(zhì)層上再通過蒸發(fā)或?yàn)R射方法生長柵電極層，柵介質(zhì)層和柵電極層的厚度之和小于源、漏電極的厚度，源漏電極之間導(dǎo)電通道上的柵電極通過柵介質(zhì)側(cè)墻與源、漏電極實(shí)現(xiàn)電學(xué)隔離。本發(fā)明的自對(duì)準(zhǔn)結(jié)構(gòu)制作工藝簡單、穩(wěn)定，自由度高，源漏之間的導(dǎo)電通道基本被柵電極覆蓋，大大提高了柵對(duì)導(dǎo)電通道的控制能力，而且，對(duì)于柵介質(zhì)層和柵電極層的材料無限制，從而可以自由調(diào)節(jié)器件的閾值電壓，滿足規(guī)模集成電路設(shè)計(jì)的需要。
文檔編號(hào)H01L29/78GK101388412SQ20081022390
公開日2009年3月18日 申請(qǐng)日期2008年10月9日 優(yōu)先權(quán)日2008年10月9日
發(fā)明者張志勇, 彭練矛, 梁學(xué)磊, 勝 王, 清 陳 申請(qǐng)人:北京大學(xué)