專利名稱：一種單電子器件的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米器件制作技術(shù)領(lǐng)域，具體涉及一種單電子器件的制備方法。
背景技術(shù)：
半個多世紀以來，以CMOS為主流技術(shù)的半導體集成電路一直在遵循"摩 爾定律"迅速發(fā)展，其特征尺寸已進入到納米級，但同時也面臨著越來越嚴重 的挑戰(zhàn)，因此基于新材料、新原理的納米電子器件如各種量子點器件、納米線、 納米管器件、單電子器件等成為研究的熱點。在這些納米電子器件的制作中， 制作尺寸小、分布均勻、具有納米量級的量子點的制作是一個關(guān)鍵。
傳統(tǒng)的制備單電子器件的方法主要為直接刻蝕法，即直接在SOI頂層硅上 通過干法或濕法腐蝕，制作出電極圖形和量子點，但是此方法的缺點是十分依 賴電子束光刻，不但需要電子束光刻出距離很近的電極圖形，還需要制作出量 子點，而這就更增加了電子束光刻的難度。
發(fā)明內(nèi)容
為了解決現(xiàn)有單電子器件制備技術(shù)中過于依賴電子束光刻，增加了電子束 光刻難度的缺點，本發(fā)明的目的在于提供一種單電子器件的制備方法，其制備 過程筒單，能與傳統(tǒng)微電子工藝兼容。
為了達到上述目的，本發(fā)明采用的技術(shù)方案為 一種單電子器件的制備方 法，其制備步驟如下
(1 )清洗SOI襯底；
(2)在SOI襯底上通過電子束曝光制作源、漏、柵電極的膠圖形；(3) 通過干法刻蝕或濕法刻蝕將膠圖形轉(zhuǎn)移到SOI頂層硅上；
(4) 通過電子束蒸發(fā)設(shè)備蒸鍍一薄層硅；
(5) 通過快速熱退火方法制備硅量子點。
上述步驟(1 )中的SOI襯底中頂層硅厚度為50土lnm，埋層氧化層厚度為 375土10nm，頂層硅電阻率O.01Qcm。
上述步驟(2)中所用電子束光刻膠為負膠HSQ或正膠Zep520。
上述步驟(3 )中干法刻蝕為用SF2和CHF3的混合氣體進行等離子體刻蝕； 濕法刻蝕所用腐蝕液為HN03 、 NH4F、 H20的混合物。
上述步驟(3)中刻蝕深度為50-60nm，刻蝕深度通過刻蝕時間來控制。
上述步驟(4)中薄層硅的厚度為10土lnm。
上述步驟(5)中硅量子點顆粒的大小為10~20nm。
與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案產(chǎn)生的有益效果如下
本發(fā)明采用電子束光刻技術(shù)制作電極圖形，采用快速熱退火技術(shù)制作量子 點，具有工藝步驟少、簡單、能與傳統(tǒng)的微電子工藝兼容的優(yōu)點。通過本發(fā)明 中快速熱退火法制作的量子點具有尺寸均勻的優(yōu)點，從而使得所制作的單電子 器件具有很大的一致性，且具有操作電壓低，功耗小等特點。
圖1~圖5為本發(fā)明的工藝流程圖6為本發(fā)明制備的單電子器件的示意圖7為本發(fā)明中量子點的掃描電鏡照片。
附圖標記
l-SOI襯底，2-頂層硅，3-埋層氧化層，4-膠圖形，5-薄層硅，6-量子點。
具體實施方式
下面結(jié)合附圖和具體實施例對本發(fā)明的技術(shù)方案進行詳細說明。
本發(fā)明為一種單電子器件的制備方法，具體的工藝步驟如下
(1) 采用p型、<100>晶向的2寸SOI做村底，該襯底頂層硅2厚50nm, 埋層氧化層3厚375nm,體硅層厚5000nm。頂層硅2電阻率O.01Qcm;將SOI 襯底1先后分別用丙酮、酒精、去離子水超聲5分鐘，此時SOI襯底1的結(jié)構(gòu) 如圖1所示；
(2) 在SOI襯底1上旋涂Zep520光刻膠，經(jīng)電子束光刻曝光后，顯影、 定影，并用高純氮氣吹干，得到源、漏、柵電極的膠圖形4，電極圖形在SOl 襯底1的上形狀如圖2所示；
(3 )用濕法刻蝕將膠圖形4轉(zhuǎn)移到頂層硅2上，濕法腐蝕液采用HN03、 HbO和NH4F的混合腐蝕液，刻蝕深度為50nm-60nm,刻蝕深度通過刻蝕時間 來控制，腐蝕完畢后用丁酮去除Zep520光刻膠，膠圖形4轉(zhuǎn)移到頂層硅2上 面后的結(jié)構(gòu)如圖3所示；
(4) 用電子束蒸發(fā)技術(shù)在腐蝕完以后的襯底上蒸發(fā)一薄層硅5，厚度為 10nm,此時器件的結(jié)構(gòu)如圖4所示，；
(5) 用快速熱退火技術(shù)將表面的薄層硅5制作成致密、均勻的硅量子點6， 制備完成后的單電子器件結(jié)構(gòu)如圖5所示，經(jīng)表征，量子點直徑約為15nm。
如圖6所示，圖6為制備完成后的單電子器件俯視結(jié)構(gòu)示意圖。從圖6可 以看出，本發(fā)明準備的單電子器件，其所用的庫侖島為單獨通過快速熱退火制 備的量子點，其直徑約為15nm。其制備方法簡便，是一個新的方法；其量子 點的直徑為現(xiàn)有文獻報導的硅量子點的最小直徑。
如圖7所示，圖7為掃描電子顯微鏡所觀察到的量子點的圖形。通過此掃 描電鏡圖形我們可以看出，量子點顆粒均勻，排列致密，完全可以滿足制備單電子器件的要求
以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進 一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不 用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、 改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、一種單電子器件的制備方法，其特征在于，該方法包括如下步驟(1)清洗SOI襯底；(2)在SOI襯底上通過電子束曝光制作源、漏、柵電極的膠圖形；(3)通過干法刻蝕或濕法刻蝕將膠圖形轉(zhuǎn)移到SOI襯底的頂層硅上；(4)通過電子束蒸發(fā)設(shè)備蒸鍍一薄層硅；(5)通過快速熱退火方法制備硅量子點。
2、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(1 )中的SOI襯底中頂層硅厚度為50士lnm，埋層氧化層厚度為375士10nm， 頂層硅電阻率O.01Qcm。
3、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(2)中所用電子束光刻膠為負膠HSQ或正膠Zep520。
4、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(3)中干法刻蝕為用SF2和CHF3的混合氣體進行等離子體刻蝕；濕法刻蝕 所用腐蝕液為HN03 、 NH4F 、 H20的混合物。
5、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(3)中刻蝕深度為50-60nm?？涛g深度通過刻蝕時間來控制。
6、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(4)中薄層硅的厚度為10士lnm。
7、 根據(jù)權(quán)利要求1所述的單電子器件的制備方法，其特征在于所述步 驟(5)中硅量子點顆粒的大小為10~20nm。
全文摘要
本發(fā)明涉及納米器件制作技術(shù)領(lǐng)域的一種單電子器件的制備方法。為了解決現(xiàn)有單電子器件制備技術(shù)中過于依賴電子束光刻，增加了電子束光刻難度的缺點，本發(fā)明的目的在于提供一種單電子器件的制備方法，采用電子束光刻技術(shù)制作電極圖形，通過電子束蒸發(fā)手段制備薄層硅，然后通過快速退火技術(shù)將表面的薄層硅制作成硅量子點。本發(fā)明工藝步驟簡單，能與傳統(tǒng)的微電子工藝兼容。使用本發(fā)明方法制備的單電子器件具有很大的一致性，且操作電壓低、功耗小。
文檔編號H01L21/335GK101436543SQ20081023988
公開日2009年5月20日 申請日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者朱晨昕, 李昊峰, 李維龍, 銳 賈, 晨 陳 申請人:中國科學院微電子研究所