專利名稱：Tft-lcd陣列基板及其制造方法
技術領域：
本發(fā)明涉及液晶顯示器技術，尤其涉及一種薄膜晶體管液晶顯示器(ThinFilm Transistor Liquid Crystal Display,簡稱TFT-LCD)陣列基板及其制造方法。
背景技術：
TFT-LCD由陣列基板和彩膜基板對盒形成，具有體積小、功耗低、無輻射等特點，在 當前平板顯示器市場占據(jù)了主導地位。 如圖1所示為現(xiàn)有技術中TFT-LCD陣列基板平面示意圖，現(xiàn)有技術TFT-LCD陣列 基板結構包括柵線2b、公共電極線2c和數(shù)據(jù)線5c，柵線2b和數(shù)據(jù)線5c限定了像素區(qū)域， 并在交叉處形成TFT， TFT包括與柵線2b連接的柵電極2a、作為開關導電介質的有源層4和 形成TFT溝道的漏電極5b和源電極5a，源電極5a與數(shù)據(jù)線5c連接，漏電極5b與像素電極 7通過過孔6a連接，公共電極線2c與柵線2b平行，并位于相鄰二個柵線2b之間。
在現(xiàn)有技術中，陣列基板上的數(shù)據(jù)線通常設置在像素電極的一側，如果在形成陣 列基板的過程中，數(shù)據(jù)線發(fā)生偏移，將導致像素電極和數(shù)據(jù)線之間寄生電容發(fā)生變化，造成 單個像素電極上寄生電容增大或減小，從而導致整個畫面顯示不均勻。
發(fā)明內容
本發(fā)明的目的在于針對現(xiàn)有技術中存在的問題，提供一種TFT-LCD陣列基板及其 制造方法，能夠克服現(xiàn)有技術中由于數(shù)據(jù)線發(fā)生偏移導致的單個像素電極上的寄生電容發(fā) 生增大或減小的缺陷。 為了實現(xiàn)上述目的，本發(fā)明提供了一種TFT-LCD陣列基板，包括柵線、和數(shù)據(jù)線， 所述柵線和數(shù)據(jù)線限定的像素區(qū)域內形成有像素電極和薄膜晶體管，所述數(shù)據(jù)線包括主干 部分和分支部分，所述像素電極四周被所述數(shù)據(jù)線的主干部分和分支部分圍成的圖形所圍 繞。 為了實現(xiàn)上述目的，本發(fā)明還提供了一種TFT-LCD陣列基板制造方法，其特征在 于，包括 步驟1、在基板上形成包括柵線、柵電極、有源層、數(shù)據(jù)線、源電極、漏電極和TFT溝 道的圖形，所述數(shù)據(jù)線包括主干部分和分支部分； 步驟2、在完成步驟1的基板上沉積一層鈍化層薄膜，形成鈍化層過孔； 步驟3、在完成步驟2的基板上沉積一層透明導電薄膜，通過構圖工藝形成像素電
極的圖形，所述像素電極的圖形被所述數(shù)據(jù)線的主干部分和分支部分圍成的圖形所圍繞。 本發(fā)明提供的TFT-LCD陣列基板及其制造方法，數(shù)據(jù)線包括主干部分和分支部
分，主干部分和分支部分圍成的圖形將像素電極的圖形圍繞，這樣，即使數(shù)據(jù)線向一個方向
發(fā)生了偏移，也會由于數(shù)據(jù)線整體的對稱分布，不會造成單個像素電極上的寄生電容的變
化，從而可以克服現(xiàn)有技術中由于數(shù)據(jù)線發(fā)生偏移導致的單個像素電極上的寄生電容發(fā)生
增大或減小的缺陷。
下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。
圖1所示為現(xiàn)有技術中TFT-LCD陣列基板平面示意圖； 圖2所示為本發(fā)明TFT-LCD陣列基板制造方法第一實施例的流程圖； 圖3a所示為本發(fā)明TFT-LCD陣列基板制造方法第一實施例中第一次構
后陣列基板的平面示意圖； 圖3b所示為圖3a中A-A向截面圖； 圖3c所示為圖3a中B-B向截面圖； 圖4a所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中調或灰色調掩模板曝光顯影之后的TFT的截面圖； 圖4b所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中
調或灰色調掩模板曝光顯影之后的公共電極線部分的截面圖； 圖4c所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中
蝕之后的TFT的截面圖； 圖4d所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中蝕之后的公共電極線部分的截面圖； 圖4e所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中化之后的TFT截面圖； 圖4f所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中化之后的公共電極線部分的截面圖； 圖4g所示本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝之后
圖4h所示為圖4g中C-C向截面圖；圖4i所示為圖4g中D-D向截面圖；圖5a所示為本發(fā)明TFT-LCD陣列基板第-
圖5b所示為圖5a中E-E向截面圖；圖5c所示為圖5a中F-F向截面圖；圖6a所示為本發(fā)明TFT-LCD陣列基板第-
圖工藝之
通過半色通過半色第一次刻第一次刻光刻膠灰光刻膠灰的平面示
示意圖
示意圖
-實施例中第三次構圖工藝之后的平面
-實施例中第四次構圖工藝之后的平面
圖6b所示為圖6a中G-G向截面圖；圖6c所示為圖6a中H-H向截面圖7所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例的流程圖；圖8a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第二次構圖工藝之后陣列基板的平面示意 圖8b所示為圖8a中I-I向截面 圖8c所示為圖8a中J-J向截面圖； 圖9a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第三次構圖工藝之
4后陣列基板的平面示意圖； 圖9b所示為圖9a中K-K向截面圖； 圖9c所示為圖9a中L-L向截面圖； 圖10a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第四次構圖工藝之 后陣列基板的平面示意圖； 圖10b所示為圖10a中M-M向截面圖；
圖10c所示為圖10a中N-N向截面圖； 圖lla所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第五次構圖工藝之 后陣列基板的平面示意圖； 圖lib所示為圖11a中0-0向截面圖； 圖12所示為本發(fā)明TFT-LCD陣列基板制造方法流程圖。
具體實施例方式
如圖12所示為本發(fā)明TFT-LCD陣列基板制造方法流程圖，包括 步驟1、在基板上形成包括柵線、柵電極、有源層、數(shù)據(jù)線、源電極、漏電極和TFT溝
道的圖形；所述數(shù)據(jù)線包括主干部分和分支部分； 步驟2、在完成步驟1的基板上沉積一層鈍化層薄膜，形成鈍化層過孔；
步驟3、在完成步驟2的基板上沉積一層透明導電薄膜，通過構圖工藝形成像素電 極的圖形，所述像素電極的圖形被所述數(shù)據(jù)線的主干部分和分支部分形成的圖形圍繞。
在形成TFT-LCD陣列基板的過程中，通常還包括公共電極線的形成步驟，公共電 極線與像素電極之間形成存儲電容。本發(fā)明各實施例中，以一種公共電極線的圖形和制造 工藝為例，來說明TFT-LCD陣列基板的形成過程。由于公共電極線的圖形以及制造工藝多 樣，比如可以和柵線同層設置，還可以和數(shù)據(jù)線同層設置?；诂F(xiàn)有技術，本領域技術人員 可以想到多種其他方式來形成公共電極線。此處不再贅述。 下面以四次構圖工藝為例說明本發(fā)明TFT-LCD陣列基板的制造方法。本發(fā)明中所 稱的構圖工藝包括光刻膠涂敷、掩模、曝光、刻蝕、剝離等工藝。 如圖2所示為本發(fā)明TFT-LCD陣列基板制造方法第一實施例的流程圖，具體包 括 步驟11、在基板上沉積一層柵金屬層薄膜，采用普通掩模板通過構圖工藝形成包 括柵線、柵電極和公共電極線的圖形； 步驟12、在完成步驟11的基板上依次沉積柵絕緣層薄膜、半導體層薄膜、摻雜半 導體層薄膜和源漏金屬層薄膜，采用半色調或灰色調掩模板通過構圖工藝形成包括有源層
(包括半導體層和摻雜半導體層)、數(shù)據(jù)線、源電極、漏電極和TFT溝道區(qū)域的圖形；數(shù)據(jù)線 包括主干部分和分支部分； 步驟13、在完成步驟12的基板上沉積一層鈍化層薄膜，采用普通掩模板通過構圖 工藝形成鈍化層過孔； 步驟14、在完成步驟13的基板上沉積一層透明導電層薄膜，采用普通掩模板通過 構圖工藝形成像素電極的圖形，像素電極的圖形被數(shù)據(jù)線的主干部分和分支部分所圍成的 圖形所圍繞。
如圖3a所示為本發(fā)明TFT-LCD陣列基板制造方法第一實施例中第一次構圖工藝之后陣列基板的平面示意圖，如圖3b所示為圖3a中A-A向截面圖，如圖3c所示為圖3a中B-B向截面圖。在步驟11中，采用磁控濺射或熱蒸發(fā)的方法，在基板(如玻璃基板或石英基板)上沉積一層柵金屬層薄膜。柵金屬層薄膜的材料可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金屬及其合金。采用普通掩模板通過構圖工藝對柵金屬層薄膜進行構圖，在基板21上一定區(qū)域形成包括柵線22b、柵電極22a和公共電極線22c的圖形。 此處，公共電極線22c與后續(xù)構圖工藝中形成的像素電極之間形成存儲電容。本實施例中公共電極線22c是分立的，各個公共電極線22c在實際工作時不施加電壓，也就是說各條公共電極線22c上的電壓為零。通常，也可以將陣列基板上的各條公共電極線均連同，然后各條公共電極線上施加相同的電壓(通常不是零)。 如圖4a所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中通過半色調或灰色調掩模板曝光顯影之后的TFT的截面圖，圖4b所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中通過半色調或灰色調掩模板曝光顯影之后的公共電極線部分的截面圖。在步驟12中，在完成步驟11的基板上，采用等離子體增強化學氣相沉積(簡稱PECVD)方法一次沉積柵絕緣層薄膜23、半導體層薄膜24a和摻雜半導體層薄膜24b，然后采用磁控濺射或熱蒸發(fā)的方法沉積源漏金屬層薄膜25，之后涂敷一層光刻膠20，采用半色調或灰色調掩模板曝光，使光刻膠形成完全曝光區(qū)域(光刻膠完全去除區(qū)域)、部分曝光區(qū)域(光刻膠部分去除區(qū)域)和未曝光區(qū)域(光刻膠完全保留區(qū)域)。圖4a和圖4b中，區(qū)域NP為未曝光區(qū)域，對應于數(shù)據(jù)線、源電極和漏電極圖形所在區(qū)域；區(qū)域HP為部分曝光區(qū)域，對應于TFT溝道圖形所在的區(qū)域；區(qū)域WP為完全曝光區(qū)域，對應于部分曝光區(qū)域和完全曝光區(qū)域之外的區(qū)域。 對圖4a和4b所示的基板進行第一次刻蝕，刻蝕掉完全曝光區(qū)域的源漏金屬層薄膜、摻雜半導體層薄膜和半導體層薄膜，如圖4c所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中第一次刻蝕之后的TFT的截面圖，圖4d所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中第一次刻蝕之后的公共電極線部分的截面圖。
接著對圖4c所示的基板上的光刻膠進行灰化，光刻膠20部分曝光區(qū)域的光刻膠被去除掉。如圖4e所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中光刻膠灰化之后的TFT截面圖。圖4f所示為本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝中光刻膠灰化之后的公共電極線部分的截面圖。 對圖4e所示的基板進行第二次刻蝕，完全刻蝕掉光刻膠部分曝光區(qū)域的源漏金屬層薄膜和摻雜半導體層薄膜，部分刻蝕掉光刻膠部分曝光區(qū)域的半導體層薄膜，形成TFT溝道、源電極25a、漏電極25b、數(shù)據(jù)線和有源層的圖形24，其中數(shù)據(jù)線包括主干部分25cl和分支部分25c2，形成四邊形圖形。然后剝離剩余的光刻膠，如圖4g所示本發(fā)明TFT-LCD陣列基板第一實施例中第二次構圖工藝之后的平面示意圖，如圖4h所示為圖4g中C-C向截面圖，如圖4i所示為圖4g中D-D向截面圖。 如圖5a所示本發(fā)明TFT-LCD陣列基板第一實施例中第三次構圖工藝之后的平面示意圖，如圖5b所示為圖5a中E-E向截面圖，圖5c所示為圖5a中F-F向截面圖。步驟103中，在完成步驟102的基板上，采用PECVD方法沉積一層鈍化層薄膜26，鈍化層薄膜26的材料可以采用氮化硅、氧化硅或氮氧化硅等材料。采用普通掩模板，通過構圖工藝對鈍化
6層薄膜進行構圖，形成鈍化層過孔26a的圖形。 如圖6a所示為本發(fā)明TFT-LCD陣列基板第一實施例中第四次構圖工藝之后的平 面示意圖，圖6b所示為圖6a中G-G向截面圖。在步驟104中，在完成步驟103的基板上， 采用磁控濺射或熱蒸發(fā)的方法，沉積一層透明導電層薄膜，透明導電薄膜可以采用氧化銦 錫(IT0)、氧化銦鋅(IZO)或氧化鋁鋅等材料，采用普通掩模板通過構圖工藝對透明導電薄 膜進行構圖，在像素區(qū)域形成像素電極27a的圖形，該像素電極的圖形被數(shù)據(jù)線的主干部 分25cl和分支部分25c2所圍成的圖形所圍繞。 圖6c所示為圖6a中H_H向截面圖，圖6c中的截面圖顯示出了漏電極與像素電極 通過過孔進行連接的具體結構。 如圖7所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例的流程圖，包括
步驟21、在基板上沉積一層柵金屬層薄膜，采用普通掩模板通過構圖工藝形成包 括柵線、柵電極和公共電極線的圖形； 步驟22、在完成步驟21的基板上依次沉積柵絕緣層薄膜、半導體層薄膜和摻雜半 導體層薄膜，采用普通掩模板通過構圖工藝形成包括有源層的圖形； 步驟23、在完成步驟22的基板上沉積源漏金屬層薄膜，采用普通掩模板通過構 圖工藝形成包括數(shù)據(jù)線、源電極、漏電極和TFT溝道的圖形；數(shù)據(jù)線包括主干部分和分支部 分； 步驟24、在完成步驟23的基板上沉積一層鈍化層包哦，采用普通掩模板通過構圖 工藝形成鈍化層過孔的圖形； 步驟25、在完成步驟24的基板上沉積一層透明導電層薄膜，采用普通掩模板通過 構圖工藝在像素區(qū)域內形成像素電極的圖形，像素電極的圖形被數(shù)據(jù)線的主干部分和分支 部分所圍成的圖形所圍繞。 本發(fā)明第二實施例提供的制造方法是通過五次構圖工藝形成TFT-LCD陣列基板 的方法，下面詳細說明第二實施例的過程。 步驟21中形成柵電極、柵線和公共電極線的過程與步驟11相同，不再贅述。
如圖8a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第二次構圖工藝 之后陣列基板的平面示意圖，圖8b所示為圖8a中I-I向截面圖，圖8c所示為圖8a中J-J 向截面圖。在步驟22中，在完成步驟21的基板上，采用PECVD方法，依次沉積柵絕緣層薄膜 23、半導體層薄膜24a和摻雜半導體層薄膜24b，其中柵絕緣層薄膜的材料可以采用氮化硅 或二氧化硅等材料。采用普通掩模板通過構圖工藝對半導體層和摻雜半導體層進行構圖， 形成有源層(包括半導體層和摻雜半導體層)的圖形24。 如圖9a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第三次構圖工藝 之后陣列基板的平面示意圖，圖9b所示為圖9a中K-K向截面圖，圖9b所示為圖9a中L-L 向截面圖。在步驟23中，在完成步驟22的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積一 層源漏金屬層薄膜，采用普通掩模板通過構圖工藝對源漏金屬層薄膜進行構圖，形成包括 源電極25a、漏電極25b、數(shù)據(jù)線和TFT溝道的圖形，其中源電極25a的一端位于有源層上， 另一端與數(shù)據(jù)線連接，漏電極25b的一端位于有源層上，源電極25a和漏電極25b之間的摻 雜半導體層被完全刻蝕掉，并刻蝕掉部分半導體層，暴露出半導體層，形成TFT溝道。數(shù)據(jù) 線包括主干部分25cl和分支部分25c2。第二實施例中第三次構圖工藝之后陣列基板的平面圖與第一實施例中第二次構圖工藝之后的陣列基板的平面圖4g相同。第二實施例中第三次構圖工藝之后，公共電極線部分的半導體層薄膜和摻雜半導體層薄膜都被刻蝕掉了，所以圖9c所示的公共電極線部分的截面圖中，數(shù)據(jù)線主干部分25cl和分支部分25c2下面沒有半導體層薄膜和摻雜半導體層薄膜。 如圖10a所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第四次構圖工藝
之后陣列基板的平面示意圖，圖10b所示為圖lOa中M-M向截面圖，圖10c所示為圖10a中
N-N向截面圖。在步驟24中，在完成步驟23的基板上，采用PECVD方法沉積一層鈍化層薄
膜26，采用普通掩模板對鈍化層進行構圖，形成鈍化層過孔26a的圖形。 如圖lla所示為本發(fā)明TFT-LCD陣列基板制造方法第二實施例中第五次構圖工藝
之后陣列基板的平面示意圖，圖llb所示為圖11a中0-0向截面圖。在步驟25中，在完成
步驟24的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積一層透明導電層薄膜，采用普通掩
模板通過構圖工藝對透明導電薄膜進行構圖，像素區(qū)域形成包括像素電極27a的圖形，像
素電極27a的圖形被數(shù)據(jù)線主干部分25cl和分支部分25c2圍成的圖形所圍繞。本發(fā)明中
提供的TFT-LCD陣列基板第一實施例的平面示意圖可以如圖11a或6a所示，TFT部分的截
面圖可以如圖10b或5b所示，公共電極線部分的截面圖可以如圖11b或6b所示，本發(fā)明提
供的TFT-LCD陣列基板可以包括柵電極、柵線數(shù)據(jù)線、源電極、漏電極以及TFT溝道，數(shù)據(jù)
線和柵線限定一個像素區(qū)域，像素區(qū)域中形成像素電極，數(shù)據(jù)線包括主干部分和分支部分，
像素電極被數(shù)據(jù)線的主干部分和分支部分圍成的圖形所圍繞。由于本發(fā)明的各實施例中數(shù)
據(jù)線主干部分和分支部分圍繞像素電極四周設置，數(shù)據(jù)線分支部分中與薄膜晶體管中的柵
電極交疊的部分為薄膜晶體管中的源電極。本發(fā)明提供的TFT-LCD陣列基板與現(xiàn)有技術的
區(qū)別在于數(shù)據(jù)線的圖形與現(xiàn)有技術不同，現(xiàn)有技術中數(shù)據(jù)線通常設置在像素電極的一側，
如果在制造工藝中數(shù)據(jù)線與像素電極之間的位置發(fā)生偏移，將導致單個像素電極上的寄生
電容的增加或減小，從而導致局部寄生電容變化，影響整個畫面顯示。本發(fā)明提供的數(shù)據(jù)線
圖形分為主干部分和分支部分，像素電極的圖形被數(shù)據(jù)線的主干部分和分支部分圍成的圖
形所圍繞，這樣即使數(shù)據(jù)線在制造工藝中發(fā)生了偏移，也會由于數(shù)據(jù)線圖形的對稱分布，不
會造成單個像素電極上的寄生電容的變化。以圖lla所示的TFT-LCD陣列基板平面圖為例，
如果數(shù)據(jù)線在制造工藝中向右發(fā)生了偏移，那么像素電極右側與數(shù)據(jù)線主干部分之間的寄
生電容減小，而像素電極左側與數(shù)據(jù)線分支部分之間的寄生電容增大，這樣像素電極與數(shù)
據(jù)線之間整體的寄生電容沒有發(fā)生變化，不會造成單個像素電極的寄生電容的增大的或減
小，從而可以避免由于寄生電容分布不均勻造成的畫面顯示不均勻?；谕瑯拥脑恚景l(fā)
明中數(shù)據(jù)線的分支部分與柵線之間的寄生電容也可以由于數(shù)據(jù)線分支部分的對稱分布而
得到整體的均衡，從而避免由于數(shù)據(jù)線的偏移造成基板上寄生電容分布不均勻。并且，由于
本發(fā)明數(shù)據(jù)線包括主干部分和分支部分，通過數(shù)據(jù)線向源電極傳輸數(shù)據(jù)時可以通過主干部
分和分支部分兩條數(shù)據(jù)線路徑，這樣數(shù)據(jù)線可以做得很細，不會影響開口率。 最后應說明的是以上實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡
管參照前述實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解其依然
可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替
換；而這些修改或者替換，并不使相應技術方案的本質脫離本發(fā)明各實施例技術方案的精
神和范圍。
8
權利要求
一種TFT-LCD陣列基板，包括柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內形成有像素電極和薄膜晶體管，其特征在于，所述數(shù)據(jù)線包括主干部分和分支部分，所述像素電極四周被所述數(shù)據(jù)線的主干部分和分支部分圍成的圖形所圍繞。
2. 根據(jù)權利要求1所述的TFT-LCD陣列基板，其特征在于，所述薄膜晶體管中的漏電極與所述像素電極連接，所述圍繞像素電極設置的數(shù)據(jù)線的分支部分中與所述薄膜晶體管中的柵電極交疊的部分為所述薄膜晶體管中的源電極。
3. 根據(jù)權利要求2所述的TFT-LCD陣列基板，其特征在于，所述源電極、漏電極、數(shù)據(jù)線的圖形和所述薄膜晶體管中的有源層的圖形在一次構圖工藝中形成。
4. 根據(jù)權利要求2所述的TFT-LCD陣列基板，其特征在于，所述源電極、漏電極和數(shù)據(jù)線的圖形在一次構圖工藝中形成，所述薄膜晶體管中的有源層的圖形在另一次構圖工藝中形成。
5. 根據(jù)權利要求1-4中任一權利要求所述的TFT-LCD陣列基板，其特征在于，還包括公共電極線，與所述像素電極形成存儲電容。
6. —種TFT-LCD陣列基板制造方法，其特征在于，包括步驟1、在基板上形成包括柵線、柵電極、有源層、數(shù)據(jù)線、源電極、漏電極和TFT溝道的圖形，所述數(shù)據(jù)線包括主干部分和分支部分；步驟2、在完成步驟1的基板上沉積一層鈍化層薄膜，形成鈍化層過孔；步驟3、在完成步驟2的基板上沉積一層透明導電層薄膜，通過構圖工藝形成像素電極的圖形，所述像素電極的圖形被所述數(shù)據(jù)線的主干部分和分支部分形成的圖形圍繞。
7. 根據(jù)權利要求6所述的TFT-LCD陣列基板制造方法，其特征在于，所述步驟1具體包括步驟11、在基板上沉積一層柵金屬層薄膜，采用普通掩模板通過構圖工藝形成包括柵線和柵電極圖形；步驟12、在完成步驟11的基板上依次沉積柵絕緣層薄膜、半導體層薄膜、摻雜半導體層薄膜和源漏金屬層薄膜，采用半色調或灰色調掩模板通過構圖工藝形成包括有源層、數(shù)據(jù)線、源電極、漏電極和TFT溝道區(qū)域的圖形，所述數(shù)據(jù)線包括主干部分和分支部分。
8. 根據(jù)權利要求6所述的TFT-LCD陣列基板制造方法，其特征在于，所述步驟1具體包括步驟21、在基板上沉積一層柵金屬層薄膜，采用普通掩模板通過構圖工藝形成包括柵線和柵電極的圖形；步驟22、在完成步驟21的基板上依次沉積柵絕緣層薄膜、半導體層薄膜和摻雜半導體層薄膜，采用普通掩模板通過構圖工藝形成包括有源層的圖形；步驟23、在完成步驟22的基板上沉積源漏金屬層薄膜，采用普通掩模板通過構圖工藝形成包括數(shù)據(jù)線、源電極、漏電極和TFT溝道的圖形，所述數(shù)據(jù)線包括主干部分和分支部分。
9. 根據(jù)權利要求6-8中任一權利要求所述的TFT-LCD陣列基板制造方法，其特征在于，所述步驟1中還包括形成公共電極線的步驟。
全文摘要
本發(fā)明涉及一種TFT-LCD陣列基板及其制造方法，其中，方法包括步驟1、在基板上形成包括柵線、柵電極、有源層、數(shù)據(jù)線、源電極、漏電極和TFT溝道的圖形；所述數(shù)據(jù)線包括主干部分和分支部分；步驟2、在完成步驟1的基板上沉積一層鈍化層薄膜，形成鈍化層過孔；步驟3、在完成步驟2的基板上沉積一層透明導電薄膜，通過構圖工藝形成像素電極的圖形，所述像素電極的圖形被所述數(shù)據(jù)線的主干部分和分支部分形成的圖形圍繞。本發(fā)明通過將數(shù)據(jù)線圖形設置成圍繞像素電極的圖形，可以克服現(xiàn)有技術中由于數(shù)據(jù)線發(fā)生偏移導致的單個像素電極上的寄生電容發(fā)生增大或減小的缺陷。
文檔編號H01L27/12GK101770123SQ20081024759
公開日2010年7月7日 申請日期2008年12月30日 優(yōu)先權日2008年12月30日
發(fā)明者王章濤, 趙繼剛, 邱海軍, 閔泰燁 申請人:北京京東方光電科技有限公司