專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置及其制造方法。
背景技術(shù)：
近年來，所謂薄型顯示裝置例如液晶顯示裝置被廣泛應(yīng)用于便 攜電話等移動設(shè)備、電視監(jiān)視器等各種設(shè)備中。在此，以有源矩陣 型的液晶顯示裝置為例進行說明，液晶顯示裝置具有有源矩陣基 板、與該有源矩陣基板對置設(shè)置的對置基板以及封入這些基板之間 的液晶層。
在對置基板中形成公共電極、濾色器等。另一方面，有源矩陣 基板具有被配置為矩陣狀的多個像素，在各像素中分別形成有作為
開關(guān)元件的薄膜晶體管(下面簡稱為TFT)。然后，對各TFT進行驅(qū) 動控制并對與各像素對應(yīng)的液晶層施加驅(qū)動電壓來進行希望的顯
不0
但是，TFT具有半導體層和隔著柵極絕緣膜設(shè)置在該半導體層 上的柵極電極。在半導體層中形成有將柵極電極作為掩模而注入了 p型雜質(zhì)或n型雜質(zhì)的雜質(zhì)區(qū)域即源極區(qū)域和漏極區(qū)域。為了調(diào)整閾 值電壓，在形成于源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域中以低濃度 注入例如p型雜質(zhì)。
在半導體層中，可以應(yīng)用例如非晶硅、多晶硅等。在TFT的半 導體層是非晶硅的情況下，其載流子的移動度比較低，因此需要在 有源矩陣基板上安裝驅(qū)動器IC并通過該驅(qū)動器IC驅(qū)動TFT。另一方 面，TFT的半導體層是多晶硅時，其載流子的移動度比較高，因此 可以將包括該TFT的驅(qū)動電路直接制作在有源矩陣基板上。
另外，為了用柵極絕緣膜可靠地覆蓋半導體層的外側(cè)邊緣部 分，已知在半導體層的厚度方向上形成離柵極電極越遠寬度越大的 錐狀的傾斜部。
但是，如圖13所示，當在n型TFT的半導體層中形成傾斜部時，存在在電流電壓特性的子閾值區(qū)域中會產(chǎn)生凸起狀特性的問題(例 如參照專利文獻l等)。對于該問題，在專利文獻l中通過對半導體 層的傾斜部添加并慘入雜質(zhì)來改善上述凸起狀特性。
專利文獻l:日本特開2002-343976號公報

發(fā)明內(nèi)容
發(fā)明所要解決的問題
但是，如圖14所示，使用該方法可改善n型TFT中的凸起狀特 性，但另一方面，在p型TFT中的半導體層的傾斜部中也被摻入雜 質(zhì)，因此會在該p型TFT中出現(xiàn)凸起狀特性。
另一方面，本發(fā)明人經(jīng)反復潛心研究后發(fā)現(xiàn)在半導體層的外 側(cè)邊緣部分不是錐狀而是垂直形狀的情況下，如圖15所示，在ri型 TFT中不會產(chǎn)生上述凸起狀特性，但是在p型TFT中的半導體層的外 側(cè)邊緣部分中，會受ESD (靜電破壞)等的影響而堆積固定電荷， 其結(jié)果是導致在p型TFT中產(chǎn)生上述凸起狀特性。
因此，在包括n型TFT和p型TFT的CMOS晶體管的電子回路中， 受上述凸起狀特性的影響，即使柵極電壓為O[V]也會產(chǎn)生貫通電 流，存在導致消耗電流增大的缺陷。
本發(fā)明是鑒于這些問題而完成的，其目的在于減少半導體裝置 的電流電壓特性中的凸起狀特性，實現(xiàn)功耗降低。 用于解決問題的方案
為了實現(xiàn)上述目的，根據(jù)本發(fā)明，在p型薄膜晶體管的半導體 層中形成傾斜部，而且使其傾斜角度小于n型薄膜晶體管的半導體 層的外側(cè)邊緣部分側(cè)面的角度。
具體地說，本發(fā)明所涉及的半導體裝置具備絕緣性基板、形成 在上述絕緣性基板上且具有第一半導體層的p型薄膜晶體管以及形 成在上述絕緣性基板上且具有第二半導體層的n型薄膜晶體管，其 中，在上述第一半導體層的外側(cè)邊緣部分的至少一部分上，形成向 上述絕緣性基板側(cè)錐狀擴大的傾斜部，在上述第一半導體層的內(nèi)側(cè) 形成的、上述傾斜部表面相對于上述絕緣性基板的表面的傾斜角度小于在上述第二半導體層的內(nèi)側(cè)形成的、上述第二半導體層的外側(cè) 邊緣部分側(cè)面相對于上述絕緣性基板的表面的角度。
優(yōu)選上述第二半導體層的外側(cè)邊緣部分側(cè)面的角度為直角。 優(yōu)選使上述傾斜部形成于上述第一半導體層在上述第一半導 體層和上述第二半導體層排列的方向上的外側(cè)邊緣部分。
上述第一半導體層和上述第二半導體層可以是多晶硅層。 另外，本發(fā)明所涉及的半導體裝置的制造方法是在絕緣性基板 上形成具有第一半導體層的P型薄膜晶體管以及具有第二半導體層 的n型薄膜晶體管，其中，所述制造方法包括如下傾斜部形成工序 在上述第一半導體層的外側(cè)邊緣部分的至少一部分中形成向上述 絕緣性基板一側(cè)錐狀擴大的傾斜部，在上述傾斜部形成工序中，在 上述第一半導體層的內(nèi)側(cè)形成的、上述傾斜部表面相對于上述絕緣 性基板的表面的傾斜角度小于在上述第二半導體層的內(nèi)側(cè)形成的、 上述第二半導體層的外側(cè)邊緣部分側(cè)面相對于上述絕緣性基板的 表面的角度。
優(yōu)選包括使上述第二半導體層的外側(cè)邊緣部分側(cè)面的角度形 成直角的第二半導體層形成工序。
在上述傾斜部形成工序中，優(yōu)選在上述第一半導體層在上述第 一半導體層和上述第二半導體層排列的方向上的外側(cè)邊緣部分中 形成上述傾斜部。
上述第一半導體層和上述第二半導體層可以是多晶硅層。
優(yōu)選在上述傾斜部形成工序中通過干式蝕刻形成上述傾斜部。
下面說明本發(fā)明的作用。
在上述半導體裝置中，p型薄膜晶體管的第一半導體層具有向 絕緣性基板側(cè)錐狀擴大的傾斜部，因此可以使在p型薄膜晶體管的 電流電壓特性的子閾值區(qū)域中不產(chǎn)生凸起狀特性。
典型地說，將上述傾斜部形成于第一半導體層在第一半導體層 和第二半導體層排列的方向上的外側(cè)邊緣部分。另外，第一半導體 層和第二半導體層由多晶硅層形成。由此，半導體裝置中的載流子 的移動度比較高。而且，傾斜部表面相對于絕緣性基板的表面的傾斜角度小于n 型薄膜晶體管的第二半導體層的外側(cè)邊緣部分側(cè)面相對于絕緣性 基板的表面的角度。在此，上述傾斜角度和上述第二半導體層的外 側(cè)邊緣部分側(cè)面的角度是形成于第一半導體層或第二半導體層的 內(nèi)側(cè)的角度。
假設(shè)在第二半導體層中形成有與第一半導體層相同程度的傾 斜部，如圖13所示，對該第二半導體層的傾斜部注入雜質(zhì)會導致在 n型薄膜晶體管的電流電壓特性中產(chǎn)生凸起狀特性。與此相對，在 本發(fā)明中，上述第二半導體層的外側(cè)邊緣部分側(cè)面的角度大于上述 第一半導體層的傾斜部的傾斜角度，因此n型薄膜晶體管不易產(chǎn)生 凸起狀特性。從該觀點出發(fā)，優(yōu)選第二半導體層的外側(cè)邊緣部分側(cè) 面的角度為大致直角。
艮P，不需要如以往那樣為了消除n型薄膜晶體管的凸起狀特性 而對p型薄膜晶體管中的第一半導體層的傾斜部添加注入雜質(zhì)，因 此可以避免因?qū)υ損型薄膜晶體管添加注入的雜質(zhì)而產(chǎn)生的凸起狀 特性。
其結(jié)果是，在具有上述p型薄膜晶體管和n型薄膜晶體管的半導 體裝置中，能夠降低其電流電壓特性的子閾值區(qū)域中的凸起狀特 性，實現(xiàn)功耗的降低。
在制造上述半導體裝置的情況下，當在絕緣性基板上形成第一 半導體層時進行傾斜部形成工序。在傾斜部形成工序中，在第一半 導體層的外側(cè)邊緣部分的至少一部分上形成向絕緣性基板側(cè)錐狀 擴大的傾斜部。傾斜部例如可通過干式蝕刻形成。另外，傾斜部典 型地優(yōu)選形成于第一半導體層在第一半導體層和第二半導體層排 列的方向上的外側(cè)邊緣部分形成。另外，在進行第二半導體層形成 工序的情況下，優(yōu)選第二半導體層的外側(cè)邊緣部分側(cè)面的角度形成 為直角。
發(fā)明的效果
根據(jù)本發(fā)明，在p型薄膜晶體管的第一半導體層中形成傾斜部， 并且使其傾斜角度小于n型薄膜晶體管的第二半導體層的外側(cè)邊緣
7部分側(cè)面的角度，因此在p型薄膜晶體管和n型薄膜晶體管兩者中，
可使在電流電壓特性的子閾值區(qū)域中不產(chǎn)生凸起狀特性。其結(jié)果是
能夠降低包括上述p型薄膜晶體管和n型薄膜晶體管的半導體裝置 的凸起狀特性，實現(xiàn)功耗的降低。


圖l是表示實施方式l的半導體裝置的主要部分的截面圖。
圖2是表示形成在玻璃基板上的硅層的截面圖。
圖3是表示形成了圖案的第一半導體層的截面圖。
圖4是表示形成了圖案的第二半導體層的截面圖。
圖5是表示柵極絕緣膜的截面圖。
圖6是表示由第一電極層和第二電極層構(gòu)成的柵極電極的截面圖。
圖7是表示層間絕緣膜的截面圖。
圖8是表示形成在層間絕緣膜中的接觸孔的截面圖。
圖9是表示半導體裝置的主要部分的平面圖。
圖10是表示半導體裝置的電流電壓特性的圖。
圖ll是表示液晶顯示裝置的概要結(jié)構(gòu)的截面圖。
圖12是示意性地表示第一半導體層和第二半導體層的截面圖。
圖13是表示現(xiàn)有的半導體裝置的電流電壓特性的圖。 圖14是表示現(xiàn)有的半導體裝置的電流電壓特性的圖。 圖15是表示現(xiàn)有的半導體裝置的電流電壓特性的圖。 附圖標記說明
S:液晶顯示裝置；W:溝道長度方向；1:半導體裝置；5: 驅(qū)動電路；7: a-Si層；8:多晶硅層；10:有源矩陣基板；11:玻 璃基板；14:平坦部；15:傾斜部；17:第一半導體層；18:第二 半導體層；20:柵極電極；21:第一電極層；22:第二電極層；25: 層間絕緣膜；31: p型TFT; 32: n型TFT; 33:源極區(qū)域；34:漏 極區(qū)域；35:柵極線；36:源極線；37:漏極線；41~44:抗蝕劑
8膜；50:對置基板；51:液晶層。
具體實施例方式
下面根據(jù)附圖詳細地說明本發(fā)明的實施方式。并且，本發(fā)明不 局限于下面的實施方式。 發(fā)明的實施方式l
圖1 圖12表示本發(fā)明的實施方式1。
圖9是表示本實施方式1的半導體裝置1的主要部分的平面圖。 圖1是圖9的I-I線截面圖。圖2 圖8是表示半導體裝置1的各制造工 序的截面圖。圖10是表示半導體裝置1的電流電壓特性的圖。圖ll 是表示液晶顯示裝置S的概要結(jié)構(gòu)的截面圖。圖12是示意性地表示 后述的第一半導體層17和第二半導體層18的截面圖。
本實施方式的半導體裝置l構(gòu)成了例如液晶顯示裝置S的有源 矩陣基板IO。首先，說明液晶顯示裝置S的概要結(jié)構(gòu)。
如圖11所示，液晶顯示裝置S具備作為第一基板的有源矩陣基 板10、作為與有源矩陣基板10對置設(shè)置的第二基板的對置基板50 以及形成于所述有源矩陣基板10與對置基板50之間的液晶層51。液 晶層51通過密封部件56被封入上述各基板10、 50之間。另外，在有 源矩陣基板10的與液晶層51相反的一側(cè)配置有作為光源的背光單 元57。
在上述對置基板50上形成有省略圖示的公共電極、濾色器等， 取向膜54被設(shè)置在液晶層51側(cè)的表面上，并且偏光板55被配置在與 液晶層51相反的一側(cè)的表面上。
在上述有源矩陣基板10中，取向膜52被設(shè)置在液晶層51側(cè)的表 面上，并且偏光板53被配置在與液晶層51相反的一側(cè)的表面上。該 有源矩陣基板10在基板大致中央處具有用于進行顯示的顯示區(qū)域， 這部分省略圖示，在顯示區(qū)域中形成有配置成矩陣狀的多個像素。 另外，在顯示區(qū)域的外側(cè)形成有不用于進行顯示的外框邊緣區(qū)域。
如圖1所示，有源矩陣基板10具有作為絕緣性基板的矩形玻璃 基板ll。在顯示區(qū)域的玻璃基板ll上，在每個像素中分別形成作為開關(guān)元件的薄膜晶體管(下面簡稱為TFT)，這部分省略圖示。各 TFT被連接到在每個像素中分別設(shè)置的像素電極(省略圖示)，另 一方面被連接到省略圖示的源極線和柵極線。
在上述外框邊緣區(qū)域的玻璃基板ll中，直接制作有用于對上述 各像素的TFT進行驅(qū)動控制的驅(qū)動電路5。驅(qū)動電路5由包括源極驅(qū) 動器和柵極驅(qū)動器的CMOS構(gòu)成。上述源極線和柵極線被引出到外 框邊緣區(qū)域并與上述驅(qū)動電路5連接。
然后，通過驅(qū)動電路5分別針對每個像素對TFT進行開關(guān)驅(qū)動 來對液晶層51進行驅(qū)動控制，選擇性地使背光單元57的光透過，由 此進行期望的顯示。
下面，詳細說明具有驅(qū)動電路5的有源矩陣基板10。
如圖1和圖9所示，有源矩陣基板10的驅(qū)動電路5具備上述玻璃 基板ll、形成在玻璃基板ll上且具有第一半導體層17的p型TFT 31 以及形成在玻璃基板ll上且具有第二半導體層18的n型TFT32。
上述p型TFT 31和n型TFT 32分別具有在與第 一半導體層17或 第二半導體層18的與玻璃基板相反的一側(cè)配置有柵極電極20的頂 柵型結(jié)構(gòu)。
如圖1所示，在玻璃基板ll的表面形成有例如由SiNO膜構(gòu)成的 第一基底層12。而且，在第一基底層12的表面形成有例如由TEOS 膜構(gòu)成的第二基底層13。
如圖1和圖9所示，上述第一半導體層17和第二半導體層18在第 二基底層13的表面形成為例如矩形島狀。第一半導體層17和第二半 導體層18按規(guī)定的間隔排列配置，并且由多晶硅層構(gòu)成。此外，在 圖1和圖9中，分別示出了一個第一半導體層17和一個第二半導體層 18，但本發(fā)明并不局限于此，也可形成其它數(shù)量的多個第一半導體 層17和第二半導體層18。
如圖1所示，在第一半導體層17的外側(cè)邊緣部分的至少一部分 上形成有向玻璃基板11側(cè)錐狀擴大的傾斜部15。如圖1所示，在第 一半導體層17的第一半導體層17和第二半導體層18排列的方向W (溝道寬度方向)上的外側(cè)邊緣部分分別形成傾斜部15。換言之，在第一半導體層17的平坦部14的W方向的外側(cè)邊緣部分兩側(cè)形成 傾斜部15。
如圖12所示，上述傾斜部15表面相對于玻璃基板11的表面的傾 斜角度a小于第二半導體層18的外側(cè)邊緣部分側(cè)面相對于玻璃基板 ll的表面的角度p，其中，傾斜角度a是形成在第一半導體層17的內(nèi) 側(cè)的角度，角度P是形成在第二半導體層18的內(nèi)側(cè)的角度。換言之， 第二半導體層18的外側(cè)邊緣部分側(cè)面的角度(3大于上述第一半導體 層17的傾斜部15的傾斜角度a。優(yōu)選角度P為大致直角。
如圖1所示，在上述第二基底層13上形成柵極絕緣膜19，使其 覆蓋上述第一半導體層17和第二半導體層18。并且，在柵極絕緣膜 19上形成柵極電極20。如圖1所示，柵極電極20由第一電極層21和 第二電極層22構(gòu)成，該第一電極層21形成在柵極絕緣膜19的表面， 例如由TaN構(gòu)成，該第二電極層22形成在第一電極層21的表面，例 如由W構(gòu)成。
如圖9所示，柵極電極20形成為沿著溝道寬度方向W延伸，從 玻璃基板ll的表面的法線方向來看，配置為與第一半導體層17和第 二包導體層18交叉。第一半導體層17和第二半導體層18的與上述柵 極電極20重合的區(qū)域成為溝道區(qū)域。另一方面，在第一半導體層17 和第二半導體層18的不與上述柵極電極20重合的區(qū)域中形成源極 區(qū)域33和漏極區(qū)域34。
如圖1所示，在柵極電極20的第二電極層22的表面形成層間絕 緣膜25。在層間絕緣膜25中形成多個接觸孔。即，如圖1和圖9所示， 在層間絕緣膜25中，在第一半導體層17和第二半導體層18之間的柵 極電極20的上方位置形成第一接觸孔26。然后，在層間絕緣膜25 中形成通過第一接觸孔26電連接到柵極電極20的柵極線35。
另外，在層間絕緣膜25中，在第一半導體層17和第二半導體層 18的各源極區(qū)域33的上方位置形成第二接觸孔27。然后，在層間絕 緣膜25中形成通過第二接觸孔27電連接到源極區(qū)域33的源極線36。
并且，在層間絕緣膜25中，在第一半導體層17和第二半導體層 18中的各漏極區(qū)域34的上方位置形成第3接觸孔28。然后，在層間
ii絕緣膜25中形成通過第3接觸孔28電連接到漏極區(qū)域34的漏極線 37。如圖9所示，漏極線37被形成為第一半導體層17和第二半導體 層18共用的引線。 -制造方法-
下面說明關(guān)于上述有源矩陣基板10和驅(qū)動電路5的制造方法。 (半導體層的形成工序)
首先進行形成多晶硅層8的工序。如圖2所示，通過等離子化學 氣體沉禾只 (Plasma Enhanced Chemical Vapor Deposition; PECVD) 法等將由SiNO膜構(gòu)成的第一基底層12、由TEOS膜構(gòu)成的第二基底 層13以及a-Si層(非晶硅層)7按該順序形成在玻璃基板11上。
上述各基底層12和13的膜厚沒有特別限定，例如優(yōu)選使第一基 底層12的膜厚形成為30 70mn左右，使第二基底層13的膜厚形成為 50 150nm左右。a-Si層7的膜厚也沒有特別限定，例如形成為 30 70nm左右的膜厚即可。
作為用于形成成為第一基底層12的SiNO膜的原料氣體，可使 用甲硅垸(SiH4)、 一氧化二氮氣(N20)以及氨氣(NH3)的混合 氣體等。另一方面，可以使用正硅酸乙酯(Tetra Ethyl Ortho Silicate; TEOS)氣體作為用于形成成為第二基底層13的TEOS膜的原料氣體 來形成氧化硅(Si02)膜。另外，可舉出例如甲硅烷(SiH4)、乙 硅垸(Si2H6)等作為用于形成a-Si層7的原料氣體。
此外，除此以外還可以由使用甲硅烷(SiH4)和氨氣(NH3) 的混合氣體等作為原料氣體的氮化硅(SiNx(x為任意數(shù)字))膜等形 成上述基底層12和13。
然后，為了使a-Si層7多結(jié)晶化，實施約600。C的熱處理來進行 固相晶化(Solid Phase Crystallization; SPC)。此時，也可以在進 行固相晶化之前，在a-Si層7上涂布鎳(Ni)等金屬催化劑作為用于 連續(xù)粒界結(jié)晶硅(CG硅)化的預處理。
但是，僅進行固相晶化會使硅的結(jié)晶粒徑比較小，或者即使結(jié) 晶粒徑大也容易在粒內(nèi)含有大量結(jié)晶缺陷。其結(jié)果是產(chǎn)生多晶硅中 的載流子的移動度降低等不良特性。因此，在固相晶化后，優(yōu)選通
12過使用準分子激光的激光退火法來提高多晶硅的結(jié)晶粒的質(zhì)量。激 光也可使用其它的固體激光等。這樣就形成了多晶硅層8。
然后，對上述多晶硅層8進行圖案化來形成第一半導體層17和 第二半導體層18。換言之，用多晶硅層8形成第一半導體層17和第 二半導體層18。
(第一半導體層的形成工序)
在p型TFT 31的第一半導體層17的形成工序中進行形成傾斜部 的工序。在傾斜部形成工序中，在第一半導體層17的外側(cè)邊緣部分 的至少一部分上形成向玻璃基板11側(cè)錐狀擴大的傾斜部15。
首先，如圖3所示，通過光刻法形成抗蝕劑膜41和42。使抗蝕 劑膜41配置在形成第一半導體層17的平坦部14的區(qū)域中。另一方 面，使抗蝕劑膜42配置在包含形成第二半導體層18的區(qū)域在內(nèi)的較 大的區(qū)域中。
然后，如圖3所示，對從抗蝕劑膜41和42露出的多晶硅膜8進行 干式蝕刻，由此形成島狀的第一半導體層17，并且在該半導體層17 上形成傾斜部15。使用CF4和02的混合氣體作為蝕刻氣體，通過適 當?shù)卣{(diào)整該氣體的流量比來形成期望的傾斜角度a的傾斜部15。
此外，由抗蝕劑膜41覆蓋而未被蝕刻的第一半導體層17的區(qū)域 成為平坦部14。另外，如圖3所示，在抗蝕劑膜42的周圍露出的多 晶硅層8的端部也形成為傾斜狀。
此時，如圖9所示，在第一半導體層17在第一半導體層17和第 二半導體層18排列的方向W的外側(cè)邊緣部分形成傾斜部15。
然后，使在第一半導體層17的內(nèi)側(cè)形成的、傾斜部15表面相對 于玻璃基板ll的表面的傾斜角度(x小于后述的在第二半導體層18的 內(nèi)側(cè)形成的、第二半導體層18的外側(cè)邊緣部分側(cè)面相對于玻璃基板 ll的表面的角度卩。
(第二半導體層的形成工序)
然后進行形成n型TFT32的第二半導體層的工序。在該工序中， 在上述傾斜部的形成工序中，對由抗蝕劑膜42覆蓋而未被蝕刻的多 晶硅層8進行進一步蝕刻，由此形成第二半導體層18。艮口，如圖4所示，在除去上述抗蝕劑膜41、 42后，形成覆蓋上 述第一半導體層17的抗蝕劑膜43，并且在原來形成有抗蝕劑膜42 的多晶硅層8的表面上形成比較小的抗蝕劑膜44。之后，通過蝕刻 除去從抗蝕劑膜44露出的多晶硅層8，由此形成第二半導體層18。 此時，在第二半導體層18的外側(cè)邊緣部分不形成傾斜部，使上述第 二半導體層18的外側(cè)邊緣部分側(cè)面相對于玻璃基板的11表面的角 度卩大于上述傾斜角度a。特別優(yōu)選角度卩為大致直角。
此時，第一半導體層17被抗蝕劑膜43保護，因此未被蝕刻。之 后，除去這些抗蝕劑膜43、 44,形成第一半導體層17和第二半導體 層18。
(柵極絕緣膜的形成工序) 然后進行形成柵極絕緣膜19的工序。g卩，如圖5所示，使用TEOS 氣體作為原料氣體對上述第二基底層13形成柵極絕緣膜(Gate Insulator; GI) 19，使其覆蓋第 一 半導體層17和第二半導體層18 。 柵極絕緣膜19的膜厚沒有特別限定，例如優(yōu)選形成30 150nm左右 的膜厚。另外，柵極絕緣膜19的材質(zhì)沒有特別限定，也可以應(yīng)用其 它的SiNx膜、SiON膜等。而且，柵極絕緣膜19也可以是上述多個 材料構(gòu)成的層疊體。作為用于形成SiNx膜和SiON膜的原料氣體， 例如可舉出說明上述基底膜12和13的形成時所說明過的氣體。
(溝道摻雜工序) 然后，為了控制p型TFT31和n型TFT32的閾值，通過離子摻雜 法等對上述第一半導體層17和第二半導體層18全部摻入作為雜質(zhì) 的硼來形成慘雜層。此時，摻入到摻雜層的硼的濃度沒有特別限定， 例如為lxl0" lxl0"ion/cm2即可。此外，在不需要控制p型TFT 31 的閾值的情況下，可不進行上述慘雜。
然后，為了控制n型TFT32的閾值，首先僅在p型TFT 3 1的形成 區(qū)域上通過光刻法形成抗蝕劑膜的圖案，省略其圖示。之后，僅對 n型TFT 32的形成區(qū)域通過離子摻雜法等添加規(guī)定量的硼來進行溝 道摻雜，由此形成n型TFT32的摻雜層。摻入該n型TFT 32的摻雜層 的硼的濃度沒有特別限定，例如為lxl0^ lxl0"ion/cn^左右即可。
14此時，在為了應(yīng)對熱載流子劣化而需要柵極重疊結(jié)構(gòu)(GOLD
結(jié)構(gòu))的情況下，也可以通過光刻法使抗蝕劑膜圖案化為所希望的 形狀，并摻入規(guī)定量的磷。此外，溝道摻雜也可以在蝕刻柵極抗蝕
劑膜19之前進行。
(柵極電極的形成工序) 然后進行形成柵極電極(Gate Electrode: GE)的工序。艮口 ， 如圖6所示，在柵極絕緣膜19的表面通過濺射法等形成由氮化鉭 (TaN)膜構(gòu)成的第一電極層21，然后在該第一電極層21的表面形 成由鎢(W)膜構(gòu)成的第二電極層22。 W膜和TaN膜的膜厚沒有特 別限定，例如使W膜形成為300 400nm左右的膜厚，另一方面使TaN 膜形成為40 60nm左右的膜厚即可。
接著，通過光刻法在第二電極層22的表面使抗蝕劑膜圖案化形 成為所希望的形狀，之后使用調(diào)整了氬(Ar)、六氟化硫(SF6)、 四氟化碳(CF4)、氧氣(02)以及氯氣(Cl2)等混合氣體分量的 蝕刻氣體來進行干式蝕刻，形成平面形狀為矩形的2層結(jié)構(gòu)的柵極 電極20。
作為適用于柵極電極20的金屬材料的例子，可舉出鉭(Ta)、 鉬(Mo)、鉬化鴇(MoW)、鋁(Al)等低電阻金屬、表面平坦且 特性穩(wěn)定的高熔點金屬等。另外，柵極電極20也可以是由上述多個 材料中的任一個構(gòu)成的層疊體。
(源極、漏極區(qū)域的形成工序)
然后，為了形成p型TFT31和n型TFT32的擴散區(qū)域，在通過光
刻法使抗蝕劑膜圖案化形成為所希望的形狀之后，通過離子摻雜法 等分別用磷對n型TFT 32進行高濃度離子摻雜，用硼對p型TFT 31
進行高濃度離子摻雜，這部分未圖示。被摻入的磷和硼的濃度沒有 特別限定，例如為lX10" lX10^on/cm2即可。此時，根據(jù)需要， 也可以通過光刻法進一步使抗蝕劑膜圖案化形成所希望的形狀，形 成LDD (Lightly Doped Drain:輕摻雜漏極)結(jié)構(gòu)。
另外，在通過CG硅形成上述半導體層17和18的情況下，為了 排除因殘留金屬催化劑而造成的不良影響，也可以同時摻入磷等吸氣材料。然后，為了使存在于半導體層17和18的內(nèi)部的雜質(zhì)離子活 性化，在約70(TC下進行6個小時的熱活性化處理。由此可提高擴散 區(qū)域的導電性。此外，擴散區(qū)域的導電性沒有特別限定，但優(yōu)選電 阻率的值在25。C時為lkQ/口以下。
作為上述活性化方法的例子，還可舉出照射準分子激光的方法 等。其結(jié)果是在n型TFT 32中形成由溝道區(qū)域和n+區(qū)域構(gòu)成的外側(cè) 擴散區(qū)域(源極區(qū)域33和漏極區(qū)域34)。另一方面，p型TFT31中形 成由溝道區(qū)域和p+區(qū)域構(gòu)成的外側(cè)擴散區(qū)域(源極區(qū)域33和漏極區(qū) 域34)。
(層間絕緣膜的形成工序) 然后，進行覆蓋上述柵極電極20的層間絕緣膜25的形成工序。 即，如圖7和圖9所示，在柵極絕緣膜19的表面上通過PECVD法形成 膜厚為800 1200nm左右的層間絕緣膜25，使其覆蓋柵極電極20。 可以使用例如SiNx膜、SiON膜以及TEOS膜等作為層間絕緣膜25的 材質(zhì)。另外，層間絕緣膜25也可以是由上述多個材料中的任一個構(gòu) 成的層疊膜。
(接觸孔的形成工序) 然后，如圖8和圖9所示，在上述層間絕緣膜25中形成接觸孔26、
27以及28。
B卩，通過光刻法使抗蝕劑膜圖案化形成所希望的形狀， 之后使用氟酸系的蝕刻溶液對層間絕緣膜25和柵極絕緣膜19進行 濕式蝕刻。由此，在柵極電極20的上方位置的層間絕緣膜25中形成 第一接觸孔26，在源極區(qū)域33和漏極區(qū)域34的上方位置的層間絕緣 膜25和柵極絕緣膜19中分別形成第二和第三接觸孔27、 28。 (退火處理工序) 然后，為了進一步改善上述第一半導體層17和第二半導體層18 的質(zhì)量，以約40(TC進行氧化退火處理。 (各引線的形成工序) 然后，如圖1和圖9所示，進行形成柵極線35、源極線36以及漏 極線37的工序。艮卩，通過濺射法等形成膜厚為100 200nm左右的鈦 (Ti)膜后，形成膜厚為500 1000nm左右的鋁硅(Al-Si)類合金
16膜。之后，分別按順序形成膜厚為100 200nm左右的Ti膜。
然后，通過光刻法使抗蝕劑膜圖案化形成所希望的形狀后，通
過干式蝕刻進行上述各金屬薄膜的圖案化，如圖9所示，分別形成
通過第一接觸孔26連接到柵極電極20的柵極線35、通過第二接觸孔
27連接到源極區(qū)域33的源極線36以及通過第3接觸孔28連接到漏極
區(qū)域34的漏極線37。
通過上述各工序在玻璃基板ll上形成包括p型TFT 31和n型
TFT 32的驅(qū)動電路5。
在液晶顯示裝置S的制造方法中包括有源矩陣基板形成工序、
對置基板形成工序以及貼合工序。有源矩陣基板10和對置基板50
分別單獨形成。
在有源矩陣基板形成工序中，對玻璃基板ll形成例如像素電 極、驅(qū)動像素電極的TFT等，并且如上所述形成驅(qū)動電路5來制造 有源矩陣基板IO。在對置基板形成工序中，通過一般的制造方法形 成公共電極、濾色器等來制造對置基板50。之后，在貼合工序中， 使上述有源矩陣基板10與對置基板50貼合，并且通過密封部件56 對所述基板IO、 50之間封入液晶層51。另外，通過一般的制造方法 形成背光單元57。然后，將背光單元57配置到有源矩陣基板10的與 液晶層51相反的一側(cè)來制造液晶顯示裝置。
-實施方式l的效果-
因此，根據(jù)實施方式l，在p型TFT31的第一半導體層17中形成 傾斜部15，并且使其傾斜角度a小于n型TFT 32的第二半導體層18 的外側(cè)邊緣部分側(cè)面的角度P，因此，如圖10所示，在p型TFT 31 和n型TFT 32雙方中，能夠在電流電壓特性的子閾值區(qū)域中不產(chǎn)生 凸起狀特性。其結(jié)果是對于包括上述p型TFT31和n型TFT32的半導 體裝置1的驅(qū)動電路5，能降低其電流電壓特性中的凸起狀特性，能 實現(xiàn)降低其功耗。
艮口， p型TFT 31的第一半導體層17具有向玻璃基板11側(cè)錐狀擴 大的傾斜部15，因此如圖10左側(cè)的圖所示，可使在p型TFT31的電 流電壓特性的子閾值區(qū)域中不產(chǎn)生凸起狀特性。在此，如果在第二半導體層18中形成與第一半導體層17相同程 度的傾斜部，如圖13所示，對該第二半導體層18的傾斜部注入雜質(zhì) 會導致在n型TFT32的電流電壓特性中產(chǎn)生凸起狀特性。與此相對， 在本實施方式中，使p型TFT31中的傾斜部15表面的傾斜角度a小于 n型TFT 32的第二半導體層18的外側(cè)邊緣部分側(cè)面相對于玻璃基板 11的表面的角度(3 (也就是說，使角度P大于傾斜角度(x)，因此可使 在n型TFT32中不易產(chǎn)生凸起狀特性。特別是通過使上述角度p為大 致直角，可使在n型TFT 32的電流電壓特性中不產(chǎn)生凸起狀特性。
其結(jié)果是，解決了在p型TFT31和n型TFT32中存在折衷關(guān)系的 上述凸起狀特性問題，在具有上述p型TFT 31和n型TFT32的半導體 裝置1的驅(qū)動電路5中，可降低在其電流電壓特性的子閾值區(qū)域中的 凸起狀特性，并且能降低其功耗。
并且，分別通過多晶硅層形成第一半導體層17和第二半導體層 18，因此半導體裝置l的載流子的移動度較高，可在有源矩陣基板 10的玻璃基板11上直接制作驅(qū)動電路5。
其它實施方式
在上述實施方式l中，以半導體裝置l為例說明了構(gòu)成液晶顯示 裝置S并且形成有驅(qū)動電路5的有源矩陣基板10，但本發(fā)明并不限于 此，例如可同樣地應(yīng)用于有機EL顯示裝置等其它顯示裝置的有源矩 陣基板。另外，只要是具有p型TFT和n型TFT的半導體裝置都可以 同樣適用。
工業(yè)上的可利用性
如上所述，本發(fā)明涉及半導體裝置及其制造方法，特別適用于 追求降低半導體裝置的電流電壓特性中的凸起狀特性、降低功耗的 情況。
18
權(quán)利要求
1.一種半導體裝置，具備絕緣性基板；p型薄膜晶體管，其形成在上述絕緣性基板上，具有第一半導體層；以及n型薄膜晶體管，其形成在上述絕緣性基板上，具有第二半導體層，所述半導體裝置的特征在于在上述第一半導體層的外側(cè)邊緣部分的至少一部分上形成向上述絕緣性基板側(cè)錐狀擴大的傾斜部，在上述第一半導體層的內(nèi)側(cè)形成的、上述傾斜部表面相對于上述絕緣性基板的表面的傾斜角度小于在上述第二半導體層的內(nèi)側(cè)形成的、上述第二半導體層的外側(cè)邊緣部分側(cè)面相對于上述絕緣性基板的表面的角度。
2. 根據(jù)權(quán)利要求l所述的半導體裝置，其特征在于 上述第二半導體層的外側(cè)邊緣部分側(cè)面的角度是直角。
3. 根據(jù)權(quán)利要求l所述的半導體裝置，其特征在于 上述傾斜部形成于上述第一半導體層在上述第一半導體層和上述第二半導體層排列的方向上的外側(cè)邊緣部分。
4. 根據(jù)權(quán)利要求l所述的半導體裝置，其特征在于 上述第一半導體層和上述第二半導體層是多晶硅層。
5. —種半導體裝置的制造方法，用于制造在絕緣性基板上形 成有具有第一半導體層的p型薄膜晶體管和具有第二半導體層的n 型薄膜晶體管的半導體裝置，其特征在于包括如下傾斜部形成工序在上述第一半導體層的外側(cè)邊緣部 分的至少一部分上形成向上述絕緣性基板側(cè)錐狀擴大的傾斜部，在上述傾斜部形成工序中，使在上述第一半導體層的內(nèi)側(cè)形成 的、上述傾斜部表面相對于上述絕緣性基板的表面的傾斜角度小于 在上述第二半導體層的內(nèi)側(cè)形成的、上述第二半導體層的外側(cè)邊緣 部分側(cè)面相對于上述絕緣性基板的表面的角度。
6. 根據(jù)權(quán)利要求5所述的半導體裝置的制造方法，其特征在于包括如下的第二半導體層形成工序?qū)⑸鲜龅诙雽w層的外 側(cè)邊緣部分側(cè)面的角度形成為直角。
7. 根據(jù)權(quán)利要求5所述的半導體裝置的制造方法，其特征在于 在上述傾斜部形成工序中，使上述傾斜部形成于上述第一半導體層在上述第一半導體層和上述第二半導體層排列的方向上的外 側(cè)邊緣部分。
8. 根據(jù)權(quán)利要求5所述的半導體裝置的制造方法，其特征在于 上述第一半導體層和上述第二半導體層是多晶硅層。
9. 根據(jù)權(quán)利要求5所述的半導體裝置的制造方法，其特征在于 在上述傾斜部形成工序中，通過干式蝕刻形成上述傾斜部。
全文摘要
具備具有第一半導體層的p型TFT和具有第二半導體層的n型TFT，在第一半導體層的外側(cè)邊緣部分的至少一部分上形成有向絕緣性基板側(cè)錐狀擴大的傾斜部，在第一半導體層的內(nèi)側(cè)形成的、傾斜部表面相對于絕緣性基板的表面的傾斜角度小于在第二半導體層的內(nèi)側(cè)形成的、第二半導體層的外側(cè)邊緣部分側(cè)面相對于絕緣性基板的表面的角度。
文檔編號H01L21/8238GK101569016SQ20088000118
公開日2009年10月28日 申請日期2008年1月22日 優(yōu)先權(quán)日2007年2月21日
發(fā)明者森脅弘幸 申請人:夏普株式會社