專利名稱：多層結構及其制備工藝的制作方法
技術領域：
本發(fā)明涉及一種制備使得更容易集成電子、光電子和/或功率組件/功能性(functionality)的多層復合結構的工藝。
技術背景在同一個平臺上，制造用于集成MOS型電子組件(例如CMOS電 路)和ni-v型電子、光電子和/或功率組件(例如晶體管或光源/探測器) 的結構依賴于下述二者在相同襯底上結合的能力允許制造MOS電子組件的高結晶質(zhì)量的單晶硅層；和 用于制造III-V電子、光電子和/或功率組件的III-V材料(GaAs、 InP 及其合金)。為了找到制備這些層的滿意的方法，研究團隊已經(jīng)實驗了許多技術。 近幾十年來，己研究了通過CVD (化學氣相沉積)技術或MBE (分 子束外延)技術在硅上直接外延生長III-V材料(例如GaAs、 InP、合金 等等)，然而，在結晶質(zhì)量方面未能獲得好的效果(突生位錯、反相疇、 點缺陷等問題)。根據(jù)另一己知技術，在不會顯著損壞InP或者GaAs材料的單晶薄膜 的固有結晶質(zhì)量的情況下，能夠?qū)⑦@些膜物理地轉(zhuǎn)移到硅襯底上，例如 在Jalaguier的下述文章中描述的那樣"Transfer of 3 in GaAs film on silicon substrate", Electronics Letters， 1998年2月19日，Vol. 34， No. 4， pp.408-409。該膜轉(zhuǎn)移是使用公知的Smart-Cut 技術實現(xiàn)的，其實施例 尤其是描述在US 5 374 564文獻中或者A丄Auberton-Herv6等人的文章 中標題為"Why can Smart-Cut change the future of microelectronics ，， International Journal of High-Speed Electronics and Systems (高速電子禾口系 統(tǒng)的國際期刊)Vol. 10, No.l, 2000, pp. 131-146。4此外，已證實能夠?qū)⑸L技術與膜轉(zhuǎn)移技術相結合以在相同機械平臺上集成硅和m-v材料。根據(jù)實施的第一方法，在不具有GaAs施主襯底的情況下，在200 mm 直徑的硅晶片上得到GaAs的一種方法在于在單晶鍺(Ge)襯底上生 長GaAs。由于在這兩種材料之間晶格參數(shù)的失配非常小，所以在鍺上生 長GaAs使得可以獲得極高質(zhì)量的薄膜。然而，由于這些大塊襯底(bulk substrate)的成本和機械脆性，所以更有利的是將薄的鍺膜(例如GaAs 和InP)轉(zhuǎn)移到硅上然后執(zhí)行GaAs的結晶生長。由此得到的GaAs與在 大塊GaAs襯底上外延生長的GaAs具有相同的質(zhì)量。已在大直徑上例證了GeOI結構(具有中間絕緣膜的硅上鍺)，也就 是說直徑多達200mm。到此為止，這是結合硅和GaAs的最直接的方法。然而，對于本發(fā)明中期望的應用，即與硅和III-V材料有關的微電子、 光電子和/或功率功能的集成，這種結構不是最佳的。這是因為具有外延 生長的GaAs/Ge轉(zhuǎn)移結構，很難在硅支撐襯底上制造CMOS組件，因為 首先需要局部暴露硅以便在它上面制備電路。除了在制備期間的特定熱 量預算(thermal budget)的問題之外，布局技術使得電路與光學組件電 連接很棘手或者使得電路與光學組件無法電連接。根據(jù)實施該技術的第二種方法，為了克服這些缺點，已經(jīng)研制了具 有用于表面CMOS組件的硅有源層和在硅層下面的光學有源層的結構。因此，文獻US 6 645 829和US 6 677 655描述了包括掩埋的有源光 學層的結構的制備，例如[Si襯底/氧化物(Si02) /Ge層/Si層]否則是[Si襯底/氧化物(Si02) /Si層/Ge層/氧化物(Si02) /Si層]。 然而，在該類型的這種結構中，取決于用于生產(chǎn)這種硅層的制備方法(外延或接合(bonding))，光學有源層常常與更好質(zhì)量或更差質(zhì)量的硅層直接接觸。另外，文獻US 2004/0252931提出了通過將包括電學有源層和光學 有源層的多層單片電子器件接合到另一層上來形成多層結構，該電學層和光學層可以是轉(zhuǎn)移到支撐襯底上的SOI層。發(fā)明內(nèi)容為了避免上述缺點，本發(fā)明提出了制造均質(zhì)地集成in-v材料和硅有源 層的多層結構的解決方案，在簡化所需的步驟數(shù)的同時，提高了生產(chǎn)產(chǎn)量。為了該目的，本發(fā)明涉及一種制備多層結構的工藝，該工藝包括至 少以下步驟a) 在硅襯底上外延生長生長層；b) 在生長層中形成至少一個圖案； C)在硅襯底上沉積氧化物層；d) 將硅層轉(zhuǎn)移到氧化物層上；e) 在每個圖案上方的硅層和氧化物層二者中形成空腔；和f) 在空腔中從生長層的每個暴露的圖案生長III-V材料。 本發(fā)明的工藝提出的結構包括直接在表面上的下述二者用于MOS組件的有源硅層，和用于電子、光電子和/或功率組件的ni-v材料的一個或更多個島。此外，尤其由于貫穿整個制備周期本發(fā)明的工藝僅涉及單 層轉(zhuǎn)移這樣的事實，所以能夠比現(xiàn)有的工藝更簡單地制造該結構。根據(jù)該發(fā)明的一個方面，在步驟b)中，每個圖案是通過在所述生 長層上施加的第一孔眼掩模通過化學地蝕刻生長層制造的。圖案的數(shù)量 和形式可以改變。在形成多個圖案的情況下，優(yōu)選地是這些圖案彼此均 勻地間隔開。根據(jù)該發(fā)明的另一方面，在步驟e)中，空腔是通過在所述硅有源層 上施加的第二孔眼掩模通過化學地蝕刻硅有源層和氧化物層制造的，所 述掩模相對于生長層的每個圖案對準。在步驟d)中，可以通過將SOI結構接合到氧化物層上來轉(zhuǎn)移硅有 源層，在接合之后去除SOI結構的基礎襯底。硅襯底優(yōu)選地但不限于是錯誤定向的(misoriented)硅襯底。生長層可以是鍺層，而III-V材料可以是選自至少砷化鎵(GaAs)、 AlGaAs和InGaAs的材料。6另外，生長層也可以是氮化鋁(A1N)層。在這種情況下，m，v材 料可以是選自至少GaN、 AlGaN、 InGaN和ZnGaN的材料。在步驟b)之后且在步驟c)之前，該工藝可以進一步包括至少一個 熱處理步驟，以允許位錯向每個圖案的邊緣遷移并且湮沒。本發(fā)明還涉及一種多層結構，該多層結構包括硅襯底；在III-V材料的生長層中的至少一個圖案； 在硅襯底上的氧化物層；和 在氧化物層上的硅有源層，氧化物層和硅有源層具有在生長層的每個圖案上方的空腔，所述空 腔用III-V材料填充。
: 結合附圖，'通過以非限制的表示方式給出的以下描述，本發(fā)明的特 征和優(yōu)點將變得更加明顯，其中圖1A到圖1K是示出根據(jù)實施本發(fā)明的一個方法的制備多層結構的 示意性截面圖；和圖2是在圖1A到圖1K中實施的步驟的流程圖。
具體實施方式
本發(fā)明總體上應用于制造多層結構，優(yōu)選地以晶片形式，其允許在基于硅技術的微電子電路上容易地集成基于m-v材料的電子組件(例如，F(xiàn)ET、 MOSFET或者HBT晶體管)、光電組件(例如光源/檢測器)禾口/ 或功率組件(例如HEMT (高電子遷移率晶體管))。該類型的電路可 以包括通常在硅技術中遇到的所有組件，如用于制造邏輯和/或模擬功能、 存儲器功能等的那些組件。為了該目的，本發(fā)明的多層結構包括有源硅表面層和自該硅層出現(xiàn) 的III-V材料的一個或更多個島。參考圖IA到圖1K和圖2，現(xiàn)在將描述一種制備根據(jù)本發(fā)明一個實7施方式的多層結構的工藝。第一步是通過外延生長在硅襯底1上形成鍺層2 (步驟Sl，圖1A)。 鍺層2對應于生長層，也就說生長成核或籽晶層，從該生長層通過選擇性外延再生長隨后將形成m-v材料。外延生長是公知的技術，因此將不再更詳細地描述。如此形成的鍺層2具有在大約100納米和10微米之間的厚度并且具 有在大約lxl0Vcii^和lxl()S/cm2之間的位錯密度。硅襯底1可以由定向硅襯底(晶軸和(100)表面法線是對準的)或 者錯誤定向的(misoriented)硅襯底(在晶軸和(100)表面法線之間具 有角，也稱為"斜切(miscut)"或者"錯切(offcut)")形成。襯底l優(yōu) 選地，但不是必須為錯誤定向的硅襯底，因為該錯誤定向的硅襯底允許 獲得具有極少缺陷的外延生長層。第二步驟是從鍺層2形成一個或更多個鍺圖案。在此描述的實例中， 例如通過光刻，在鍺層2上施加掩模10 (步驟S2，圖1B)，之后化學 地蝕刻鍺層2中通過掩模10中的孔眼暴露出的那些部分(步驟S3，圖 1C)。 一旦完成了蝕刻并去除掩模，則在硅襯底1上留下鍺圖案20，如 圖1C所示。在此描述的實例中，僅形成了單個鍺圖案。然而，根據(jù)本發(fā)明，可以 由生長層形成幾個圖案。同樣地，每個圖案不限制于特定形狀。根據(jù)需要， 該圖案可以是任何類型的形狀(正方形、圓形、環(huán)形等)。此外，使用其 它蝕刻技術，例如等離子蝕刻或離子蝕刻，也可以形成一個或更多個圖案。當形成幾個圖案時，這些圖案優(yōu)選地在硅襯底1上均勻地間隔開。 具有鍺圖案20的硅襯底1會進一步經(jīng)受熱循環(huán)，以通過位錯向圖案20 的邊緣遷移然后通過湮沒來去除在圖案20處的幾乎所有位錯(步驟S4)。 例如，在1999年11月由L腿等人在APL 75， No. 19， pp. 2909-2911中 的"High-quality Ge epilayers on Si with low threading-dislocation densities" 的文章中描述了這種熱循環(huán)。該循環(huán)是在大約800到IOO(TC的溫度下實 施，其時間范圍從幾十分鐘到幾小時。有時需要幾個熱循環(huán)。接下來，在硅襯底1上和鍺圖案20上沉積厚的氧化物接合層3 (步8驟S5，圖1D)。如果鍺層2是未圖案化的(例如沒有形成圖案)，則氧 化物接合層為例如具有幾百納米厚的SiCb層。否則，Si02層的厚度大約 為形成的鍺圖案高度的三倍。例如通過CMP (化學機械拋光)，對氧化 物接合層3的表面進行平坦化(步驟S6)。之后將SOI結構4接合到氧化物接合層3的表面上(步驟S7，圖1E)。 如公知的，SOI結構4包括硅襯底43、掩埋的氧化物(Si02)層42和 硅有源層41，也就是說允許制造MOS電子組件的高結晶質(zhì)量的單晶硅 層。以已知方式，使用Smart Cut 技術可以制造這種SOI (絕緣體上硅) 結構，其包括以下步驟-在氧化硅第一襯底中注入氣態(tài)核素(單態(tài)或化合態(tài)的H、 He等)， 以在所述襯底中形成削弱區(qū)，定義施主硅晶片；將第一硅襯底接合(例如，通過分子附著)到如上述準備好的對應 支撐襯底的第二硅襯底；在因注入而被削弱的區(qū)域分離(熱和/或機械地)施主硅晶片；以及， 可選地，通過化學蝕刻、拋光/平坦化和/或熱處理進行表面處理(finish)。因此得到了SOI結構(與結構4等同)，其包括具有掩埋的氧化物 層的硅支撐襯底(與具有掩埋的氧化物(Si02)層42的硅襯底43等同) 和通過轉(zhuǎn)移施主硅晶片得到的硅膜(對應于硅有源層41)。通過非常低的溫度的接合方式將SOI結構4接合到氧化物接合層3， 該非常低的溫度的接合方式例如可以通過等離子體激活(氧等離子體、 氮等離子體等)利用分子附著接合來實現(xiàn)?？梢允┘釉诖蠹s60(TC和 110(TC之間溫度范圍的退火，以便加固氧化物接合層3和SOI結構4之 間的接合界面(步驟S8)，并恢復硅的最初特性。接下來，通過晶片研磨(grinding)、通過拋光(CMP)以及通過化 學蝕刻去除硅襯底43 (歩驟S9，圖1F)。例如通過干法化學蝕刻(例如 等離子體蝕刻)或者濕法化學蝕刻，不然就通過使用TMAH (四甲基氫 氧化銨)的選擇性蝕刻，將掩埋的氧化物層去除(步驟SIO，圖1G)。如圖1G所示，如此得到的結構是含有鍺圖案20的硅襯底上SOI類型的雙層結構。接下來的兩個步驟是形成空腔以便打開在鍺圖案20上方的結構。如 在步驟S3期間，例如通過光刻，在硅有源層41上施加孔眼掩模11 (步 驟Sll，圖1H)，之后化學地蝕刻硅有源層41中通過掩模11的孔眼暴 露出的那些部分(步驟S12，圖ll)。必須對準孔眼掩模ll以便打開在 鍺圖案20上方的層41。掩模11對應于步驟S3中使用的掩模10的相等 型。 一旦完成該蝕刻并將該掩模去除，則硅有源層41具有位于鍺圖案20 上方的空腔12，如圖1I所示。接下來，通過干法化學蝕刻(例如，等離 子體蝕刻)或濕法蝕刻，去除氧化物層3中位于鍺圖案20和空腔12之 間的部分，以便將所述空腔向下延伸至圖案20 (步驟S13，圖1J)。一旦已經(jīng)暴露出鍺圖案，就執(zhí)行砷化鎵(GaAs)的選擇性外延再生長 (步驟S14，圖1K)。該再生長允許用GaAs島或者圖案5填充空腔12，這 里GaAs島或圖案5由呈現(xiàn)與硅有源層41表面平齊的砷化鎵(GaAs)組成。GaAs不是唯一能夠通過外延再生長在鍺層或圖案上形成的III-V材 料。例如從鍺生長層還可以形成AlGaAs或InGaAs。另外，生長層的材料不僅僅限于鍺。生長層也可以是在(110)或(100) 硅襯底上形成的氮化鋁(A1N)層，從該氮化鋁(A1N)層能夠形成諸如 GaN禾口/或AlGaN禾口/或InGaN禾口/或ZnGaN的III-V材料。本發(fā)明的制備工藝使得可以將III-V材料和硅均質(zhì)地集成到同一機 械支撐上，而無需考慮所要制造晶片的尺寸，例如200mm或者300mm 直徑的晶片。通過本發(fā)明的多層結構可以有許多有利的應用。具體而言，形成的 III-V材料島可以用于制造源或探測器類型的光電組件，其可以用作為連 接裝置。之后由這種結構制備的電子芯片可以經(jīng)由光學鏈路連接到外部 器件(例如連接到光纖或者波導)，而且與電連接和鏈路相比其優(yōu)點在于 大的帶寬和數(shù)據(jù)率。根據(jù)另一有利的應用，本發(fā)明的結構可以用于在硅電路內(nèi)部布置一組基于in-v材料的晶體管，其具有比mos晶體管更卓越的固有特性(開關速度、直通電流等)。
權利要求
1.一種制備多層結構的工藝，該工藝包括至少以下步驟a)在硅襯底(1)上外延生長生長層(2)；b)在生長層(2)中形成至少一個圖案(20)；c)在硅襯底(1)上沉積氧化物層(3)；d)將硅有源層(41)轉(zhuǎn)移到氧化物層(3)上；e)在每個圖案(20)上方的硅有源層(41)和氧化物層(3)二者中形成空腔(12)；以及f)在空腔(12)中從生長層(2)的每個暴露出的圖案(20)生長III-V材料(5)。
2. 根據(jù)權利要求1所述的工藝，其中，在步驟b)中，每個圖案(20) 是通過在所述生長層上施加的孔眼掩模(10)化學地蝕刻生長層(2)來 制造的。
3. 根據(jù)權利要求1或2所述的工藝，其中，在步驟e)中，空腔(12) 是通過在所述硅有源層上施加的孔眼掩模(11)化學地蝕刻硅有源層(41) 和氧化物層(3) 二者來制造的，所述掩模相對于生長層(2)的每個圖 案(20)對準。
4. 根據(jù)權利要求1到3中任一項所述的工藝，其中，在步驟d)中， 硅有源層(41)是通過將SOI結構(4)接合到氧化物層(3)上來轉(zhuǎn)移 的，SOI結構(4)的基礎襯底(43)在接合之后被去除。
5. 根據(jù)權利要求1到4中任一項所述的工藝，其中，硅襯底(1) 是錯誤定向的硅襯底。
6. 根據(jù)權利要求1到5中任一項所述的工藝，其中，生長層(2) 是鍺層。
7. 根據(jù)權利要求6所述的工藝，其中，該工藝在步驟b)之后且在 步驟c)之前，進一步包括至少一個熱處理步驟，以便使得位錯向每個圖 案(20)的邊緣遷移并在每個圖案(20)的邊緣被湮沒。
8. 根據(jù)權利要求6或7所述的工藝，其中，III-V材料(5)選自下面材料中的至少一種砷化鎵(GaAs) 、 AlGaAs和InGaAs。
9. 根據(jù)權利要求1到5中任一項所述的工藝，其中，生長層是氮化 鉛層°
10. 根據(jù)權利要求9所述的工藝，其中，m-v材料選自下面材料中的至少一種GaN、 AlGaN、 InGaN和ZnGaN。
11. 一種多層結構，該多層結構包括 硅襯底(1);在III-V材料的生長層(2)中的至少一個圖案(20); 在硅襯底(1)上的氧化物層(3);和 在氧化物層(3)上的硅有源層(41)，氧化物層(3)和硅有源層(41)具有位于生長層(2)的每個圖案 (20)上方的空腔(12)，所述空腔用III-V材料(5)填充。
全文摘要
本發(fā)明涉及一種制備多層結構的工藝，該工藝包括至少以下步驟a)在硅襯底上外延生長生長層(S1)；b)在生長層中形成至少一個圖案(S2、S3)；c)在硅襯底上沉積氧化物層(S5)；d)將硅有源層轉(zhuǎn)移到氧化物層上(S7-S10)；e)在每個圖案的上方的硅有源層和氧化物層二者中形成空腔(S11，S12)；和f)在空腔中從生長層的每個暴露的圖案生長III-V材料(S14)。
文檔編號H01L21/20GK101584024SQ200880002008
公開日2009年11月18日 申請日期2008年1月28日 優(yōu)先權日2007年2月14日
發(fā)明者法布里斯·勒泰特 申請人:硅絕緣體技術有限公司