專利名稱：用于改善的機(jī)械和熱機(jī)械性能的焊料凸點(diǎn)互連的制作方法
技術(shù)領(lǐng)域：
本直接公開涉及電子晶片級(jí)芯片規(guī)模封裝和倒裝芯片封裝以及 裝配領(lǐng)域，更具體地，提供了具有改善的機(jī)械強(qiáng)度和抗沖擊性的焊
^f凸點(diǎn)互連結(jié)構(gòu)。
背景技術(shù)：
傳統(tǒng)上，絲焊用來提供半導(dǎo)體器件和外部電路之間的電連接。 從晶片將半導(dǎo)體器件切成小方塊，在晶片上加工半導(dǎo)體器件并在封裝中將半導(dǎo)體器件放置為面朝上。然后，較小的引線(典型地由金 或銅制成)被焊接在封裝上的外部導(dǎo)線和半導(dǎo)體器件上所存在的焊
盤(bond pad)之間。
倒裝芯片技術(shù)的名字來源于在封裝中將半導(dǎo)體器件面朝下放 置。封裝的外部導(dǎo)線和半導(dǎo)體器件之間的電連接是通過在半導(dǎo)體器 件的表面上回流導(dǎo)電焊料凸點(diǎn)制成的。
倒裝芯片技術(shù)允許制成大量的電連接，這是因?yàn)榭梢允褂冒雽?dǎo) 體器件的整個(gè)區(qū)域來形成焊盤，盡管在引線鍵合中焊盤被典型地形 成在半導(dǎo)體器件的周圍。倒裝芯片技術(shù)還有利于通過消除與絲焊相 關(guān)聯(lián)的電容和阻抗來加速半導(dǎo)體器件和外部電路之間的電連接。
晶片級(jí)芯片規(guī)^^莫封裝("WLCSP，，)或晶片級(jí)封裝("WLP，，)通 過在加工半導(dǎo)體器件期間直接在半導(dǎo)體器件上形成電連接而推進(jìn)了 倒裝芯片的概念。這允許半導(dǎo)體器件被直接安裝到印刷電路板 ("PCB")上，從而消除了單獨(dú)封裝的需要。所得到的被封裝器件 大小類似于棵的半導(dǎo)體器件。WLCSP的實(shí)現(xiàn)還得益于電性能的提 高以及更小的封裝大小。該工業(yè)中從利用鉛冶金學(xué)的焊接到WLCSP 的無鉛冶金學(xué)的轉(zhuǎn)變已導(dǎo)致了用于高可靠性芯片封裝的對(duì)熱循環(huán)和 突然枳4成沖擊效應(yīng)的更高每文感性。
再分布層("RDL")技術(shù)允許其中焊盤被定位于器件周圍的較 早的半導(dǎo)體器件設(shè)計(jì)使用WLCSP。 RDL建立了焊料凸點(diǎn)和半導(dǎo)體 器件上的焊盤之間的電路徑，允許焊料凸點(diǎn)被均勻地分布在半導(dǎo)體 器件的整個(gè)區(qū)域上。
圖1示出了在形成焊^f凸點(diǎn)之前器件焊盤(device pad )上的現(xiàn) 有4支術(shù)的IO上凸點(diǎn)(bumponIO)結(jié)構(gòu)，以及圖2a示出了在應(yīng)用 了焊料凸點(diǎn)106之后圖1的現(xiàn)有技術(shù)IO上凸點(diǎn)結(jié)構(gòu)。該器件由襯底101、器件焊盤102、以及《屯化層103構(gòu)成。器件焊盤102是金屬 材料，典型地包括鋁、銅、或這兩者的合成物。器件焊盤102可以 利用工業(yè)中已知的多種方法中的任意方法來形成。襯底101可以包 括諸如硅、砷化鎵、鉭酸鋰、鍺化硅等的材料。為了簡(jiǎn)化，在本文 中襯底材料一般被稱作硅，但是其使用不應(yīng)當(dāng)被解釋為旨在僅將本 公開文件限制為基于硅的襯底。
器件鈍化層103典型地包括氮化硅、氧化物氮化物等。鈍化層 103在器件焊盤上不是連續(xù)的，而是具有限定的開口，在開口處沒 有4屯^匕才才:扦，多個(gè)開口單獨(dú)地^皮稱作#/[匕開口。在圖2中更詳細(xì);也 示出了鈍化開口 ，其提供了圖1的IO上凸點(diǎn)結(jié)構(gòu)的俯視圖。鈍化開 口一^:為圓形并且位于器件焊盤102中部。鈍化開口限定了一個(gè)區(qū) 域，在該區(qū)域中將在WLCSP處理或倒裝芯片封裝處理中沉積隨后 的金屬以制作連接并粘附到器件焊盤上。
用于》文置下層IO上凸點(diǎn)結(jié)構(gòu)的現(xiàn)有沖支術(shù)(如圖1和圖2所示 的)由以下步驟構(gòu)成使用標(biāo)準(zhǔn)的金屬沉積方法(諸如金屬電鍍、 金屬噴^余等)形成凸點(diǎn)下金屬焊盤("UMB，， ) 105。 UMB 105可以 包括多種已知材料中的任意種，包括Ti(W)/Cu、 Al/無電4度Ni/浸Au、 Al/無電鍍Ni/PdlAu、 AlCu/無電鍍Ni/浸Au、 AlCuSi/無電鍍Ni/浸 Au、以及AlSi/無電鍍Ni/浸Au。由于所使用的技術(shù)和材料，UMB 105 可以粘附于4屯化材對(duì)牛103和器件焊盤102，并且典型地形成約1.0 微米或更厚的層。UBM 105的上表面提供了焊料凸點(diǎn)放置位置并有 利于其粘附。在圖i和圖2中，UBM焊沖牛凸點(diǎn)位置—皮聚合體104 中的開口所P艮定。
傳統(tǒng)的現(xiàn)有4支術(shù)處理利用了由聚酰亞胺、苯環(huán)丁烯("BCB") 等構(gòu)成的聚合物材料。聚合物104的厚度典型地為IO微米或更小。 聚合物104典型地被光限定以建立開口，開口一4殳為圓形并且位于 UBM105中部。在該實(shí)例中以及在大多凄t的傳統(tǒng)」見有沖支術(shù)焊沖+凸點(diǎn)結(jié)構(gòu)中，器件焊盤102的直徑大于或等于UBM 105的直徑，導(dǎo)致 1:1或更大的比值。在這種傳統(tǒng)現(xiàn)有技術(shù)焊料凸點(diǎn)結(jié)構(gòu)中，聚合物 204中的開口的直徑典型J4小于UBM 105的直徑，具有0.86:1或更 小的比^f直。
圖3和圖4分別示出了可選的5見有沖支術(shù)IO上凸點(diǎn)結(jié)構(gòu)的截面 圖和俯浮見圖。在該現(xiàn)有才支術(shù)版本中，器件焊盤302的直徑小于UBM 305的直徑，具有典型的比值0.43:1。該聚合物開口直徑小于UBM 305的直徑，具有典型的比值0.32:1。用于》文置諸如圖3和圖4所示 的下層結(jié)構(gòu)的現(xiàn)有技術(shù)由以下步驟構(gòu)成將聚合物304放置在器件 鈍化層303中的開口之上以及器件焊盤302之上，其中，聚合物諸 如聚酰亞胺、苯并環(huán)丁烯、聚苯并噁唑、聚苯并噁唑的衍生物等。 聚合物304的厚度典型地為10微米或更小。然后聚合物304被光限 定以建立開口 ，該開口一般為圓形并且位于器件鈍化開口中部上， 并且開口到器件焊盤302的表面。
在該處理的該點(diǎn)處，聚合物304已經(jīng)限定了一個(gè)連接到器件4屯 化層303并且落在器件鈍化層303的開口內(nèi)的區(qū)域。聚合物304中 的該開口區(qū)域一皮稱為聚合物開口。 一旦限定了聚合物開口，將經(jīng)由 諸如金屬電鍍、金屬噴涂等的標(biāo)準(zhǔn)方法來沉積UBM305。該工藝形 成了 UBM 305， 4吏得UBM 305的底部粘附于聚合物304、器件4屯 化層303在聚合物304和器件焊盤302之間的任何暴露的鈍化部分、 以及器件焊盤302本身。UBM 305的頂部是,皮限定用于焊料凸點(diǎn)放 置和粘附的表面。
在該結(jié)構(gòu)中以及在大多數(shù)下層焊料凸點(diǎn)結(jié)構(gòu)中，器件焊盤302 的直徑小于UBM 305的直徑，并且典型地具有0.43:1的比值。這 導(dǎo)致UBM305在器件焊盤302之上的顯著重疊。此外，聚合物304 中開口的直徑典型地小于UBM305的直徑，并且典型地具有0.32:1
的比值。圖5和圖6是示出在形成焊料凸點(diǎn)之前的示例性現(xiàn)有技術(shù)再分 布層("RDL")下層結(jié)構(gòu)的截面圖。圖6a是示出在已經(jīng)應(yīng)用了焊料 凸點(diǎn)507之后的示例性現(xiàn)有技術(shù)RDL下層結(jié)構(gòu)的截面圖。圖7是圖 5和圖6中所示的結(jié)構(gòu)的^府一見圖。RDL 4九跡(trace) 505是4吏用該 工業(yè)中已知的標(biāo)準(zhǔn)金屬沉積方法形成的。RDL軌跡可以是單一的金 屬層或是堆疊的金屬層(諸如錸/鋁/鈥或銅或鋁或鎳銅或鉻/銅/4各 等)。在RDL軌跡505的末端，該金屬典型地被形成為圓形圖案以 變成連4妻焊盤(landing pad ) 505a。連4矣焊盤505a為隨后的WLCSP 或倒裝芯片封裝處理提供連接點(diǎn)。連接焊盤可以是單一的金屬層或 堆疊的金屬層(諸如鋁、鋁/鎳/銅、鈦/鋁/鈥或銅或鎳/金/銅等)。一 旦已形成了軌跡505和連接焊盤505a，則光限定的聚合物2材料506 ,皮沉積在4九跡505和連4妄焊盤505a之上。然后開口被限定在聚合物 2材料506中，其中開口位于連4妻焊盤505a的中央?yún)^(qū)域中并暴露連 接坪盤505a的一部分。連接焊盤的中部之外的所有聚合物2材料 506保持接觸，覆蓋軌跡505。聚合物2材料506的厚度典型地為 20樣i米或更小。UBM 507 一皮形成在聚合物2材津+ 506之上并一皮形 成在連4妻焊盤505a上，以建立UBM 507和連4妄焊盤505a之間的 電連接。
典型地，連接焊盤505a的直徑大于或等于UBM507的直徑。 傳統(tǒng)連接焊盤直徑與UBM直徑的比值是1:1或更大。聚合物2開 口直徑與UBM直徑的比值典型地是0.9:1或更大。圖6a示出了典 型的RDL上焊料凸點(diǎn)。
半導(dǎo)體工業(yè)中的盛行趨勢(shì)是轉(zhuǎn)變到這樣的處理:技術(shù)，該處理#支 術(shù)采用了更小的部件大小，允許半導(dǎo)體器件展現(xiàn)更多的功能性。片 上系統(tǒng)("SoC")器件是可能通過更小的部件大小制作的這類半導(dǎo) 體器件的實(shí)例，并且通過圖3和圖4所示的結(jié)構(gòu)示出。集合了更大 功能性的更小的部件大小已經(jīng)導(dǎo)致減小的輸入-輸出("IO") 盤大小， 如通過將圖1和圖2與圖3和圖4進(jìn)4亍比4交所示的。WLCSP應(yīng)用中最終IO盤幾何結(jié)構(gòu)已變得顯著小于所需的焊料凸點(diǎn)，從而在焊料
凸點(diǎn)和最終的IO盤幾何結(jié)構(gòu)之間建立窄頸結(jié)構(gòu)。該窄頸將不穩(wěn)定性
和不一致性？ 1入到焊料凸點(diǎn)中，還提高了它們對(duì)溫度周期變化和突 然的機(jī)械震擊沖擊的敏感性。

發(fā)明內(nèi)容
因此，期望能有一種改進(jìn)的半導(dǎo)體封裝，該封裝在穩(wěn)定性測(cè)試
(諸如枳4成3失落測(cè)試、積4戒撞擊或震動(dòng)測(cè)試、枳4戒剪切測(cè)試、溫度 周期變化、溫度驟變測(cè)試或在測(cè)試半導(dǎo)體封裝中^f吏用的其他測(cè)試) 中提供改善的機(jī)械和熱-機(jī)械性能，尤其當(dāng)剛性焊料組合物而非鉛焊 料組合物被用于焊料凸點(diǎn)時(shí)。本直接公開涉及一種焊料凸點(diǎn)互連結(jié) 構(gòu)，該結(jié)構(gòu)基本上消除了由于相關(guān)技術(shù)的限制和缺點(diǎn)引起的一個(gè)或 多個(gè)問題。
本發(fā)明的其他特征和優(yōu)點(diǎn)將在以下的描述中給出，并且部分地 將通過這些共開內(nèi)容而變得顯而易見，或通過實(shí)踐本發(fā)明來獲得。 本發(fā)明的目的和其他優(yōu)點(diǎn)將通過敘述的描述(包括本文所包含的任 意權(quán)利要求和附圖)中所具體指出的結(jié)構(gòu)和實(shí)現(xiàn)和達(dá)到。
在一些實(shí)施例中，^是供了一種再分布芯片規(guī)才莫封裝，該封裝具 有襯底和最終的金屬焊盤，該金屬焊盤具有最終的金屬焊盤大小。 沉積在最終金屬焊盤之上的器件鈍化層具有鈍化開口，其中，鈍化 層^f皮局部移除以暴露下面的最終金屬焊盤。沉積在^/f匕層之上的聚 合物層具有聚合物開口，其中，聚合物層被局部移除以暴露下面的 最終金屬焊盤。導(dǎo)體層沉積在聚合物層之上，其中，導(dǎo)體層被圖案 化以提供軌跡和連接焊盤，連接焊盤具有連接焊盤長(zhǎng)度。沉積在導(dǎo) 體層之上的聚合物層具有聚合物層開口，其中，聚合物層被局部移 除以包括下面的連接焊盤。沉積在聚合物層之上的凸點(diǎn)下金屬層具 有最終的凸點(diǎn)下金屬大小和凸點(diǎn)下金屬突出。聚合物開口直徑與最終凸點(diǎn)下金屬直徑的比值范圍/人約0.35:1到約0.85:1。連4妄焊盤直 徑與最終凸點(diǎn)下金屬直徑的比值范圍從約0.5:1到約0.95:1。在凸點(diǎn) 下金屬和其他區(qū)域具有近似圓形幾何結(jié)構(gòu)的實(shí)施例中，上述限定的 長(zhǎng)度對(duì)應(yīng)于其直徑。
在一些實(shí)施例中，提供了一種焊料IO上凸點(diǎn)芯片規(guī)模封裝， 該封裝具有襯底和最終金屬焊盤，最終金屬焊盤具有最終金屬焊盤 大小。沉積在最終金屬焊盤之上的器件鈍化層具有鈍化開口，其中， 4屯化層一皮局部移除以暴露下面的最終金屬焊盤。沉積在4屯化層之上 的聚合物層具有聚合物開口，其中，聚合物層被局部移除以暴露下 面的最終金屬焊盤。沉積在聚合物層之上的凸點(diǎn)下金屬層具有最終 的凸點(diǎn)下金屬大小。聚合物開口與最終的凸點(diǎn)下金屬大小的比值范 圍從約0.35:1到約0.85:1。最終金屬焊盤大小到最終凸點(diǎn)下金屬大 小的比值范圍在約0.5:1到約0.95:1。鈍化開口到最終凸點(diǎn)下金屬大 小的比值范圍在約0.35:1到約0.80:1。在凸點(diǎn)下金屬和其他區(qū)域具 有近似圓形幾何結(jié)構(gòu)的實(shí)施例中，上述限定的長(zhǎng)度對(duì)應(yīng)于其直徑。
應(yīng)當(dāng)理解的是，前述總體描述和以下詳細(xì)描述兩者都是示例性 的和闡述性的，并且旨在才是供對(duì)所4皮露的具有改進(jìn)的熱-才幾械強(qiáng)度和 跌落測(cè)試性能的焊料凸點(diǎn)互連結(jié)構(gòu)的進(jìn)一 步闡述。


被包括以提供對(duì)所披露的具有改善的熱機(jī)械強(qiáng)度和跌落試驗(yàn)性 能的焊料凸點(diǎn)互連結(jié)構(gòu)的進(jìn)一步理解并且被結(jié)合于此并構(gòu)成本說明 書的一部分的附圖，示出了示例性實(shí)施例，并連同"i兌明書一起用于 闡述所披露的具有改善的熱機(jī)械強(qiáng)度和跌落試驗(yàn)性能的焊料凸點(diǎn)互 連結(jié)構(gòu)的至少 一 個(gè)實(shí)施例的原理。
在附圖中圖1示出了在形成焊料凸點(diǎn)之前器件焊盤上的現(xiàn)有技術(shù)IO上
凸點(diǎn)結(jié)構(gòu)。
圖2示出了圖1的IO上凸點(diǎn)結(jié)構(gòu)的俯視圖。
圖2a示出了用于在器件焊盤上創(chuàng)建IO上凸點(diǎn)結(jié)構(gòu)(包括創(chuàng)建 焊料凸點(diǎn))的典型現(xiàn)有技術(shù)處理。
圖3示出了在形成焊料凸點(diǎn)之前器件焊盤上的可選現(xiàn)有技術(shù)的 IO上凸點(diǎn)結(jié)構(gòu)。
圖4示出了圖3的IO上凸點(diǎn)結(jié)構(gòu)的俯"現(xiàn)圖。
圖5是示例性現(xiàn)有技術(shù)再分布層結(jié)構(gòu)的截面圖。
圖6是圖5中所示的再分布層結(jié)構(gòu)的一部分的詳細(xì)視圖。
圖6a是示例性現(xiàn)有技術(shù)的RDL上凸點(diǎn)結(jié)構(gòu)(包括焊料凸點(diǎn)) 的截面圖。
圖7是圖5中所示的再分布層結(jié)構(gòu)的俯視圖。
圖8是根據(jù)一個(gè)實(shí)施例的示例性IO上凸點(diǎn)結(jié)構(gòu)的截面圖。
圖9是圖8中所示的示例性IO上凸點(diǎn)結(jié)構(gòu)的俯一見圖。
圖10是才艮據(jù)一個(gè)實(shí)施例的示例性再分布層結(jié)構(gòu)的截面圖。
圖11是圖10中所示的再分布層的一部分的詳細(xì)視圖。
圖12是圖10中所示的示例性再分布層結(jié)構(gòu)的俯碎見圖
具體實(shí)施例方式
以下描述和附圖示出了特定實(shí)施例，這些實(shí)施例足以使本領(lǐng)域 技術(shù)人員能夠?qū)崿F(xiàn)本文所描述的這些系統(tǒng)和方法。其他實(shí)施例可以 結(jié)合結(jié)構(gòu)上的、邏輯上的處理及其他變化，并且也旨于落在本7>開 的范圍之內(nèi)。實(shí)例僅代表可能的變化。
以下描述實(shí)現(xiàn)本系統(tǒng)和方法的各種實(shí)施例的元件。許多元件是 可以利用已知結(jié)構(gòu)來配置的。還應(yīng)當(dāng)理解到的是，本系統(tǒng)和方法的 才支術(shù)可以利用各種^支術(shù)來實(shí)現(xiàn)。
具有改進(jìn)的熱機(jī)械強(qiáng)度和跌落試驗(yàn)性能的焊料凸點(diǎn)互連結(jié)構(gòu)的 特定實(shí)施例的公開內(nèi)容將在下面呈現(xiàn)。半導(dǎo)體器件封裝典型地被實(shí) 現(xiàn)為芯片規(guī)模封裝或晶片級(jí)封裝，例如，被用于板上芯片裝配應(yīng)用，
實(shí)i見方式的實(shí)例在以下專利中有所描述美國專利第6,441,487號(hào) (Elenius等人在2002年8月27日發(fā)布，才示題為Chip Scale Package Using Large Ductile Solder Balls )、美國專利第5,844,304號(hào)(Kata 等人在1998年12月1日發(fā)布，標(biāo)題為Process for Manufacturing Semiconductor Device and Semiconductor Wafer )、 美國專矛J第 5,547,740號(hào)(Higdon等人在1996年8月20日發(fā)布，標(biāo)題為Solderable Contacts for Flip Chip Intergrated Circuit Devices )、 美國專利第 6,251,501號(hào)(Higdon等人在2001年6月26曰發(fā)布，標(biāo)題為Surface Mount Circuit Device and Solder Bumping Method Therefor )、 以及 PCT專牙寸申"i青第PCT/U505/39008號(hào)(Vrtis等人在2005年10月28 曰發(fā)布，沖示題為Semiconductor Device Package with Bump Overlying a Polymer Layer ),通過至少引i正它們關(guān)于去于裝應(yīng)用、結(jié)構(gòu)、及力口工 方法的教導(dǎo)將它們結(jié)合于此。所披露的互連結(jié)構(gòu)的 一個(gè)優(yōu)點(diǎn)在于，其可以利用現(xiàn)有技術(shù)制造 技術(shù)的優(yōu)點(diǎn)來達(dá)到期望的熱機(jī)械強(qiáng)度和跌落試驗(yàn)性能上的提高。披 露了其中限定了 UBM的直徑、聚合物開口的直徑、器件4屯化開口 的直徑、以及器件焊盤的直徑的最適宜的下層結(jié)構(gòu)。盡管在本文中 被描述為采用了圓形幾何結(jié)構(gòu)，但是在不背離本公開文件的范圍或
精神的情況下，可以針對(duì)UBM、聚合物開口、器件鈍化開口、和/ 或器件焊盤而替換可選的幾何結(jié)構(gòu)。通過實(shí)例的方式(而不是限制 的方式)，在一個(gè)實(shí)施例中，利用方形幾4可結(jié)構(gòu)可以限定一個(gè)或多個(gè) 結(jié)構(gòu)。在這才羊的實(shí)施例中，結(jié)構(gòu)的邊長(zhǎng)可以替4奐相應(yīng)的直徑。
圖8和圖9示出了采用本文所描述的比值的示例性IO上凸點(diǎn) 結(jié)構(gòu)。在圖8和圖9中，器件焊盤802的直徑與UBM 805的直徑 的比值范圍在0.5:1到0.95:1。聚合物804中的開口的直徑與UBM 805的直徑的比值范圍在0.35:1到0.85:1。器件4屯化層803中的開 口的直徑與UBM805的直徑的比4直范圍在0.35:1到0.80:1。通過采 用這些大小比值，直接的IO上凸點(diǎn)結(jié)構(gòu)允許與熱和機(jī)械應(yīng)力相關(guān)聯(lián) 的力在IO上凸點(diǎn)結(jié)構(gòu)上凈皮分布得更加均勻，乂人而改善了該結(jié)構(gòu)在不 利狀況下的整體性能，這在下面進(jìn)一步描述。
圖10、 11和12示出了示例性RDL下層結(jié)構(gòu)。在圖10至12 中，連接焊盤1005a的直徑與UBM 1007的直徑的比值范圍在0.5:1 到0.95:1。聚合4勿2層1006中的開口的直4圣與UBM 1007的直^圣的 比值范圍在0.35:1到0.85:1。通過采用這些大小比值，RDL下層結(jié) 構(gòu)允i午與熱和扭4成應(yīng)用相關(guān)耳關(guān)的力在RDL下層結(jié)構(gòu)上纟皮分布纟尋更 加均勻，從而改善了該結(jié)構(gòu)在不利狀況下的整體性能，這在下面進(jìn) 一步描述。
電子工程設(shè)計(jì)發(fā)展聯(lián)合協(xié)會(huì)(JEDEC) JESD22-B111標(biāo)準(zhǔn)提供 了一種方法，該方法評(píng)估倒裝芯片或WLCSP經(jīng)受機(jī)械撞擊(該枳』 械撞擊為如果半導(dǎo)體器件位于跌落的便攜器件中時(shí)其將要經(jīng)歷的機(jī)才成沖童擊)的能力。J見有的WLCSP在100次S失落之前呈i見失敗。本 文描述的本發(fā)明各實(shí)施例將WLCSP ^失落測(cè)試性能^是高了約超過 200%，其中，它們J見在能夠經(jīng)受100次或更多次的^失落。
盡管在本文中描述了部件幾何結(jié)構(gòu)的實(shí)現(xiàn)方式，但是新的凸點(diǎn) 結(jié)構(gòu)提供了提高的熱機(jī)械穩(wěn)定性并增強(qiáng)了整體結(jié)構(gòu)吸收來自突然正失 落的沖擊的能力。通過實(shí)例的方式，相對(duì)于熱機(jī)械穩(wěn)定性，處于95%
一些情況下超過600個(gè)循環(huán))。JEDEC跌落測(cè)試性能可以被改善多 于100%。在利用IO上凸點(diǎn)實(shí)現(xiàn)的JESDA104B的TCT第二級(jí)測(cè)i式 中，該新的結(jié)構(gòu)總地呈現(xiàn)了在超過600個(gè)循環(huán)后的一次失敗。類似 地，利用JESD22-B111標(biāo)準(zhǔn)的IO i 失落測(cè)試的凸點(diǎn)在高達(dá)800次i 失 落后沒有失敗。再分布凸點(diǎn)結(jié)構(gòu)已經(jīng)經(jīng)過了高達(dá)1000次循環(huán)的利用 JESDA104B的TCT第二級(jí)測(cè)試結(jié)果，并且再分布的凸點(diǎn)結(jié)構(gòu)已經(jīng) 經(jīng)過了高達(dá)800次^失落的JESD22-B111標(biāo)準(zhǔn)^失落測(cè)試。
盡管以上描述了特定的示例性"i殳備和方法，^f旦是本領(lǐng)域技術(shù)人 員將認(rèn)識(shí)到在其他實(shí)現(xiàn)方式中上述步驟中的許多步驟可以重新安排 和/或省略。特定實(shí)施例的前述描述披露了本公開文件的總體實(shí)質(zhì)， 在不背離總體構(gòu)思的情況下其他人可以通過應(yīng)用現(xiàn)有知識(shí)來容易地 {奮改和/或調(diào)整它用于各種應(yīng)用。例如，附加的聚合物層和再分布專九 跡可以被用于在半導(dǎo)體晶片上形成多個(gè)金屬層(例如，高達(dá)五個(gè)層)。 因此，這些調(diào)整和修改落在所披露實(shí)施例的等價(jià)物的含義和范圍之 內(nèi)。本文所采用的措辭和術(shù)語用于描述的目的而非構(gòu)成限制。
權(quán)利要求
1.一種包含輸入-輸出(IO)上凸點(diǎn)結(jié)構(gòu)的半導(dǎo)體封裝，包括器件焊盤；凸點(diǎn)下金屬焊盤(UBM)；聚合物；以及鈍化層，其中，從所述器件焊盤的中央到所述器件焊盤的外邊緣的最短距離與從所述UBM的中央到所述UBM的外邊緣的最短距離的比值范圍在0.5∶1到0.95∶1。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，從所述聚合物的中 央到所述聚合物的外邊緣的最短距離與從所述UBM的中央到 所述UBM的外邊》彖的最短距離的比值范圍在0.35:1到0.85:1 。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，從所述鈍化層的中 央到所述《屯化層的外邊》彖的最短距離與乂人所述UBM的中央到 所述UBM的外邊^(qū)彖的最短距離的比值范圍在0.35:1到0,80:1 。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，從所述聚合物的中 央到所述聚合物的外邊緣的最短距離與從所述UBM的中央到 所述UBM的外邊緣的最短距離的比值范圍在0.35:1到0.85:1; 以及其中，從所述鈍化層的中央到所述鈍化層的外邊緣的最短 -巨離與乂人所述UBM的中央到所述UBM的夕卜邊纟彖的最4豆3巨離 的比值范圍在0.35:1到0.80:1。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，與熱應(yīng)力和機(jī)械應(yīng)力相關(guān):f關(guān)的力在所述IO上凸點(diǎn)結(jié)構(gòu)上^皮更加均勻地分布。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述器件焊盤、所 述UBM、所述聚合物、及所述4屯化層采用圓形幾4可結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求1所述半導(dǎo)體封裝，其中，所述器件焊盤、所述 UBM、所述聚合物、及所述4屯化層采用方形幾4可結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述聚合物是聚酰 亞胺。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述聚合物是苯環(huán) 丁烯(BCB )。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中，所述聚合物是聚苯 并惡唑。
11. 一種包含再分布層(RDL)下層結(jié)構(gòu)的半導(dǎo)體封裝，包括連接焊盤；凸點(diǎn)下金屬焊盤(UBM);以及 聚合物，其中，從所述連接焊盤的中央到所述連接焊盤的外邊緣的 最短距離與從所述UBM的中央到所述UBM的外邊緣的最短 距離的比值范圍在0.5:1到0.95:1。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，從所述聚合物的 中央到所述聚合物的外邊緣的最短距離與從所述UBM的中央 到所述UBM的外邊緣的最短距離的比值范圍在0.35:1到 0.85:1。
13. 根據(jù)權(quán)利要求11所述半導(dǎo)體封裝，其中，與熱應(yīng)力和機(jī)械應(yīng) 力相關(guān)聯(lián)的力在所述RDL下層結(jié)構(gòu)上^皮更加均勻地分布。
14. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，所述連接焊盤、 所述UBM、及所述聚合物采用圓形幾何結(jié)構(gòu)。
15. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，所述連接焊盤、 所述UBM、及所述聚合物采用方形幾4可結(jié)構(gòu)。
16. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，所述聚合物是聚 酰亞胺。
17. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，所述聚合物是苯 環(huán)丁烯(BCB )。
18. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中，所述聚合物是聚 笨并惡哇。
全文摘要
一種用于包括輸入-輸出(IO)上凸點(diǎn)結(jié)構(gòu)的半導(dǎo)體封裝的設(shè)備和方法被披露，其中涉及器件焊盤、凸點(diǎn)下金屬焊盤(UBM)、聚合物、及鈍化層。從器件焊盤的中央到其外邊緣的最短距離與從UBM的中央到其外邊緣的最短距離的比值從0.5∶1到0.95∶1。此外，從聚合物的中央到其外邊緣的最短距離與從UBM的中央到其外邊緣的最短距離的比值從0.35∶1到0.85∶1。此外，從鈍化層的中央到其外邊緣的最短距離與從UBM的中央到其外邊緣的最短距離的比值從0.35∶1到0.80∶1。
文檔編號(hào)H01L21/60GK101636831SQ200880002933
公開日2010年1月27日 申請(qǐng)日期2008年4月22日 優(yōu)先權(quán)日2007年4月23日
發(fā)明者理查德·雷德本, 原 陸, 雷南特·阿爾瓦拉多 申請(qǐng)人:弗利普芯片國際有限公司