專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種能夠電氣地進(jìn)行數(shù)據(jù)的改寫(xiě)的三維地層疊了存儲(chǔ)器 單元的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù)：
由于要求半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)規(guī)則的縮小，細(xì)微加工逐漸變得困 難，為了提高存儲(chǔ)器的集成度，提出了很多三維地配置存儲(chǔ)器元件的半
導(dǎo)體存儲(chǔ)裝置(專(zhuān)利文獻(xiàn)1 ~ 3和非專(zhuān)利文獻(xiàn)1 )。 專(zhuān)利文獻(xiàn)l:特開(kāi)2003 - 078044號(hào)公才艮 專(zhuān)利文獻(xiàn)2:美國(guó)專(zhuān)利第5， 599， 724號(hào) 專(zhuān)利文獻(xiàn)3:美國(guó)專(zhuān)利第5， 707， 885號(hào)
非專(zhuān)利文獻(xiàn)1: Masuoka et al" "Novel Ultrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor ( S-SGT ) Structured Cell" ， IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.50, N04， pp945~951， April 200
發(fā)明內(nèi)容
本發(fā)明提供一種能夠密集地配置向字線(xiàn)的引出配線(xiàn)的三維地層疊了 存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)裝置。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種半導(dǎo)體存儲(chǔ)裝置，其特征在于 包括能夠電氣地進(jìn)行改寫(xiě)的串聯(lián)連接了多個(gè)存儲(chǔ)器單元的多個(gè)存儲(chǔ)串 (memory strings);經(jīng)由選擇晶體管被連接到上述存儲(chǔ)串的一端的位 線(xiàn)，其中，上述存儲(chǔ)串具備柱狀半導(dǎo)體；形成在上述柱狀半導(dǎo)體的周 圍的第一絕緣膜；形成在上述第一絕緣膜的周?chē)碾姾煞e蓄層；形成在 上述電荷積蓄層的周?chē)牡诙^緣膜；形成在上述第二絕緣膜的周?chē)亩鄠€(gè)電極，上迷存儲(chǔ)串的上述多個(gè)電極與其他的上述存儲(chǔ)串的上述多個(gè)電極被共用，分別是2維擴(kuò)展的導(dǎo)體層，上述導(dǎo)體層的端部分別在與上 述位線(xiàn)平行的方向上形成為階梯狀。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種半導(dǎo)體存儲(chǔ)裝置，其特征在于 包括襯底；能夠電氣地進(jìn)行改寫(xiě)的串聯(lián)連接了多個(gè)存儲(chǔ)器單元的多個(gè) 存儲(chǔ)串(memory strings);經(jīng)由選擇晶體管被連接到上述存儲(chǔ)串的一端 的位線(xiàn)，其中，上述存儲(chǔ)串具備柱狀半導(dǎo)體；形成在上述柱狀半導(dǎo)體 的周?chē)牡谝唤^緣膜；形成在上述第一絕緣膜的周?chē)碾姾煞e蓄層；形 成在上述電荷積蓄層的周?chē)牡诙^緣膜；形成在上述第二絕緣膜的周 圍的多個(gè)電極，上述存儲(chǔ)串的上述多個(gè)電極與其他的上述存儲(chǔ)串的上述 多個(gè)電極被共用，分別是在上述襯底上2維擴(kuò)展的導(dǎo)體層，在將上述襯 底側(cè)的上述導(dǎo)體層作為第一導(dǎo)體層時(shí)，上述導(dǎo)體層的端部的上述位線(xiàn)方 向的寬度分別滿(mǎn)足以下的公式第(k-1)導(dǎo)體層的端部的寬度>第k 導(dǎo)體層的端部的寬度(k為2以上的自然數(shù))。根據(jù)本發(fā)明的 一個(gè)實(shí)施例，提供一種半導(dǎo)體存儲(chǔ)裝置的制造方法， 其特征在于在半導(dǎo)體襯底上形成導(dǎo)電性雜質(zhì)的擴(kuò)散區(qū)域，在上述半導(dǎo) 體襯底上交替地形成多個(gè)絕緣膜和導(dǎo)體，在最上的導(dǎo)體膜上的存儲(chǔ)器區(qū) 域中形成第一保護(hù)膜，在端部區(qū)域中形成第二保護(hù)膜，在上述存儲(chǔ)器區(qū) 域的上述絕緣膜和上述導(dǎo)體上形成多個(gè)孔(hole)，在上述孔的表面形 成第二絕緣膜，對(duì)位于上述孔的底部的上述第二絕緣膜進(jìn)行蝕刻，在上 述孔中形成柱狀半導(dǎo)體，在上述第二保護(hù)膜上形成光敏抗蝕膜，除去上 述端部區(qū)域的上述導(dǎo)體，減薄(slimming)上述光敏抗蝕膜，在上述減 薄后，進(jìn)一步除去上述端部區(qū)域的上述導(dǎo)體，階梯狀地形成上述導(dǎo)體的 端部。根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體存儲(chǔ)裝置的字線(xiàn)引出部分具有階 梯構(gòu)造，通過(guò)在該階梯部分配置接觸部分，能夠降低字線(xiàn)的引出配線(xiàn)部 分的面積，能夠降低芯片面積。
圖1是本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的概要結(jié)構(gòu)圖。圖2是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的一個(gè)存儲(chǔ)串 10的概要構(gòu)造的圖。圖3是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖4是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖5是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖6是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖7是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖8是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖9是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程的圖。圖10是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程 的圖。圖11是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程 的圖。圖12是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程 的圖。圖13是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程 的圖。圖14是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)M儲(chǔ)裝置1的制造過(guò)程 的圖。圖15是表示本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置1的制造過(guò)程 的圖。；7c:第三字線(xiàn)引出線(xiàn)；8:位線(xiàn)；10:存儲(chǔ)串；11:柱狀的半導(dǎo) 體層具體實(shí)施方式
以下，說(shuō)明本發(fā)明的實(shí)施例的半導(dǎo)體存儲(chǔ)裝置及其制造方法。本發(fā) 明并不只限于以下的實(shí)施例。另外，在各實(shí)施例中，有以下這樣的情 況對(duì)同樣的結(jié)構(gòu)附加相同的符號(hào)，并且不另外進(jìn)行說(shuō)明。(實(shí)施例1)圖1表示本實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置 1的概要結(jié)構(gòu)圖。在本實(shí)施例中，以本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中的 NAND型非易失性半導(dǎo)體存儲(chǔ)裝置為例子進(jìn)行說(shuō)明。實(shí)施例1相關(guān)的本 發(fā)明的半導(dǎo)體存儲(chǔ)裝置1具有存儲(chǔ)器晶體管區(qū)域2、字線(xiàn)驅(qū)動(dòng)電路3、 源極側(cè)選擇柵極線(xiàn)(SGS)驅(qū)動(dòng)電路4、漏極側(cè)選擇柵極線(xiàn)(SGD)驅(qū) 動(dòng)電路5、字線(xiàn)(WL) 7、字線(xiàn)引出線(xiàn)(在本實(shí)施例中，第一字線(xiàn)引出 線(xiàn)7a、第二字線(xiàn)引出線(xiàn)7b和第三字線(xiàn)引出線(xiàn)7c)、位線(xiàn)(BL) 8、源 極側(cè)選擇柵極線(xiàn)(SGS) 30、漏極側(cè)選擇柵極線(xiàn)(SGD) 31等。如圖1 所示，在本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，通過(guò)層疊多層 半導(dǎo)體層來(lái)統(tǒng)一地形成構(gòu)成存儲(chǔ)器晶體管區(qū)域2的存儲(chǔ)器晶體管。另 外，如圖1所示那樣，字線(xiàn)(WL) 7在各層中2維地?cái)U(kuò)展，在每層中 由同一導(dǎo)體層形成。存儲(chǔ)器晶體管區(qū)域2具有被形成為矩陣狀的多個(gè)存 儲(chǔ)串10。使用通過(guò)光刻過(guò)程同時(shí)形成的通路孔，位線(xiàn)(BL) 8與讀出 放大器6 (未圖示)連接，漏極側(cè)選擇柵極線(xiàn)(SGD) 31與漏極側(cè)選擇 柵極線(xiàn)SGD驅(qū)動(dòng)電路5連接。在本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，階梯狀地形成存說(shuō)法，位于更上部的字線(xiàn) 7的端部的與位線(xiàn)大致平行方向(與第二字線(xiàn)引出線(xiàn)方向大致垂直的方 向)的寬度比位于更下部的字線(xiàn)7的端部的位線(xiàn)方向的寬度小。即，在本實(shí)施例中，由于字線(xiàn)7的個(gè)數(shù)是4個(gè)(4層、4張)，所以 如果從位于最下部的字線(xiàn)7開(kāi)始設(shè)為WL1~WL4，則以下這樣的關(guān)系 成立與WL1的端部的位線(xiàn)大致平行方向的寬度>與WL2的端部的位 線(xiàn)大致平行方向的寬度>與WL3的端部的位線(xiàn)大致平行方向的寬度>與 WL4的端部的位線(xiàn)大致平行方向的寬度......(1)。另外，對(duì)于字線(xiàn)是n個(gè)的情況，以下這樣的關(guān)系成立與第(k-1)字線(xiàn)的端部的位線(xiàn)大致平行方向的端部的寬度>與第k字線(xiàn)的端部的 位線(xiàn)大致平行方向的端部的寬度(k是2以上n以下的自然數(shù))......(2)。另外，第一字線(xiàn)引出線(xiàn)分別與該形成為階梯狀的各字線(xiàn)的端部連 接。這樣，通過(guò)階梯狀地形成各字線(xiàn)7的端部，能夠密集地配置字線(xiàn)7 的引出配線(xiàn)。另外，在實(shí)施例中，說(shuō)明了字線(xiàn)是4個(gè)的例子，但本發(fā)明 的半導(dǎo)體存儲(chǔ)裝置l并不只限于此，可以與希望的存儲(chǔ)容量和芯片面積 等對(duì)應(yīng)地適當(dāng)?shù)刈兏志€(xiàn)的個(gè)數(shù)。本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的存儲(chǔ)器晶體管區(qū)域2 具有形成為矩陣狀的mxn個(gè)(m、 n分別是自然數(shù))存儲(chǔ)串10。在本實(shí)施例中，說(shuō)明存儲(chǔ)器晶體管區(qū)域2具有8 x 8個(gè)存儲(chǔ)串10的情況。圖 2 (A)表示本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的一個(gè)存儲(chǔ)串 10 (在此，第mn個(gè)存儲(chǔ)串)的概要構(gòu)造，另外，圖2 (B)表示其等 價(jià)電路圖。存儲(chǔ)串10具有4個(gè)存儲(chǔ)器晶體管MTrlmn ~ MTr4mn以及 2個(gè)選擇晶體管SSTrmn和SDTrmn，并且分別串聯(lián)連接。在一個(gè)存儲(chǔ) 串10中，在形成在半導(dǎo)體村底上的P型區(qū)域(P-Well區(qū)域)14中的 N+區(qū)域15中形成柱狀的半導(dǎo)體11，在其周?chē)纬山^緣膜12，進(jìn)而在 其周?chē)纬善矫嫘螤?平板形狀)的電極13a~13f。該電極13a~13f 和絕緣膜12和柱狀的半導(dǎo)體11形成存儲(chǔ)器晶體管MTrlmn MTr4mn、選擇晶體管SSTrmn、選擇晶體管SDTrmn。選擇晶體管SSTrmn和選擇晶體管SDTrmn的絕緣膜12例如可以使用氧化硅膜。 另外，存儲(chǔ)器晶體管MTrlmn ~ MTr4mn的絕緣膜12包含電荷積蓄 層，例如是氧化硅膜/氮化硅膜/氧化硅膜的層疊膜。電極13b 13e分別 成為字線(xiàn)WL1 WL4 (7)，電極13f成為漏極側(cè)選擇柵極線(xiàn)SGDn，電 極13a成為源極側(cè)選擇柵極線(xiàn)SGS。另外，位線(xiàn)BLm8與選擇晶體管 SDTrmn的源/漏的一端連接，選擇晶體管SSTrmn的源/漏的一端與源 極線(xiàn)SL (在本實(shí)施例中為N+區(qū)域15)連接。另外，在本實(shí)施例中， 表示了將4個(gè)存儲(chǔ)器晶體管MTr串聯(lián)連接為一個(gè)存儲(chǔ)串10的例子(字 線(xiàn)7是4個(gè)的例子)，但并不只限于此?？梢愿鶕?jù)容量決定構(gòu)成1個(gè)存 儲(chǔ)串10的存儲(chǔ)器晶體管MTr的數(shù)量。在本實(shí)施例中，各存儲(chǔ)串10在形成在半導(dǎo)體襯底的P-well區(qū)域 14上的n+區(qū)域(未圖示)上具有柱狀的半導(dǎo)體。在與柱狀半導(dǎo)體垂直 的平面內(nèi)，將各存儲(chǔ)串10配置為矩陣狀。另外，該柱狀的半導(dǎo)體也可 以是圓柱狀，還可以是角柱狀。另外，所謂柱狀的半導(dǎo)體不只是相對(duì)于 同一中心線(xiàn)左右對(duì)稱(chēng)的構(gòu)造，也包含具有以下這樣的分段形狀的構(gòu)造的 柱狀半導(dǎo)體在相對(duì)于中心線(xiàn)具有左右對(duì)稱(chēng)形狀的柱狀半導(dǎo)體上，層疊 具有不同的中心線(xiàn)的柱狀半導(dǎo)體。另外，如上所述，由于在每個(gè)2維(即平面)地形成多個(gè)存儲(chǔ)器單 元(memory cell)的層(存儲(chǔ)器單元層)上，由共通的導(dǎo)體層形成各字 線(xiàn)WL1 WL4 (7),所以能夠大幅地減少字線(xiàn)驅(qū)動(dòng)電路3的數(shù)量，能 夠?qū)崿F(xiàn)芯片面積的縮小。另外，階梯狀地形成存儲(chǔ)器晶體管區(qū)域2的各 字線(xiàn)7的端部，將第一字線(xiàn)引出線(xiàn)分別連接到該形成為階梯狀的各字線(xiàn) 的端部。這樣，通過(guò)階梯狀地形成各字線(xiàn)7的端部，能夠密集地配置字 線(xiàn)7的引出配線(xiàn)。(本實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的制造方法)以下， 使用圖3~圖9，說(shuō)明本實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的 制造方法。另外，以下說(shuō)明的制造方法是本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo) 體存儲(chǔ)裝置1的制造方法的一個(gè)例子，并不限于此。另外，在圖3~圖 9中，為了說(shuō)明的方便，表示了本實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置1的存儲(chǔ)器晶體管區(qū)域2和字線(xiàn)引出線(xiàn)7a 7c。另外，在本實(shí)施例l相關(guān)的本發(fā) 明的半導(dǎo)體存儲(chǔ)裝置1中，以字線(xiàn)7為4個(gè)(形成字線(xiàn)7的非晶硅膜為 4層)的情況為例子進(jìn)行說(shuō)明。另外，字線(xiàn)7的個(gè)數(shù)并不限于此。
首先，說(shuō)明外圍電路晶體管和源極側(cè)選擇柵極30 (下部選擇晶體 管)的制造工序。另外，在本實(shí)施例的圖3~圖9中，為了^兌明的方 便，將源極側(cè)選擇柵極30以下的部分統(tǒng)一顯示為襯底部分100,并且不 圖示各構(gòu)成要素。在半導(dǎo)體襯底101上，形成元件分離區(qū)域(STI) 102。接著，注入硼(B)離子而形成P-well區(qū)域104,進(jìn)而，向半導(dǎo) 體襯底101的表面附近注入硼(B)離子，形成用于調(diào)整晶體管的閾值 Vth的溝道注入?yún)^(qū)域106。在此，形成在外圍電路區(qū)域中的晶體管表示 了 N溝道型晶體管的例子，但通過(guò)向希望的區(qū)域注入賦予N型的離 子，來(lái)形成N-wdl區(qū)域，形成P溝道型晶體管。接著，只向存儲(chǔ)器晶 體管區(qū)域2注入磷(P)等雜質(zhì)離子，形成成為源極線(xiàn)SL的n +擴(kuò)散區(qū) 域107。接著，堆積硅氮化膜和硅氧化膜，按照希望的圖案形成光敏抗 蝕膜進(jìn)行濕式蝕刻，由此，只在存儲(chǔ)器晶體管區(qū)域2中形成硅氮化膜和 硅硬化膜。接著，形成外圍電路區(qū)域的高耐壓用晶體管的厚膜的柵極絕 緣膜，通過(guò)用光敏抗蝕層形成圖案而進(jìn)行濕式蝕刻使得存儲(chǔ)器晶體管區(qū) 域2和高耐壓用晶體管區(qū)域以外開(kāi)口，從而形成厚膜柵極絕緣膜。在進(jìn) 行了濕式蝕刻的區(qū)域中形成高速動(dòng)作用晶體管的薄膜柵極絕緣膜。接 著，在堆積了添加了磷(P)等導(dǎo)電型雜質(zhì)的多晶硅(poly-Si)膜和 氮化珪膜后，進(jìn)行蝕刻，形成外圍電路區(qū)域的晶體管的柵電極110a和 軍氮化珪膜113a以及存儲(chǔ)器單元區(qū)域的選擇晶體管的柵電極110b和罩 氮化硅膜113b。接著，向外圍電路區(qū)域的N溝道型晶體管的區(qū)域注入 P離子或As離子等，形成N型區(qū)域112。接著，對(duì)在襯底整個(gè)面上堆 積的氮化珪膜進(jìn)行各向異性蝕刻，形成側(cè)壁(side wall) 114。接著，向 外圍電路區(qū)域的N溝道型晶體管的區(qū)域注入砷(As)離子，形成源/漏 區(qū)域116。接著，向外圍電路區(qū)域的P溝道型晶體管的區(qū)域注入B離 子，形成源/漏區(qū)域。接著，在襯底整個(gè)面上形成氮化硅膜(阻擋氮化 硅膜)118。接著，在襯底整個(gè)面上形成層間絕緣膜(BPSG膜)124，
ii通過(guò)CMP等進(jìn)行平坦化處理。
接著，形成光敏抗蝕層，在存儲(chǔ)器晶體管區(qū)域2中矩陣狀地形成用 于形成選擇晶體管的孔126。只形成存儲(chǔ)器晶體管區(qū)域2的存儲(chǔ)串個(gè)數(shù) (在本實(shí)施例中，為8x8 = 64)的該孔126。接著，在只向存儲(chǔ)器晶體 管區(qū)域2注入了 P離子等后，通過(guò)LPCVD法等，只在孔的側(cè)壁和底部 形成氧化硅膜、非晶硅膜。接著，通過(guò)RIE，對(duì)孔的底部的氧化硅膜和 非晶硅膜進(jìn)行蝕刻，形成非晶硅膜128a~128d。接著，在形成了非晶 硅膜后，通過(guò)CMP等進(jìn)行平坦化處理，形成非晶硅膜130。接著，只 向存儲(chǔ)器晶體管的溝道區(qū)域注入P離子等。接著，只向存儲(chǔ)器晶體管區(qū) 域2注入As離子等，在形成漏極擴(kuò)散層后，通過(guò)RTA對(duì)As離子進(jìn)行 活化。在此，完成外圍電路晶體管和下部的選擇晶體管。在此，向溝道 部分注入了 P離子等，但也可以不進(jìn)行離子注入。接著，在襯底整個(gè)面 上順序地形成氮化硅膜132和氧化珪膜134。在本實(shí)施例中，通過(guò)到此 為止的工序，完成村底部分100。襯底部分100的結(jié)構(gòu)和制造工序并不 只限于上述的例子。
接著，如圖3所示，在襯底整個(gè)面上順序地形成非晶硅膜136、氧 化硅膜138、非晶硅膜140、氧化硅膜142、非晶硅膜144、氧化硅膜 146、非晶硅膜148、氧化硅膜150、氮化硅膜152。這些非晶硅膜 136、 140、 144和148成為字線(xiàn)7。在本實(shí)施例中，通過(guò)等離子體CVD 法，分別形成厚度100nm的非晶珪膜136、 140、 144和148，分別形成 厚度70nm的氧化珪膜138、 142、 146和150。另外，在本實(shí)施例中， 通過(guò)等離子體CVD法，將氮化珪膜152形成為200nm。另外，為了降 低電阻，非晶硅膜136、 140、 144和148也可以是n型的非晶硅膜。另 外，也可以使用多晶硅來(lái)代替非晶硅。
接著，在氮化硅膜152上形成光敏抗蝕層154 (未圖示)，進(jìn)行 RIE (反應(yīng)離子蝕刻)，由此來(lái)對(duì)氮化硅膜152進(jìn)行制圖，形成氮化硅 膜152a (圖4)。接著，除去了該氮化硅膜152的區(qū)域成為用于連接第 一字線(xiàn)引出線(xiàn)的字線(xiàn)7的端部區(qū)域。接著，在襯底整個(gè)面上例如形成厚 度600nm的BPSG膜156,直到氮化硅膜152的表面露出為止進(jìn)行CMP處理(圖4 )。
接著，參照?qǐng)D5。在氮化硅膜152a的一部分和BPSG膜156的一 部分上形成光敏抗蝕層158。將該光敏抗蝕層158和氮化硅膜152a作為 掩模，將氧化硅膜146作為蝕刻停止層，對(duì)BPSG膜156、氧化硅膜 150和非晶珪膜148進(jìn)行蝕刻，形成BPSG膜156a、氧化硅膜150a和 非晶硅膜148a。這時(shí)，在對(duì)BPSG膜156、氧化硅膜150和非晶硅膜 148進(jìn)行了蝕刻后，不進(jìn)行光敏抗蝕層158的剝離除去。除去了該 BPSG膜156、氧化硅膜150和非晶硅膜148的寬度為以后最下的氧化 硅膜138露出的寬度。另外，在本實(shí)施例中，說(shuō)明了將氧化硅膜用作蝕 刻停止層對(duì)層疊膜進(jìn)行蝕刻的例子，但也可以將非晶硅膜用作蝕刻停止 層而對(duì)層疊膜進(jìn)^f于蝕刻。
接著，參照?qǐng)D6。減薄剩余的光敏抗蝕層158,形成光敏抗蝕層 158a。然后，將光敏抗蝕層158a和氮化硅膜152a作為掩模，對(duì)BPSG 膜156a、氧化硅膜150a、非晶硅膜148a、氧化硅膜146和非晶硅膜 144進(jìn)行蝕刻，形成BPSG膜156b、氧化硅膜150b、非晶珪膜148b、 氧化硅膜146a和非晶硅膜144a (都沒(méi)有圖示)。在本實(shí)施例相關(guān)的本發(fā) 明的半導(dǎo)體存儲(chǔ)裝置1中，通過(guò)循環(huán)進(jìn)行該光敏抗蝕層的減薄工序和其 后的蝕刻工序，能夠階梯狀地形成非晶硅膜136、 142、 146和148 (字 線(xiàn)7)的端部。
如果詳細(xì)說(shuō)明，則再次進(jìn)行光敏抗蝕層158a的減薄，形成光敏抗 蝕層158b (未圖示)。然后，將光敏抗蝕層158b和氮化硅膜152a作為 掩模，對(duì)BPSG膜156b、氧化硅膜150b、非晶珪膜148b、氧化珪膜 146a和非晶硅膜144a、氧化硅膜142和非晶硅膜140進(jìn)行蝕刻，形成 BPSG膜156c、氧化珪膜150c、非晶珪膜148c、氧化珪膜146b、非晶 珪膜144b、氧化珪膜142a和非晶硅膜140a (圖7)。然后，除去光敏 抗蝕層158b。
這樣，通過(guò)循環(huán)進(jìn)行光敏抗蝕層的減薄工序和其后的蝕刻工序，能 夠?qū)⒎蔷Ч枘?36、 142、 146和148 (字線(xiàn)7)的端部形成為希望的階 梯狀。接著，形成光敏抗蝕層(未圖示)，蝕刻除去BPSG膜156c、氧化 硅膜150c、非晶硅膜148c、氧化硅膜146b、非晶珪膜144b、氧化硅膜 142a、非晶硅膜140a、氧化硅膜138和非晶硅膜136的一部分，由此， 形成裂縫160 (圖8)。
接著，形成用于矩陣狀地形成存儲(chǔ)器單元的柱狀部分的孔170 (未 圖示)使得與存儲(chǔ)器晶體管區(qū)域2的孔126 (未圖示)配合(以下稱(chēng)為 "存儲(chǔ)器插孔(memory plug hole)")。只形成存儲(chǔ)器晶體管區(qū)域的存儲(chǔ) 串個(gè)數(shù)的該存儲(chǔ)器插孔。
接著，順序地形成氧化硅膜、氮化硅膜、氧化硅膜、非晶硅膜(都 沒(méi)有圖示)。接著，通過(guò)RIE，對(duì)上述非晶硅膜進(jìn)行蝕刻，形成間隙 (spacer )。這些氧化硅膜(第一絕緣膜)、氮化硅膜、氧化硅膜(第二 絕緣膜)形成所謂的ONO膜。上述氮化硅膜成為存儲(chǔ)器晶體管的電荷 積蓄層。另外，也可以使用氧化鋁膜等的絕緣膜代替氧化硅膜。
接著，使用形成在存儲(chǔ)器插孔170上的非晶硅膜的間隙，對(duì)氧化硅 膜、氮化硅膜、氧化硅膜進(jìn)行蝕刻，使形成在孔126中的非晶硅膜130 的一部分露出。接著，在形成非晶硅膜使得埋住存儲(chǔ)器插孔170后，通 過(guò)CMP等進(jìn)行平坦化處理。接著，注入As離子，進(jìn)行RTA，由此， 形成漏極擴(kuò)散層172。然后，通過(guò)與形成下部選擇晶體管的工序同樣的 工序，形成上部選擇晶體管。
接著，如圖9所示那樣，直到非晶硅膜148c、非晶硅膜144b、非 晶硅膜140a、非晶硅膜136為止分別形成接觸孔，形成分別與非晶珪膜 148c、非晶珪膜144b、非晶>^ 140a、非晶硅膜136連接的第一字線(xiàn) 引出線(xiàn)7a。也可以與形成該第一字線(xiàn)引出線(xiàn)7a的過(guò)程同時(shí)地形成第三 字線(xiàn)引出線(xiàn)7c。然后，形成位線(xiàn)、第一字線(xiàn)引出線(xiàn)等配線(xiàn)，完成本實(shí)施 例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1。
在本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，在每個(gè)2維地 (即平面地)形成了多個(gè)存儲(chǔ)器單元的層(存儲(chǔ)器單元層)上，通過(guò)共 通的導(dǎo)體層形成各字線(xiàn)WL1 WL4(7)，因此，能夠大幅地減少字線(xiàn) 驅(qū)動(dòng)電路3的個(gè)數(shù)，能夠?qū)崿F(xiàn)芯片面積的縮小。另外，階梯狀地形成存儲(chǔ)器晶體管區(qū)域2的各字線(xiàn)7的端部，將第一字線(xiàn)引出線(xiàn)7a分別連接 到該階梯狀地形成的各字線(xiàn)的端部。這樣，通過(guò)階梯狀地形成各字線(xiàn)7 的端部，能夠密集地配置字線(xiàn)7的引出配線(xiàn)。
(實(shí)施例2)在實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，說(shuō) 明了在與位線(xiàn)8平行的方向上分別階梯狀地形成字線(xiàn)7的端部的例子。 在本實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，在與位線(xiàn)8平行的 方向上形成實(shí)施例1那樣的字線(xiàn)7的端部的階梯狀的構(gòu)造，并且在與位 線(xiàn)8垂直的方向上形成多個(gè)該階梯狀的構(gòu)造。由此，能夠更密集地形成 字線(xiàn)引出配線(xiàn)。另外，本實(shí)施例2相關(guān)的半導(dǎo)體存儲(chǔ)裝置1除了字線(xiàn)7 的端部的結(jié)構(gòu)以外，與實(shí)施例1相關(guān)的半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)相同， 因此，對(duì)于與實(shí)施例l相關(guān)的半導(dǎo)體存儲(chǔ)裝置l相同的結(jié)構(gòu)，有在此不 再另外說(shuō)明的情況。
(本實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的制造方法)以下， 使用圖10 ~圖15，說(shuō)明本實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1 的制造方法。另外，以下說(shuō)明的制造方法是本實(shí)施例相關(guān)的本發(fā)明的半 導(dǎo)體存儲(chǔ)裝置1的制造方法的一個(gè)例子，并不只限于此。另外，在圖 10 ~圖15中，為了說(shuō)明的方4更，表示了本實(shí)施例2相關(guān)的半導(dǎo)體存儲(chǔ) 裝置1的存儲(chǔ)器晶體管區(qū)域2和字線(xiàn)引出線(xiàn)7a ~ 7c。在本實(shí)施例2相關(guān) 的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1中，以字線(xiàn)7為12個(gè)(形成字線(xiàn)7的非 晶硅膜為12層)的情況為例子進(jìn)行說(shuō)明。另外，字線(xiàn)7的個(gè)數(shù)并不只 限于此。
首先，通過(guò)與在上述實(shí)施例1中說(shuō)明了的方法同樣的方法，形成襯 底部分100。另外，在襯底部分100上，順序地形成非晶珪膜200、氧 化硅膜202、非晶珪膜204、氧化珪膜206、非晶珪膜208、氧化硅膜 210、非晶硅膜212、氧化硅膜214、非晶珪膜216、氧化硅膜218、非 晶硅膜220、氧化硅膜222、非晶珪膜224、氧化硅膜226、非晶硅膜 228、氧化珪膜230、非晶珪膜232、氧化硅膜234、非晶硅膜236、氧 化硅膜238、非晶硅膜240、氧化珪膜242、非晶硅膜244、氧化硅膜 246和氮化桂膜248。接著，對(duì)氮化珪膜248的一部分進(jìn)行蝕刻，形成
15BPSG膜250，直到氮化珪膜248的表面露出為止，進(jìn)行CMP處理。然后，形成光敏抗蝕層252，利用與在上述實(shí)施例1中說(shuō)明了的過(guò)程相同的過(guò)程，階梯狀地形成非晶珪膜236、氧化硅膜238、非晶硅膜240、氧化硅膜242、非晶硅膜244、氧化硅膜246和BPSG膜250 (圖10 )。
接著，使用光敏抗蝕層252，統(tǒng)一地對(duì)非晶硅膜232、氧化硅膜234、非晶硅膜236、氧化硅膜238、非晶珪膜240、氧化硅膜242、非晶硅膜244、氧化硅膜246、 BPSG膜250、非晶硅膜220、氧化硅膜222、非晶硅膜224、氧化珪膜226、非晶硅膜228和氧化珪膜230進(jìn)行蝕刻，形成非晶硅膜232a、氧化珪膜234a、非晶硅膜236a、氧化硅膜238a、非晶硅膜240a、氧化硅膜242a、非晶硅膜244a、氧化硅膜246a、 BPSG膜250a、非晶珪膜220a、氧化珪膜222a、非晶硅膜224a、氧化硅膜226a、非晶硅膜228a和氧化硅膜230a (圖11 )。
然后，不剝離光敏抗蝕層252，而減薄光敏抗蝕層，形成光敏抗蝕層252a (圖12)。接著，統(tǒng)一地對(duì)非晶珪膜232a、氧化硅膜234a、非晶硅膜236a、氧化硅膜238a、非晶硅膜240a、氧化硅膜242a、非晶硅膜244a、氧化珪膜246a、 BPSG膜250a、非晶硅膜220a、氧化珪膜222a、非晶珪膜224a、氧化珪膜226a、非晶珪膜228a、氧化珪膜230a、非晶硅膜204、氧化硅膜206、非晶硅膜208、氧化硅膜210、非晶硅膜212、氧化硅膜214、非晶硅膜216和氧化硅膜218進(jìn)行蝕刻，形成非晶硅膜232b、氧化珪膜234b、非晶硅膜236b、氧化硅膜238b、非晶硅膜240b、氧化硅膜242b、非晶硅膜244b、氧化硅膜246b、BPSG膜250b、非晶硅膜220b、氧化珪膜222b、非晶珪膜224b、氧化珪膜226b、非晶珪膜228b、氧化硅膜230b、非晶珪膜204a、氧化珪膜206a、非晶硅膜208a、氧化珪膜210a、非晶珪膜212a、氧化硅膜214a、非晶珪膜216a和氧化硅膜218a (圖13 )。
然后，剝離除去光敏抗蝕層252a。接著，形成光敏抗蝕層(未圖示)，與實(shí)施例1同樣地，形成裂縫(slit) 260 (圖14)。
接著，通過(guò)與實(shí)施例1相同的工序，只形成存儲(chǔ)串個(gè)數(shù)的存儲(chǔ)器插孔170(未圖示)。接著順序地形成氧化硅膜、氮化珪膜、氧化硅膜、非晶硅膜(都沒(méi)有圖示)。接著，通過(guò)RIE，對(duì)上述非晶硅膜進(jìn)行蝕刻，形成間隙。這些氧化硅膜(第一絕緣膜)、氮化硅膜、氧化硅膜(第二絕緣膜)形成所謂的ONO膜。上述氮化硅膜成為存儲(chǔ)器晶體管的電荷積蓄層。另外，也可以使用氧化鋁膜等絕緣膜代替氧化硅膜。
接著，利用形成在存儲(chǔ)器插孔170中的非晶硅膜的間隙，對(duì)氧化硅膜、氮化硅膜、氧化硅膜進(jìn)行蝕刻，使形成在孔126中的非晶硅膜130的一部分露出。接著，在形成非晶硅膜使得埋住存儲(chǔ)器插孔170后，通過(guò)CMP等進(jìn)行平坦化處理。接著，注入As離子，進(jìn)行RTA，由此，形成漏極擴(kuò)散層172。然后，通過(guò)與形成下部選擇晶體管的工序同樣的工序，形成上部選擇晶體管。
接著，如圖15所示那樣，直到非晶硅膜200、 204a、 208a、 212a、216a、 220b、 224b、 228b、 232b、 236b、 240b和244b為止分別形成接觸孔，形成分別與非晶硅膜200、 204a、 208a、 212a、 216a、 220b、224b、 228b、 232b、 236b、 240b和244b連接的第一字線(xiàn)引出線(xiàn)7a。也可以與形成該第一字線(xiàn)引出線(xiàn)7a的過(guò)程同時(shí)地形成第三字線(xiàn)引出線(xiàn)7c。然后，形成位線(xiàn)、第一字線(xiàn)引出線(xiàn)等配線(xiàn)，完成本實(shí)施例相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置l。
在本實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)M儲(chǔ)裝置1中，在與位線(xiàn)8平行的方向上形成實(shí)施例1那樣的字線(xiàn)7的端部的階梯狀的構(gòu)造，并且在與位線(xiàn)8垂直的方向上形成多個(gè)該階梯狀的構(gòu)造。這樣，能夠更密集地形成字線(xiàn)引出配線(xiàn)。
(實(shí)施例3)本實(shí)施例3相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1具有在縱向上層疊了多個(gè)實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)。另外，對(duì)于其他結(jié)構(gòu)，由于具有與實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置l相同的結(jié)構(gòu)，在此不再另外說(shuō)明。
如圖16所示，本實(shí)施例3相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1具有在縱向上層疊了 3個(gè)實(shí)施例1相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)。另外，在本實(shí)施例3中，以在縱向上層疊了 3個(gè)實(shí)施例l相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的情況為例子進(jìn)行了說(shuō)明，但并不只限于此。根據(jù)本實(shí)施例3相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1，能夠更高密度地集成存儲(chǔ)器晶體管。(實(shí)施例4 )
本實(shí)施例4相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1具有在縱向上層疊了多個(gè)實(shí)施例2相關(guān)的的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)。另外，對(duì)于其他結(jié)構(gòu)，由于具有與實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1相同的結(jié)構(gòu)，在此不再另外說(shuō)明。
如圖17所示，本實(shí)施例4相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1具有在縱向上層疊了 2個(gè)實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)。另外，在本實(shí)施例4中，以在縱向上層疊了 2個(gè)實(shí)施例2相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1的情況為例子進(jìn)行了說(shuō)明，但并不只限于此。
根據(jù)本實(shí)施例4相關(guān)的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置1，能夠更高密度地集成存儲(chǔ)器晶體管。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括能夠電氣地進(jìn)行改寫(xiě)的串聯(lián)連接了多個(gè)存儲(chǔ)器單元的多個(gè)存儲(chǔ)串；經(jīng)由選擇晶體管被連接到上述存儲(chǔ)串的一端的位線(xiàn)，其中上述存儲(chǔ)串具備柱狀半導(dǎo)體；形成在上述柱狀半導(dǎo)體的周?chē)牡谝唤^緣膜；形成在上述第一絕緣膜的周?chē)碾姾煞e蓄層；形成在上述電荷積蓄層的周?chē)牡诙^緣膜；形成在上述第二絕緣膜的周?chē)亩鄠€(gè)電極，上述存儲(chǔ)串的上述多個(gè)電極與其他的上述存儲(chǔ)串的上述多個(gè)電極被共用，分別是2維擴(kuò)展的導(dǎo)體層，上述導(dǎo)體層的端部分別在與上述位線(xiàn)平行的方向上形成為階梯狀。
2.根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于進(jìn)而在與上述位線(xiàn)垂直的方向上，階梯狀地形成上述導(dǎo)體層的端部,
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述導(dǎo)體層的上述位線(xiàn)方向的兩端部是階梯狀的。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)字線(xiàn)引出線(xiàn)。
5. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)接觸孔。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述2維擴(kuò)展的上述導(dǎo)體層分別是板狀的導(dǎo)體層。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于:在與上述柱狀半導(dǎo)體垂直的面內(nèi)，矩陣狀地配置上述多個(gè)存儲(chǔ)串。
8. —種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括襯底；能夠電氣地進(jìn)行改寫(xiě)的串聯(lián)連接了多個(gè)存儲(chǔ)器單元的多個(gè)存儲(chǔ)串；經(jīng)由選擇晶體管被連接到上述存儲(chǔ)串的一端的位線(xiàn)，其中上述存儲(chǔ)串具備柱狀半導(dǎo)體；形成在上述柱狀半導(dǎo)體的周?chē)牡?一絕緣膜；形成在上述第一絕緣膜的周?chē)碾姾煞e蓄層；形成在上述電荷積蓄層的周?chē)牡诙^緣膜；形成在上述第二絕緣膜的周?chē)亩鄠€(gè)電極，共用，分別是在上述襯底上2維擴(kuò)展的導(dǎo)體層，在將上述襯底側(cè)的上述導(dǎo)體層作為第一導(dǎo)體層時(shí)，上述導(dǎo)體層的端部的上述位線(xiàn)方向的寬度分別滿(mǎn)足以下的公式第(k-l)導(dǎo)體層的端部的寬度>第k導(dǎo)體層的端部的寬度(k為2以上的自然數(shù))。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于進(jìn)而在與上述位線(xiàn)垂直的方向上，階梯狀地形成上述導(dǎo)體層的端部。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于上述導(dǎo)體層的上述位線(xiàn)方向的兩端部是階梯狀的。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)字線(xiàn)引出線(xiàn)。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)接觸孔。
13. 根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于在與上述柱狀半導(dǎo)體垂直的面內(nèi)，矩陣狀地配置上述多個(gè)存儲(chǔ)串。
14. 一種半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于包括在半導(dǎo)體襯底上形成導(dǎo)電性雜質(zhì)的擴(kuò)散區(qū)域，在上述半導(dǎo)體襯底上交替地形成多個(gè)絕緣膜和導(dǎo)體，在最上的導(dǎo)體膜上的存儲(chǔ)器區(qū)域中形成第一保護(hù)膜，在端部區(qū)域中形成第二保護(hù)膜，在上述存儲(chǔ)器區(qū)域的上述絕緣膜和上述導(dǎo)體上形成多個(gè)孔，在上述孔的表面形成第二絕緣膜，對(duì)位于上述孔的底部的上述第二絕緣膜進(jìn)行蝕刻，在上述孔中形成柱狀半導(dǎo)體，在上述笫二保護(hù)膜上形成光敏抗蝕膜，除去上述端部區(qū)域的上述導(dǎo)體，減薄上述光敏抗蝕膜，在上述減薄后，進(jìn)一步除去上述端部區(qū)域的上述導(dǎo)體，階梯狀地形成上述導(dǎo)體的端部。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于循環(huán)多次進(jìn)行上述減薄和蝕刻，階梯狀地形成上述導(dǎo)體的端部。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于進(jìn)而在與上述位線(xiàn)垂直的方向上，也階梯狀地形成上述導(dǎo)體層的端部。
17. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于上述導(dǎo)體層的上述位線(xiàn)方向的兩端部是階梯狀的。
18. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)字線(xiàn)引出線(xiàn)。
19. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在階梯狀地形成的上述導(dǎo)體層的端部分別配置多個(gè)接觸孔。
20. 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于在與上述柱狀半導(dǎo)體垂直的面內(nèi)，矩陣狀地配置上述多個(gè)存儲(chǔ)串。
全文摘要
本發(fā)明的半導(dǎo)體存儲(chǔ)裝置能夠密集地配置向字線(xiàn)的引出配線(xiàn)。本發(fā)明提供一種三維地層疊了存儲(chǔ)器單元的半導(dǎo)體存儲(chǔ)裝置。具備能夠電氣地進(jìn)行改寫(xiě)的串聯(lián)連接了多個(gè)存儲(chǔ)器單元的多個(gè)存儲(chǔ)串；經(jīng)由選擇晶體管被連接到存儲(chǔ)串的一端的位線(xiàn)，其中，上述存儲(chǔ)串具備柱狀半導(dǎo)體；形成在柱狀半導(dǎo)體的周?chē)牡谝唤^緣膜；形成在第一絕緣膜的周?chē)碾姾煞e蓄層；形成在電荷積蓄層的周?chē)牡诙^緣膜；形成在第二絕緣膜的周?chē)亩鄠€(gè)電極，存儲(chǔ)串的多個(gè)電極與其他的存儲(chǔ)串的多個(gè)電極被共用，分別是2維擴(kuò)展的導(dǎo)體層，導(dǎo)體層的端部分別在與位線(xiàn)平行的方向上形成為階梯狀。
文檔編號(hào)H01L21/8247GK101647114SQ20088001009
公開(kāi)日2010年2月10日 申請(qǐng)日期2008年4月3日 優(yōu)先權(quán)日2007年4月6日
發(fā)明者佐藤充, 木藤大, 田中啟安, 勝又龍?zhí)? 青地英明, 鬼頭杰 申請(qǐng)人:株式會(huì)社東芝