專利名稱：具有減小的觸發(fā)電壓的堆疊式靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
所揭示的實(shí)施例涉及ESD保護(hù)電路。
背景技術(shù)：
通常將靜電放電(ESD)保護(hù)電路稱作有源RC觸發(fā)式箝位電路，其可用以保護(hù)功 能電路使其免遭由靜電放電事件引起的具破壞性的高電壓。如果集成電路的兩個(gè)端子之 間的電壓由于ESD事件而以適當(dāng)速率增加，那么RC電路觸發(fā)并接通大型N溝道場(chǎng)效 晶體管(有時(shí)稱作"大FET")。所述大FET使ESD電流在所述兩個(gè)端子之間分流，并 將所述端子上的電壓箝位到對(duì)功能電路來說安全的電壓。盡管可堆疊多個(gè)此有源RC觸 發(fā)式箝位電路，但此些有源RC觸發(fā)式箝位電路一般用于電源電壓相對(duì)較低(例如，三 伏)的應(yīng)用中。如果此些堆疊式有源RC觸發(fā)式箝位電路將被用于具有(例如)二十伏 的較高電源電壓的應(yīng)用中，那么將可能必須使大FET不合需要地大，因?yàn)橛性碦C觸發(fā) 式箝位電路中的大FET是以正常傳導(dǎo)模式操作的。
如果將保護(hù)依靠相對(duì)較高的操作電源電壓操作的有源電路使其免遭ESD事件，那么 如此項(xiàng)技術(shù)中已知可使用硅控整流器(SCR)電路。遺憾的是，SCRESD保護(hù)電路在被 激活時(shí)具有可能低于相對(duì)較高的操作電源電壓的保持電壓。這是不合需要的。如果在正 常電路操作期間，受SCR ESD保護(hù)電路保護(hù)的電路的電源電壓端子上將出現(xiàn)較大電壓 瞬態(tài)(其并非歸因于ESD事件)，那么SCRESD保護(hù)電路可能嚙合并將電源電壓拉到有 源電路的操作電壓以下。因此一般必須提供某一裝置來防止在電源電壓端子上強(qiáng)加此些 較大電壓瞬態(tài)。必須提供此額外電路是不合需要的。
圖1 (現(xiàn)有技術(shù))是常規(guī)ESD保護(hù)電路1的電路圖，所述常規(guī)ESD保護(hù)電路1用 以保護(hù)依靠上文所描述的相對(duì)較大的操作電源電壓操作的功能電路。有時(shí)將ESD箝位電 路1稱作"柵極接地式NMOS" (GGMOS或GGNMOS)保護(hù)電路，因?yàn)镹溝道場(chǎng)效 晶體管2到4中的每一者的柵極耦合到所述晶體管的源極。圖2是圖1的電路的簡(jiǎn)化橫 截面圖。在ESD事件下，三個(gè)晶體管2到4以驟回(snap-back)或寄生雙極模式傳導(dǎo)， 使得ESD電流從VCC電源電壓端子5傳導(dǎo)穿過晶體管2、穿過晶體管3、穿過晶體管4并到達(dá)接地端子6。
圖3 (現(xiàn)有技術(shù))是圖3的GGMOS保護(hù)電路的級(jí)中的一者的橫截面圖。在較高電壓條件下，反向偏壓的漏極7到主體8的耗盡區(qū)上的電場(chǎng)增加到雪崩擊穿機(jī)構(gòu)產(chǎn)生變化電荷載流子的點(diǎn)。這些載流子產(chǎn)生流到寄生雙極NPN晶體管9的基極中的電流。寄生晶體管9的N型集極是N+型漏極7。寄生晶體管9的N型發(fā)射極是N+型源極10。 P-型基極是N溝道場(chǎng)效晶體管的主體8的P型材料。圖3中用雙極晶體管符號(hào)來描繪寄生晶體管9?；鶚O電流接通雙極晶體管，所述雙極晶體管又致使較大的集極電流流過漏極到主體結(jié)。此電流用以促成必要的基極電流維持寄生晶體管的基極到發(fā)射極結(jié)的正向偏壓。因此，鑒于需要較高的漏極到源極電壓(稱為觸發(fā)電壓)來起始雙極晶體管傳導(dǎo)，一旦被起始，雙極晶體管傳導(dǎo)就維持，除非漏極到源極電壓降落到較低電壓(稱為保持電壓)以F。通常將晶體管接通和傳導(dǎo)的此特征稱作"驟回"。
堆疊三個(gè)此GGMOS電路(例如在圖1的電路中)使觸發(fā)電壓和保持電壓中的每一者以所堆疊電路的數(shù)目倍增。圖1的電路因此具有是圖3的單級(jí)電路的觸發(fā)電壓的三倍的觸發(fā)電壓。圖1的電路因此具有是圖3的單級(jí)電路的保持電壓的三倍的保持電壓。遺憾的是，圖1的堆疊式電路的經(jīng)倍增的觸發(fā)電壓可能太高以致在圖1的ESD保護(hù)電路觸發(fā)并執(zhí)行其電流分流功能之前對(duì)將受保護(hù)的功能電路造成損壞。
圖4 (現(xiàn)有技術(shù))是具有較低觸發(fā)電壓的ESD保護(hù)電路的圖。有時(shí)將ESD保護(hù)電路稱作柵極驅(qū)動(dòng)式NMOS (GDNMOS)電路或柵極耦合式NMOS (GCNMOS)電路。如圖4中所說明，電阻器11安置在柵極12與源極13之間。所述結(jié)構(gòu)具有電容14 (例如晶體管的固有的漏極到柵極疊加電容)。在ESD事件期間，漏極24上的電壓的快速上升通過電容14耦合到柵極12,且電阻器11上的電流產(chǎn)生柵極到源極電壓。此柵極到源極電壓引起溝道形成于柵極12下方，且允許某一量的表面電流15從漏極24流動(dòng)。電流15用以減小所述電路的觸發(fā)電壓。對(duì)于關(guān)于此效應(yīng)的額外信息，請(qǐng)見1)朱利安-志良-陳(Julian Zhiliang Chen)等人的"亞微米CMOS工藝中的柵極驅(qū)動(dòng)式NMOS ESD保護(hù)電路的設(shè)計(jì)方法和優(yōu)化(Design Methodology and Optimization of Gate-Driven NMOSESD Protection Circuits In Submicron CMOS Processes) " (IEEE電子器件匯刊(IEEETransactions on Electron Devices),第45巻，第12期，第2448到2456頁(1998年12月))；以及2)第5,982,217號(hào)美國(guó)專利；3)第5,838,146號(hào)美國(guó)專利；以及4)第5,631,793號(hào)美國(guó)專利。在需要比由單個(gè)級(jí)所提供的保持電壓和觸發(fā)電壓大的保持電壓和觸發(fā)電壓的情況下，可堆疊圖4的電路。圖5 (現(xiàn)有技術(shù))說明具有三個(gè)級(jí)16到18的常規(guī)堆疊式GCMOS ESD保護(hù)電路。

發(fā)明內(nèi)容
一種堆疊式柵極耦合N溝道場(chǎng)效晶體管(GCNFET)靜電放電(ESD)保護(hù)電路涉及多個(gè)級(jí)的堆疊。每一級(jí)具有一NFET，所述NFET的主體耦合到其源極。電阻器耦合在NFET的柵極與源極之間。在一個(gè)實(shí)例中，存在三個(gè)級(jí)，且每一級(jí)在其自己的深N阱中與其它級(jí)隔離。提供從電源電壓節(jié)點(diǎn)(例如，電源電壓端子VCC)到每一級(jí)中的NFET的柵極的電流路徑，使得在ESD事件期間，電流將流過所述級(jí)的電阻器，且以減小的觸發(fā)電壓引起所述級(jí)的觸發(fā)。在一個(gè)實(shí)施例中，通過另一 NFET級(jí)與電源電壓節(jié)點(diǎn)隔離的NFET級(jí)具有相關(guān)聯(lián)的電容結(jié)構(gòu)。所述電容結(jié)構(gòu)可(例如)為高電壓二極管或金屬-絕緣體-金屬電容器(MIMCAP)，或其它合適的結(jié)構(gòu)。所述電容結(jié)構(gòu)的一個(gè)板耦合到電壓供應(yīng)節(jié)點(diǎn)，而所述電容結(jié)構(gòu)的另一個(gè)板耦合到NFET的柵極。在ESD事件的瞬態(tài)條件期間，電流從電源電壓節(jié)點(diǎn)流經(jīng)電容結(jié)構(gòu)并到達(dá)柵極，且接著流過電阻器。電阻器上的電流增加了 NFET的柵極到源極電壓(Vgs)，且減小了所述級(jí)的觸發(fā)電壓。新穎的堆疊式GCNFETESD保護(hù)電路的一個(gè)具體實(shí)例具有大于十五伏的保持電壓，且還具有比所述保持電壓高不到百分之二十的觸發(fā)電壓。保持電壓(例如，20伏)近似且不小于正受GCNFETESD保護(hù)電路保護(hù)的功能電路的正常操作電源電壓(例如，18.0伏)。GCNFETESD保護(hù)電路和功能電路被集成到同一集成電路上。
上述內(nèi)容是概述且因此必然含有對(duì)細(xì)節(jié)的簡(jiǎn)化、概括和省略；因此，所屬領(lǐng)域的技術(shù)人員將了解，所述概述只是說明性的且無意加以限制。如僅由權(quán)利要求書界定的本文所描述的裝置和/或工藝的其它方面、發(fā)明性特征和優(yōu)勢(shì)將在本文所陳述的非限制性詳細(xì)描述中變得顯而易見。


圖l和圖2 (現(xiàn)有技術(shù))是常規(guī)ESD保護(hù)電路的圖，所述常規(guī)ESD保護(hù)電路有時(shí)被稱作"柵極接地式NMOS"(GGMOS) ESD保護(hù)電路。圖3 (現(xiàn)有技術(shù))說明圖1的GGMOS電路的一部分。
圖4 (現(xiàn)有技術(shù))是ESD保護(hù)電路的圖，所述ESD保護(hù)電路有時(shí)被稱作柵極驅(qū)動(dòng)式NMOS (GDNMOS)電路或柵極耦合式NMOS (GCNMOS)電路。圖5 (現(xiàn)有技術(shù))說明具有三個(gè)級(jí)的現(xiàn)有技術(shù)堆疊式ESD保護(hù)電路。圖6是根據(jù)一個(gè)新穎方面的堆疊式GCNFET ESD保護(hù)電路的圖。圖7是圖6的堆疊式GCNFETESD保護(hù)電路的簡(jiǎn)化示意圖。
9圖8是說明圖6的堆疊式GCNFET ESD保護(hù)電路的操作的圖。圖9是圖6的堆疊式GCNFET ESD保護(hù)電路的TLP I-V曲線。
圖10是展示圖6的堆疊式GCNFET ESD保護(hù)電路中的NFET的柵極到源極電壓(Vgs)曲線的曲線圖。
圖11是圖6的堆疊式GCNFET ESD保護(hù)電路的NFET中的一者的經(jīng)簡(jiǎn)化的自頂向下布局圖。
圖12是圖6的堆疊式GCNFETESD保護(hù)電路的電容結(jié)構(gòu)中的一者的經(jīng)簡(jiǎn)化的自頂向下布局圖。
圖13是根據(jù)一個(gè)新穎方面的方法的流程圖。圖14是堆疊式GCNFET ESD保護(hù)電路的第二實(shí)施例的圖。圖15是堆疊式GCNFET ESD保護(hù)電路的第三實(shí)施例的圖。圖16是堆疊式GCNFET ESD保護(hù)電路的第四實(shí)施例的圖。
具體實(shí)施例方式
圖6是根據(jù)一個(gè)新穎方面的堆疊式柵極耦合N溝道場(chǎng)效晶體管(GCNFET)靜電放電(ESD)保護(hù)電路IOO的簡(jiǎn)化電路圖。GCNFET ESD保護(hù)電路IOO是集成電路101的一部分，且保護(hù)作為集成電路101的部分的其它功能電路(未圖示)。GCNFET ESD保護(hù)電路IOO具有三個(gè)級(jí)150、 151和152。 GCNFET ESD保護(hù)電路IOO包括第一電源電壓端子102、第二電源電壓端子103、第一N溝道場(chǎng)效晶體管(NFET) 104、第二 NFET105、第三NFET 106、第一電阻器107、第二電阻器108、第三電阻器109、第一電容結(jié)構(gòu)110以及第二電容結(jié)構(gòu)III。 NFET 104到106是一定大小(W/L=200微米/0.7微米)的六伏晶體管，且使用三阱工藝制成。在圖6的具體電路中，電容結(jié)構(gòu)IIO和111是高電壓二極管且具有0.1微微法拉的電容。電阻器107到109是多晶硅電阻器，且每一者具有100k歐姆的電阻。集成電路101的第一電源電壓總線(VCC總線)112是等電位節(jié)點(diǎn)113。節(jié)點(diǎn)113耦合到第一 NFET 104的漏極，且還耦合到第一電源電壓端子102。類似地，集成電路101的第二電源電壓總線(GND總線)114是等電位節(jié)點(diǎn)115。節(jié)點(diǎn)115耦合到第三NFET106的源極，且還耦合到第二電源電壓端子103。功能電路(未圖示)可依靠VCC總線112來供電，在本實(shí)例中，所述VCC總線112在正常操作條件下承載十八伏。在本實(shí)例中，端子102和103是集成電路101的接合襯墊。
圖7是圖6的GCNFET ESD保護(hù)電路100的簡(jiǎn)化圖。第一 NFET 104安置在P阱116中。P阱U6又延伸到N型阱117中。N型阱117包括深N阱植入部分U8和較淺的N阱植入部分119。使用遠(yuǎn)端P+接觸區(qū)將P阱耦合到第一 NFET 104的源極(如圖7中示意性地說明)。類似地，第二NFET105安置在具有遠(yuǎn)端P+接觸區(qū)的P阱120中。P阱120又延伸到N型阱121中。N型阱121包括深N阱植入部分122和較淺的N阱植入部分123。第一NFET和第二NFET因此在單獨(dú)的N阱中被隔離。第三NFET 106在其自己的單獨(dú)N阱中可或可不與其它兩個(gè)NFET隔離。在所說明的具體實(shí)例中，第三NFET106未被隔離，且并不具有其自己的單獨(dú)N阱。
圖6的二極管符號(hào)124表示第一NFET 104的隔離結(jié)構(gòu)的P阱116到N阱117的結(jié)。圖6的二極管符號(hào)125表示N阱117到P型襯底126的結(jié)。線143指示NFET 104的深N阱連接到NFET 104的源極。圖6的二極管符號(hào)127表示第二 NFET 105的隔離結(jié)構(gòu)的P阱120到N阱121的結(jié)。圖6的二極管符號(hào)128表示N阱121到P型襯底126的結(jié)。線144指示NFET 105的深N阱連接到NFET 105的源極。
圖8說明圖7的GCNFET ESD保護(hù)電路100的操作。電容器符號(hào)132表示第一 NFET104的漏極到柵極疊加電容。在ESD條件期間，當(dāng)VCC端子102與GND端子103之間的電壓快速上升時(shí)，經(jīng)反向偏壓的漏極區(qū)域129到主體區(qū)130的耗盡區(qū)生長(zhǎng)，且所述耗盡區(qū)上的電場(chǎng)增加。電容132將節(jié)點(diǎn)113耦合到NFET 104的柵極133。在足夠的泄漏電流流過漏極到主體的耗盡區(qū)以接通寄生NPN雙極晶體管131之前，電流134在從節(jié)點(diǎn)113、穿過電容132且穿過電阻器107到達(dá)節(jié)點(diǎn)135的第一電流路徑中流動(dòng)。所述第--電流路徑實(shí)際上從節(jié)點(diǎn)135更進(jìn)一步延伸到第二端子103。所有柵極到源極電壓均被上拉，且因此所有三個(gè)NFET級(jí)150到152被接通，且漏極到源極電流在每一 NFET中流動(dòng)。具體地說，待接通的第一級(jí)是級(jí)152,級(jí)152下拉第二級(jí)151的NFET 105的源極，而電容結(jié)構(gòu)110上拉柵極，從而致使第二級(jí)151接通。同樣，NFET 104的源極被傳導(dǎo)級(jí)152和151下拉，而NFET 104的柵極到漏極疊加電容相對(duì)于NFET 104的源極而將NFET 104的柵極拉為正，從而使第一級(jí)150接通。
在此第一電流路徑中流過電阻器107的電流134 (見圖8)使NFET 104的柵極到源極電壓增加。所述增加的柵極到源極電壓引起淺溝道形成于柵極130下方，且允許某一量的電流136流過耗盡區(qū)。電流136促成接通寄生NPN雙極晶體管131所需的種子電流?？偡N子電流因此并非僅涉及漏極到主體泄漏電流(如在不存在電阻器107的情況下將為所述情形)，而是總種子電流包括漏極到主體泄漏電流以及MOSFET溝道表面電流136。由于電阻器107上的電壓，與不存在電阻器107的情況下將產(chǎn)生的情形相比，寄生NPN雙極晶體管131較早地且在較低的節(jié)點(diǎn)113到節(jié)點(diǎn)135的電壓下"觸發(fā)"。涉及第一 NFET 104的第一級(jí)150因此在約7.5伏(節(jié)點(diǎn)113與節(jié)點(diǎn)135之間)下觸發(fā)，雙極晶體管131接通并使集極電流增加，使得漏極電流增加。由于漏極電流增加，NFET 上的漏極到源極電壓減小(或"驟回")，使得漏極到源極電壓被保持在"保持電壓"。 NFET 104的保持電壓約為6.5伏。流經(jīng)NFET 104的所有電流(包括流經(jīng)NFET結(jié)構(gòu)的 寄生雙極晶體管的電流)均被說成流"經(jīng)"NFET104。
涉及NFET 105的第二級(jí)151以與第一級(jí)150的操作方式幾乎相同的方式操作，因 為觸發(fā)電壓是通過致使電流137在ESD事件期間在第二電流路徑中流過電阻器108而減 小的。此第二電流在第二NFET 105中產(chǎn)生柵極到源極電壓，所述柵極到源極電壓又引 起淺溝道形成于柵極138下方，從而允許表面電流139流過漏極到主體耗盡區(qū)。如在第 一級(jí)150的情況下，此電流139促成接通寄生NPN雙極晶體管140所需的種子電流。 然而，在第二級(jí)151的情況下，耦合電容結(jié)構(gòu)110,使得在ESD事件的AC瞬態(tài)條件下， 電流137可在從節(jié)點(diǎn)113、穿過電容結(jié)構(gòu)110、到達(dá)第二 NFET 105的柵極節(jié)點(diǎn)且接著穿 過電阻器108的第二電流路徑中流動(dòng)。所述第二電流路徑實(shí)際上從電阻器108更進(jìn)一步 延伸穿過級(jí)152并到達(dá)第二端子103。電容結(jié)構(gòu)IIO提供從節(jié)點(diǎn)113到電阻器108的第 二電流路徑。
要不是第三NFET未安置在隔離深N阱中，第三NFET 106就像第二 NFET 105被 連接那樣被連接了。因此，耦合電容結(jié)構(gòu)lll，使得在ESD事件的AC瞬態(tài)條件下，電 流141可在穿過電容結(jié)構(gòu)111、到達(dá)第三NFET 106的柵極節(jié)點(diǎn)且接著穿過電阻器109 的第三電流路徑中流動(dòng)。電容結(jié)構(gòu)111提供從節(jié)點(diǎn)113到電阻器109的第三電流路徑。 電阻器109上的電流141在第三NFET 106上產(chǎn)生柵極到源極電壓，其致使表面電流142 流動(dòng)。因此通過與減小第二級(jí)和第一級(jí)的觸發(fā)電壓相同的機(jī)制來減小第三級(jí)152的觸發(fā) 電壓。在電路中具有電容結(jié)構(gòu)IIO和111的情況下，每一級(jí)的觸發(fā)電壓約為7.5伏，而 如果未提供電容結(jié)構(gòu)110和111，那么每一級(jí)的觸發(fā)電壓將約為11.5伏。
相比之下，在圖5 (現(xiàn)有技術(shù))的常規(guī)電路中，不存在供電流在ESD事件期間流過 電阻器19的實(shí)質(zhì)電流路徑。在圖5的常規(guī)電路中，在巳觸發(fā)第一級(jí)16之前，不存在供 來自端子20的電流經(jīng)過第一級(jí)16并到達(dá)第二級(jí)17的NFET的漏極的途徑。因此，盡 管存在電阻器19，但電阻器19上不存在實(shí)質(zhì)電流，且第二級(jí)17中未形成足以通過引入 電流(例如圖4中的電流15)而致使第二級(jí)在減小的觸發(fā)電壓下觸發(fā)的柵極到源極電壓。 第三級(jí)18是以與連接第二級(jí)17相同的方式連接。第三級(jí)18的觸發(fā)電壓因此類似地并 未由于電流(例如圖4中的電流15)的引入而減小。此外，在觸發(fā)第二級(jí)17和第三級(jí) 18之前，第一級(jí)16的NFET的源極與接地端子21隔離。因此，也不存在越過第一級(jí) 16的電阻器22到達(dá)接地端子21的實(shí)質(zhì)電流流動(dòng)。因此，盡管第一級(jí)16中存在電阻器22,但第一級(jí)16的觸發(fā)電壓也未由于電流(例如圖4中的電流15)的引入而減小。電 阻器22、 19和23對(duì)圖5的電路的觸發(fā)電壓具有很小的影響或不具有影響。
圖9是圖6的堆疊式GCNFETESD保護(hù)電路IOO的TLP (傳輸線脈沖)I-V曲線。 圖9中的每一測(cè)量結(jié)果是針對(duì)被供應(yīng)到端子102上的一百納秒脈沖的。所述脈沖的電壓 量值確定測(cè)量標(biāo)記沿水平軸的放置。在脈沖的開始確定測(cè)量標(biāo)記沿垂直軸的放置之后， 在七十納秒與九十納秒之間對(duì)流經(jīng)ESD保護(hù)電路100的電流求平均值。TLPI-V曲線指 示ESD保護(hù)電路100具有22.6伏的觸發(fā)電壓VTRIG,如與約為34.5伏的觸發(fā)電壓(其 將會(huì)為不提供電容結(jié)構(gòu)110和111的情況下的觸發(fā)電壓)相比。TLP I-V曲線指示ESD 保護(hù)電路100具有20.3伏的保持電壓VHOLD。 VCC電源電壓在此實(shí)例中具有18.0伏 的最大值。20.3伏的保持電壓近似但不小于或等于正常VCC電源電壓，且22.6伏的觸 發(fā)電壓比正常VCC操作電源電壓高相對(duì)較小但充裕的容限(約四伏)。有利的是， GCNFET ESD保護(hù)電路100對(duì)ESD電流進(jìn)行分流，使得觸發(fā)電壓比保持電壓高不到百 分之二十，且保持電壓大于十五伏。
圖IO是展示圖6的三個(gè)NFET 104到106的柵極到源極電壓(Vgs)曲線的圖。注 意，在20.3保持電壓下，第一NFET104、第二 NFET 105和第三NFET 106上的柵極到 源極電壓分別為1.45伏、1.9伏和1.9伏。圖10的曲線可用以定電容結(jié)構(gòu)IIO和111的 電容的大小，且用以定電阻器108和109的電阻的大小。Vgs曲線在約22伏處的上升是 由于電容結(jié)構(gòu)lll在模擬器的二極管模型中達(dá)到其雪崩擊穿電壓。通常，對(duì)于最頂部的 NFET 104來說，用于最佳碰撞電離的柵極到源極電壓約為1.5伏到2.0伏。電阻器107 到109的大小因此被定為足夠大以使柵極到源極電壓(Vgs)在ESD事件期間將為1.5 伏，但被定為足夠小以使NFET 104到106在正常電路操作期間將被斷開。將電容結(jié)構(gòu) 110和111的電容的大小定為在端子102在100納秒內(nèi)從零伏上跳到保持電壓(20.3伏) 時(shí)允許足夠的電流將第一、第二和第三NFET104到106的柵極到源極電壓(Vgs)拉到 1.5伏的值。如果以此方式來定電容結(jié)構(gòu)IIO和111的大小，那么溝道電流136、 139和 141將流經(jīng)串聯(lián)連接的NFET 104到106,而所述NFET的漏極場(chǎng)將處于準(zhǔn)許強(qiáng)勁的撞擊 電離電流流到NFET主體中且最終觸發(fā)串聯(lián)連接的NFET的較高值。
圖11是NFET104到106中的一者的簡(jiǎn)化布局圖。指定為N+活性的區(qū)域是深N阱 的N+擴(kuò)散區(qū)域。這是爭(zhēng)個(gè)正方形區(qū)。未展示N阱內(nèi)的P阱，但P阱具有類似但稍大的 形狀。在形成這些正方形阱區(qū)之后，將多晶硅層沉積在所述結(jié)構(gòu)上，并使所述多晶硅層 圖案化以留下圖11中所描繪的兩個(gè)平行延伸的垂直條狀物。接著沉積并圖案化光致抗 蝕劑，以形成用以"阻礙"隨后的自對(duì)準(zhǔn)硅化物處理工藝的光致抗蝕劑方塊(稱為"自對(duì)準(zhǔn)硅化物塊")。不受所述塊保護(hù)且未覆蓋有場(chǎng)氧化物的硅區(qū)域經(jīng)自對(duì)準(zhǔn)硅化物處理 以促進(jìn)與源極、柵極和漏極區(qū)中的下伏的N+硅形成良好接觸。如圖ll中所說明，源極 區(qū)的表面的大部分經(jīng)自對(duì)準(zhǔn)硅化物處理，且漏極的一部分經(jīng)自對(duì)準(zhǔn)硅化物處理。從柵極 指狀物向內(nèi)延伸到中央漏極的經(jīng)自對(duì)準(zhǔn)硅化物處理的部分的區(qū)域構(gòu)成嵌入式鎮(zhèn)流電阻。 形成觸點(diǎn)(小黑方塊列)，且接著將金屬層沉積在整個(gè)結(jié)構(gòu)上。使所述金屬層圖案化以 形成三塊板。在圖11的圖中，所述金屬板的邊界由三條粗矩形線(標(biāo)記為"金屬1") 指示。
圖12是電容結(jié)構(gòu)110到111中的一者的簡(jiǎn)化布局圖。在圖12的實(shí)例中，電容結(jié)構(gòu) 是高壓二極管。P阱形成于N阱內(nèi)。P阱的邊界由圖12中的虛線方框指示。二極管的結(jié) 是P阱(陽極)與N阱(陰極)之間的結(jié)。陰極的接觸部分經(jīng)自對(duì)準(zhǔn)硅化物處理。將陽 極稱作電容結(jié)構(gòu)的一個(gè)板，而將陰極稱作電容結(jié)構(gòu)的另一個(gè)板。
圖13是說明根據(jù)一個(gè)新穎方面的方法200的簡(jiǎn)化流程圖。方法200涉及提供堆疊 式GCNFETESD保護(hù)裝置的步驟(步驟201)，所述堆疊式GCNFET ESD保護(hù)裝置具有 比保持電壓高不到百分之二十的觸發(fā)電壓。在一個(gè)實(shí)例中，此步驟201通過以下步驟來 實(shí)現(xiàn)1)提供第一電流路徑，藉此第一電流在ESD事件期間流過第一電阻器(子步驟 202)。此電阻器的實(shí)例是圖6的電阻器107。所述電阻器上的此電流增加了第一級(jí)的 NFET的柵極到源極電壓，從而起始第一級(jí)的觸發(fā)2)提供第二電流路徑，藉此第二電 流在ESD事件期間流過第二電阻器(子步驟203)。此電阻器的實(shí)例是圖6的電阻器108。 所述電阻器上的此電流增加了第二級(jí)的NFET的柵極到源極電壓，從而起始第二級(jí)的觸 發(fā)。使堆疊式GCNFET ESD保護(hù)電路100的每一級(jí)與不提供第一電流路徑和第二電流 路徑的情況下將會(huì)產(chǎn)生的情形相比在較低的觸發(fā)電壓下觸發(fā)。通過堆疊若干個(gè)級(jí)，使保 持電壓大于十五伏。結(jié)果是總GCNFET ESD保護(hù)電路100具有比所述電路的保持電壓 大不到百分之二十的觸發(fā)電壓，且保持電壓大于十五伏。
圖14是堆疊式GCNFET ESD保護(hù)電路300的第二實(shí)施例的圖，其中電容結(jié)構(gòu)301 和302是專用電容器結(jié)構(gòu)而不是如圖6的實(shí)施例中的二極管。專用電容器結(jié)構(gòu)可(例如) 為使用同一金屬層中的兩個(gè)平行延伸的金屬片之間的側(cè)壁電容的橫向金屬-絕緣體-金屬 電容器(MIMCAP)。電容結(jié)構(gòu)中的平行延伸的金屬片之間的空間被所沉積的絕緣體占 據(jù)。還可通過使用兩個(gè)鄰近金屬層且使所述兩個(gè)金屬層之間的電介質(zhì)變薄來實(shí)現(xiàn)所述電 容器。使用特殊的遮蔽層來選擇性地制成所述兩個(gè)金屬層之間的較薄的層間電介質(zhì)。
圖15是堆疊式GCNFET ESD保護(hù)電路400的第三實(shí)施例的圖。在此實(shí)施例中，第 一 NFET和第二 NFET的深N阱耦合到相應(yīng)NFET的漏極。第一 NFET 402的深N阱401
14耦合到第一NFET的漏極。第二NFET404的深N阱403耦合到第二NFET的漏極。這 不同于圖6的電路(其中深N阱連接到相應(yīng)NFET的源極)。
圖16是堆疊式GCNFETESD保護(hù)電路500的第四實(shí)施例的圖。在此實(shí)施例中，第 一、第二和第三NFET501到503安置在一個(gè)共用深N阱504中。此共用N阱504耦合 到第一電壓供應(yīng)節(jié)點(diǎn)505。
盡管上文出于指導(dǎo)目的而描述某些具體實(shí)施例，但本專利文獻(xiàn)的教示具有一般適用 性且不限于上文所描述的具體實(shí)施例。堆疊式GCNFETESD保護(hù)電路無需具有三個(gè)級(jí)， 而是可具有兩個(gè)級(jí)或三個(gè)以上級(jí)。因此，在不脫離下文所陳述的權(quán)利要求書的范圍的情
況下，可實(shí)踐對(duì)所描述的具體實(shí)施例的各種特征的各種修改、改用和組合。
權(quán)利要求
1.一種電路，其包含第一電壓供應(yīng)節(jié)點(diǎn)；第一N溝道場(chǎng)效晶體管(NFET)，其具有漏極、柵極、源極和主體，其中所述主體耦合到所述源極，其中所述第一NFET的所述漏極耦合到所述第一供應(yīng)節(jié)點(diǎn)；第一電阻器，其具有第一引線和第二引線，其中所述第一電阻器的所述第一引線耦合到所述第一NFET的所述柵極，且其中所述第一電阻器的所述第二引線耦合到所述第一NFET的所述源極；第二(NFET)，其具有漏極、柵極、源極和主體，其中所述主體耦合到所述源極；第二電阻器，其具有第一引線和第二引線，其中所述第二電阻器的所述第一引線耦合到所述第二NFET的所述柵極，且其中所述第二電阻器的所述第二引線耦合到所述第二NFET的所述源極；以及第一電容結(jié)構(gòu)，其具有第一引線和第二引線，其中所述第一電容結(jié)構(gòu)取自由以下各項(xiàng)組成的群組二極管、金屬-絕緣體-金屬電容器(MIMCAP)、場(chǎng)絕緣體電容器、柵極-絕緣體-半導(dǎo)體電容器，其中所述第一電容結(jié)構(gòu)的所述第一引線耦合到所述第一電壓供應(yīng)節(jié)點(diǎn)，其中所述第一電容結(jié)構(gòu)經(jīng)耦合以供應(yīng)在ESD事件期間流經(jīng)所述第二電阻器的電流。
2. 根據(jù)權(quán)利要求1所述的電路，其中所述第一電容結(jié)構(gòu)的所述第二引線耦合到所述第 二電阻器的所述第一引線。
3. 根據(jù)權(quán)利要求1所述的電路，其進(jìn)一步包含第二電壓供應(yīng)節(jié)點(diǎn)，其中在所述ESD事件期間，電流在從所述第一電壓供應(yīng)節(jié) 點(diǎn)、穿過所述第一NFET、穿過所述第二NFET并到達(dá)所述第二電壓供應(yīng)節(jié)點(diǎn)的電 流路徑中流動(dòng)。
4. 根據(jù)權(quán)利要求3所述的電路，其進(jìn)一步包含第三NFET，其具有漏極、柵極、源極和主體，其中所述主體耦合到所述源極； 第三電阻器，其具有第一引線和第二引線，其中所述第三電阻器的所述第一引線 耦合到所述第三NFET的所述柵極，且其中所述第三電阻器的所述第二引線耦合到所述第三NFET的所述源極；以及第二電容結(jié)構(gòu)，其具有第一引線和第二引線，其中所述第二電容結(jié)構(gòu)取自由以下 各項(xiàng)組成的群組二極管、金屬-絕緣體-金屬電容器(MIMCAP)、場(chǎng)絕緣體電容 器、柵極-絕緣體-半導(dǎo)體電容器，其中所述第二電容結(jié)構(gòu)的所述第一引線耦合到所 述第一電壓供應(yīng)節(jié)點(diǎn)，其中所述第二電容結(jié)構(gòu)的所述第二引線耦合到所述第三電阻 器的所述第一引線。
5. 根據(jù)權(quán)利要求l所述的電路，其進(jìn)一步包含第一N阱；第一P阱，其延伸到所述第一N阱中，其中所述第一 NFET的所述主體是所述 第一P阱的一部分 第二N阱；以及第二P阱，其延伸到所述第二N阱中，其中所述第二NFET的所述主體是所述 第二P阱的一部分。
6. 根據(jù)權(quán)利要求5所述的電路，其中所述第一 N阱耦合到所述第一 NFET的所述源 極，且其中所述第二 N阱耦合到所述第二 NFET的所述源極。
7. 根據(jù)權(quán)利要求5所述的電路，其中所述第一 N阱耦合到所述第一 NFET的所述漏 極，且其中所述第二 N阱耦合到所述第二 NFET的所述漏極。
8. 根據(jù)權(quán)利要求1所述的電路，其中所述第一 N阱耦合到所述第一電壓供應(yīng)節(jié)點(diǎn)， 且其中所述第二 N阱耦合到所述第一 N阱。
9. 根據(jù)權(quán)利要求l所述的電路，其進(jìn)一步包含共用N阱；第一P阱，其延伸到所述共用N阱中，其中所述第一NFET的所述主體是所述 第一P阱的一部分；以及第二P阱，其延伸到所述共用N阱中，其中所述第二 NFET的所述主體是所述 第二P阱的一部分。
10. 根據(jù)權(quán)利要求1所述的電路，其中所述電路具有觸發(fā)電壓，且其中所述電路具有保 持電壓，其中所述保持電壓大于十五伏，且其中所述觸發(fā)電壓比所述保持電壓高不 到百分之二十。
11. 一種方法，其包含提供第一 N溝道場(chǎng)效晶體管(NFET),所述第一 NFET具有漏極、源極、柵極 和主體，其中所述主體耦合到所述源極，其中第一電阻器具有耦合到所述柵極的第 一引線，且其中所述第一電阻器具有耦合到所述源極的第二引線；提供第二NFET，所述第二NFET具有漏極、源極、柵極和主體，其中所述第二 NFET的所述主體耦合到所述第二 NFET的所述源極，其中第二電阻器具有耦合到 所述第二 NFET的所述柵極的第一引線，其中所述第二電阻器具有耦合到所述第二 NFET的所述源極的第二引線，其中所述第二 NFET的所述漏極耦合到所述第一 NFET的所述源極；提供穿過所述第一電阻器的第一電流路徑，使得在ESD事件期間，第--電流在 所述第一電流路徑中流過所述第一電阻器；以及提供穿過所述第二電阻器的第二電流路徑，使得在所述ESD事件期間，第二電 流在所述第二電流路徑中流過所述第二電阻器。
12. 根據(jù)權(quán)利要求11所述的方法，其中所述第一電流路徑從電源電壓節(jié)點(diǎn)延伸穿過漏 極到柵極電容，且穿過所述第一電阻器到達(dá)所述第二NFET的所述漏極，且其中所 述第二電流路徑從所述電源電壓節(jié)點(diǎn)延伸穿過電容結(jié)構(gòu)，且穿過所述第二電阻器。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述電容結(jié)構(gòu)取自由以下各項(xiàng)組成的群組二 極管、金屬-絕緣體-金屬電容器(MIMCAP)、場(chǎng)絕緣體電容器、柵極-絕緣體-半導(dǎo) 體電容器。
14. 一種方法，其包含提供堆疊式柵極耦合N溝道場(chǎng)效晶體管(GCNFET)靜電放電(ESD)保護(hù)電路， 其中所述堆疊式GCNFET ESD保護(hù)電路具有觸發(fā)電壓和保持電壓，其中所述觸發(fā) 電壓比所述保持電壓高不到百分之二十，且其中所述保持電壓大于十五伏。
15.根據(jù)權(quán)利要求14所述的方法，其中至少部分地通過以下步驟來實(shí)現(xiàn)比所述保持電 壓高不到百分之二十的所述觸發(fā)電壓提供穿過第一電阻器的第一電流路徑，使得在ESD事件期間，第-一電流流經(jīng)所 述第一電流路徑并增加第一N溝道場(chǎng)效晶體管(NFET)的柵極到源極電壓；以及提供穿過第二電阻器的第二電流路徑，使得在所述ESD事件期間，第二電流流 經(jīng)所述第二電流路徑并增加第二 NFET的柵極到源極電壓，其中所述第二 NFET的 漏極耦合到所述第一 NFET的源極。
16. —種集成電路，其包含第一電源電壓節(jié)點(diǎn)； 第二電源電壓節(jié)點(diǎn)；以及用于在ESD事件期間使從所述第一電源電壓節(jié)點(diǎn)到所述第二電源電壓節(jié)點(diǎn)的靜 電放電(ESD)電流分流的裝置，其中所述裝置具有大于十五伏的保持電壓，且其 中所述裝置具有比所述保持電壓高不到百分之二十的觸發(fā)電壓。
17. 根據(jù)權(quán)利要求16所述的集成電路，其進(jìn)一步包含功能電路，其由所述裝置保護(hù)而免遭所述ESD事件，其中所述功能電路依靠所述第一電源電壓節(jié)點(diǎn)供電，且其中在所述功能電路的正常操作期間，所述第一電源 電壓節(jié)點(diǎn)與所述第二電源電壓節(jié)點(diǎn)之間存在大于十五伏的電源電壓。
18. 根據(jù)權(quán)利要求16所述的集成電路，其中所述第一電源電壓節(jié)點(diǎn)耦合到所述集成電 路的第一端子，且其中所述第二電源電壓節(jié)點(diǎn)耦合到所述集成電路的第二端子。
19. 根據(jù)權(quán)利要求16所述的集成電路，其中所述裝置是堆疊式柵極耦合N溝道場(chǎng)效晶 體管(GCNFET)靜電放電(ESD)保護(hù)電路。
20. 根據(jù)權(quán)利要求19所述的集成電路，其中所述用于分流的裝置包含用于從所述第一電源電壓節(jié)點(diǎn)傳導(dǎo)第一電流且穿過第一電阻器，使得第一 N溝 道場(chǎng)效晶體管(NFET)的柵極到源極電壓在所述ESD事件期間增加，從而起始第 一級(jí)的驟回的裝置，其中所述第一級(jí)包括所述第一NFET;以及用于從所述第一電源電壓節(jié)點(diǎn)傳導(dǎo)第二電流且穿過第二電阻器，使得第二 NFET的柵極到源極電壓在所述ESD事件期間增加，從而起始第二級(jí)的驟回的裝置，其 中所述第二級(jí)包括所述第二 NFET，其中所述第一級(jí)和所述第二級(jí)是所述堆疊式柵 極耦合N溝道場(chǎng)效晶體管(GCNFET)靜電放電(ESD)保護(hù)電路的級(jí)。
全文摘要
本發(fā)明提供一種堆疊式柵極耦合N溝道場(chǎng)效晶體管(GCNFET)靜電放電(ESD)保護(hù)電路，其涉及含若干個(gè)級(jí)的堆疊。每一級(jí)具有一NFET，所述NFET的主體耦合到其源極。電阻器耦合在柵極與源極之間。提供從電源電壓節(jié)點(diǎn)到每一NFET的所述柵極的電流路徑，使得在ESD事件期間，電流將流過所述級(jí)的所述電阻器并引起觸發(fā)。在一個(gè)實(shí)施例中，通過另一級(jí)與所述電源電壓節(jié)點(diǎn)隔離的NFET級(jí)具有相關(guān)聯(lián)的電容結(jié)構(gòu)。在所述ESD事件的瞬態(tài)電壓條件期間，電流從所述電源電壓節(jié)點(diǎn)流經(jīng)所述電容結(jié)構(gòu)并到達(dá)所述柵極，且接著流經(jīng)所述電阻器，從而起始觸發(fā)。所述GCNFET ESD保護(hù)電路具有比其保持電壓高不到百分之二十的觸發(fā)電壓。
文檔編號(hào)H01L27/02GK101657900SQ200880012325
公開日2010年2月24日 申請(qǐng)日期2008年4月14日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者尤金·沃利 申請(qǐng)人:高通股份有限公司